CN109390370B - 具有存储单元的集成电路及其产生方法 - Google Patents
具有存储单元的集成电路及其产生方法 Download PDFInfo
- Publication number
- CN109390370B CN109390370B CN201810652382.4A CN201810652382A CN109390370B CN 109390370 B CN109390370 B CN 109390370B CN 201810652382 A CN201810652382 A CN 201810652382A CN 109390370 B CN109390370 B CN 109390370B
- Authority
- CN
- China
- Prior art keywords
- insulator layer
- buried insulator
- integrated circuit
- memory cell
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000012212 insulator Substances 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 27
- 238000004891 communication Methods 0.000 claims description 25
- 230000005291 magnetic effect Effects 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 167
- 239000000463 material Substances 0.000 description 48
- 239000004020 conductor Substances 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 12
- 239000000615 nonconductor Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000012777 electrically insulating material Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- SHMWNGFNWYELHA-UHFFFAOYSA-N iridium manganese Chemical compound [Mn].[Ir] SHMWNGFNWYELHA-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019236 CoFeB Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ZDZZPLGHBXACDA-UHFFFAOYSA-N [B].[Fe].[Co] Chemical compound [B].[Fe].[Co] ZDZZPLGHBXACDA-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005292 diamagnetic effect Effects 0.000 description 1
- 239000002889 diamagnetic material Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- DALUDRGQOYMVLD-UHFFFAOYSA-N iron manganese Chemical compound [Mn].[Fe] DALUDRGQOYMVLD-UHFFFAOYSA-N 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- ZAUUZASCMSWKGX-UHFFFAOYSA-N manganese nickel Chemical compound [Mn].[Ni] ZAUUZASCMSWKGX-UHFFFAOYSA-N 0.000 description 1
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002907 paramagnetic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及具有存储单元的集成电路及其产生方法，所提供的是集成电路及其产生方法。在一例示性具体实施例中，集成电路包括具有埋置型绝缘体层、及上覆于该埋置型绝缘体层的主动层的衬底。晶体管上覆于该埋置型绝缘体层，并且存储单元下伏于该埋置型绝缘体层。如此，该存储单元与该晶体管位在该埋置型绝缘体层的相反面上。
Description
技术领域
本发明的技术领域大体上是关于具有存储单元(memory cell)的集成电路及其产生方法，并且更尤指在更紧密区域中形成有存储单元的集成电路及其产生方法。
背景技术
随着时间流逝，集成电路变为更小、更紧密且更拥挤。给定面积里所形成及安置的电子组件愈来愈多，以致装置有可能更小，包括更小的存储单元、及用于操作该存储单元的互连件。然而，随着电子组件以更靠近的方式安置在一起，紧密靠近会导致不期望的效应。流经导体的电流产生磁场，并且波动磁场在该波动磁场内的导体中产生电流。如此，当诸电子组件被安置在一起太过靠近时，由一个组件所产生的磁场在下一个电子组件中会感应电流，并且出现俗称「串扰」(cross talk)的现象。此串扰能发生在诸多互连件、诸多接触部或其它诸多组件之间。此紧密靠近及所缩减尺寸也会增加电阻及电容，这会使流经导体的电流出现信号延迟。再者，操作集成电路所需的电力会随着尺寸变小而增加，而且在一些情况下，集成电路所消耗的电力有约50％经由互连件耗损。
因此，希望提供集成电路在可用空间的使用上更有效率、以及其产生方法。另外，希望提供具弹性设计规则的集成电路，使互连件及/或其它组件具有更大尺寸且与邻接组件之间隔增大，但不使集成电路的总尺寸增大，还希望提供其产生方法。再者，本发明具体实施例的其它所欲特征及特性经由随后的详细说明及随附权利要求书且搭配附图及本发明的背景描述将变为显而易见。
发明内容
本发明所提供的是集成电路及其产生方法。在一例示性具体实施例中，集成电路包括具有埋置型绝缘体层、及上覆于该埋置型绝缘体层的主动层的衬底。晶体管上覆于该埋置型绝缘体层，并且存储单元下伏于该埋置型绝缘体层。如此，该存储单元与该晶体管位在该埋置型绝缘体层的相反面上。
另一具体实施例中提供一种集成电路。该集成电路包括具有埋置型绝缘体层、及上覆于该埋置型绝缘体层的主动层的衬底。晶体管上覆于该埋置型绝缘体层，其中该晶体管包括源极与漏极。源极在线覆于该埋置型绝缘体层，其中该源极线与该源极电性连通，以及位线下伏于该埋置型绝缘体层。该位线与该源极线位在该埋置型绝缘体层的相反面上。
又另一具体实施例中提供一种产生集成电路的方法。该方法包括形成上覆于埋置型绝缘体层的晶体管，其中该晶体管包括源极、漏极与栅极。源极线被形成上覆于该埋置型绝缘体层，其中该源极线与该源极电性连通。第一漏极贯孔接点穿过该埋置型绝缘体层而形成，并且存储单元形成下伏于该埋置型绝缘体层。该存储单元经由该第一漏极贯孔接点与该漏极电性连通。
附图说明
本发明的具体实施例将在下文中搭配以下图式来说明，其中相似的附图标记表示相似的组件，并且其中：
图1至9根据例示性具体实施例，在截面图中绘示一种集成电路及其产生方法。
具体实施方式
以下详细描述本质上仅属于例示性，而且并无限制各项具体实施例或应用及其用途的用意。再者，亦无受限于先前背景或以下详细说明中所介绍的任何理论的用意。本发明的具体实施例大体上针对集成电路及其制作方法。可将本文中所述的各项工作及过程步骤并入更全面性的程序或过程，该程序或过程具有未在本文中详述的附加步骤或功能。特别的是，集成电路制造的各个步骤属于众所周知，所以，为了简便起见，在不提供众所周知的过程细节之下，许多现有步骤在本文中将只有简述或全部省略。硅绝缘体衬底上所形成的集成电路包括该衬底的正面上所形成的许多电子组件，但存储单元被形成于该衬底的背面上，其中该正面与背面位在埋置型绝缘体层的相反面上。这在该正面上所留出的空间将按另一种方式保留以供记忆库之用，并且容许弹性设计规则及/或在给定区域内包括更多电子组件。
请参阅图1所示的一例示性具体实施例，集成电路10包括衬底12，如硅绝缘体(SOI)型衬底12。该衬底包括握把层(handle layer)14、上覆于握把层14的埋置型绝缘体层16、及上覆于埋置型绝缘体层16的主动层18。「上覆」一词于本文中使用时，意为「上方」，使得中间夹层可落于上覆组件(在这项实施例中为埋置型绝缘体层16)与下伏组件(在这项实施例中为握把层14)之间或「上」，使得上覆组件实体上接触下伏组件。此外，「上覆」一词意为通过上覆组件的垂直线亦通过下伏组件，使得上覆组件至少有一部分直接位在下伏组件的至少一部分上方。应了解的是，集成电路10可被移动而使得相对「上方」和「下方」的位置改变，因此，对「垂直」线的参照意为约与衬底表面20垂直的线，其中衬底表面20为主动层18的上表面。衬底表面20可当作用于本文中所述的各种组件的基准。
在一例示性具体实施例中，主动层18由半导体材料所构成，埋置型绝缘体层16由诸如二氧化硅的电绝缘材料、或其它绝缘体所构成、而握把层14由半导体材料所构成，但握把层14可在替代具体实施例中由其它类型的材料所构成。于本文中所使用的「电绝缘材料」或「电绝缘体」是具电阻率约为1x104奥姆公尺或以上的材料，「导电材料」或「导电体」是具电阻率约为1x10-4奥姆公尺或以下的材料，而「半导电性材料」或「电气半导体」是具电阻率为自约大于1x10-4奥姆公尺至小于约1x104奥姆公尺的材料。「半导体材料」一词于本文中使用时，亦将会用于含括半导体产业中惯用于施作电气装置的半导体材料。半导体材料包括单晶硅材料，例如：半导体产业中典型使用的较纯或轻度掺有杂质的单晶硅材料，也包括多结晶硅材料，以及与其它诸如锗、碳及类似元素搀和的硅。另外，「半导体材料」含括诸如较纯且掺有杂质的锗、砷化镓、氧化锌、玻璃及类似者等其它材料。如本文中所指，包括所述元素/化合物的材料包括以该材料总重量计，量占至少约1重量百分比或以上的所述元素/化合物，除非另有所指。在许多具体实施例中，主动层18主要包括单晶半导体材料。
在所示具体实施例中，主动层18内形成浅沟槽隔离结构22，该浅沟槽隔离结构22自衬底表面20延展至埋置型绝缘体层16。所示具体实施例为全空乏型集成电路10，但非为全空乏的具体实施例也是有可能的，该浅沟槽隔离结构22可伸入主动层18，但在抵达埋置型绝缘体层16之前终止。该浅沟槽隔离结构22为电绝缘体，并且在一具体实施例中可包括二氧化硅。然而，替代具体实施例中可利用其它电绝缘体。
集成电路10包括晶体管24，该晶体管24包括源极26、漏极28、栅极30、下伏于栅极30的栅极绝缘体31、以及下伏于栅极绝缘体31且位于源极26与漏极28之间所界定的沟道32。如此，栅极绝缘体31位于栅极30与沟道32之间。在所示具体实施例中，晶体管24为平面型晶体管，其中源极26与漏极28形成于主动层18中，但在各项具体实施例中，鳍形晶体管或其它类型的晶体管可用于取代平面型晶体管、或与之搭配使用。在所示具体实施例中，源极26与漏极28包括布植有导电性决定杂质(掺质)的单晶硅。该导电性决定杂质在替代具体实施例可为「N」型或「P」型，并且两类型都可用在许多具体实施例中。「P」型导电性决定杂质主要包括硼、铝、镓及铟，但也可使用其它材料。「N」型导电性决定杂质主要包括磷、砷及/或锑，但也可使用其它材料。栅极30为导电体，诸如具有导电性的多晶硅决定足够的杂质浓度以使栅极30具有导电性，而栅极绝缘体31为电绝缘体，诸如二氧化硅或其它电绝缘材料。在所示具体实施例中，沟道32包括单晶硅。在所示具体实施例中，源极26与漏极28自衬底表面20延展至埋置型绝缘体层16，其中晶体管24为全空乏，并且源极26与漏极28实体接触埋置型绝缘体层16。然而，在替代具体实施例中，源极26与漏极28伸入主动层18，但在抵达埋置型绝缘体层16之前终止。其它类型的晶体管24用在其它具体实施例中。
在所示具体实施例中，主动层18的半导性材料已用诸如浅沟槽隔离结构22、源极26与漏极28等各种组件被取代。然而，集成电路10的其它部分可包括原来作为衬底12而提供于主动层18的半导性材料。无论如何，即使在原来呈现于主动层18中的半导性材料所用的绝缘材料、导电材料、及/或半导性材料来取代的具体实施例中，直接上覆于埋置型绝缘体层16的层件仍称为主动层18。
一个或多个层间介电层34上覆于衬底12而形成，该层间介电层34为电绝缘体。在一例示性具体实施例中，层间介电层34包括基础层间介电质36与终止层间介电质38，但在其它具体实施例中，层间介电层34包括更多或更少层，并且在单一集成电路10内的层数可变化。在各项具体实施例中，(诸)层间介电层34包括各式各样的电绝缘材料。举例而言，可使用未经掺杂硅酸盐玻璃(USG)、氮化硅、氮氧化硅、二氧化硅、低K介电材料、或以上的组合。终止层间介电质38的材料有别于基础层间介电质36的材料，在有终止层间介电质38的具体实施例中，用来促进选择性蚀刻。举例而言，终止层间介电质38中的氮化硅可配合基础层间介电质36中的二氧化硅而用于蚀刻目的。在一特定而非限制性具体实施例中，终止层间介电质38可由包括氮的碳化硅基础钝化材料层所构成。在一项实施例中，从三甲基硅烷源使用化学气相沉积(CVD)而沉积有氮的碳化硅可购自Applied Materials，商品名称为NBLOK，当作终止层间介电质38使用。具有更多氮(N)(小于约5mol％)的化合物，即SiaCbNcHd，称为「BLOK」，而具有更多N(约10mol％至约25mol％)的化合物，即SiwCxNyHz，称为「NBLOK」。
于各种层间介电层34中形成各种互连件40，该互连件40为诸如铜、铝、钛、或其它导电材料的导电体。贯孔接点(via contacts)42穿过各种层间介电层34而形成，该贯孔接点42为导电体，其与互连件40可以是相同或不同的材料。绕接互连件40与贯孔接点42以在诸如所示晶体管24等各种电子组件之间提供所期望的电性连通。「电性连通」一词于本文中使用时，意为电流能够自一个组件流至另一组件，其中此电流可或可不流经导电或半导电中介组件。「直接电接触」一词于本文中使用时，意为属于导电或半导体但不为电绝缘体的诸组件间的直接实体接触。在一项具体实施例中，直接上覆于衬底12的第一层阶中的贯孔接点42包括钨，上覆层中的贯孔接点42与互连件40包括铜，并且通过双镶嵌程序(dualdamascene process)所形成，使得互连件40与下伏贯孔接点42为连续材料，但在替代具体实施例中，其它材料及组态是有可能的。
各式各样的电子组件供选择地用在各项具体实施例中，诸如存储单元(memorycell,下面有更完整的说明)、电容器、电阻器、电感器、传感器等。诸贯孔接点42其中一者与源极26且与源极线48电性连通而成，其中源极线48为与源极26电性连通的互连件。源极线48用于对存储单元进行读取及/或写入(下面有说明)。
在所示具体实施例中，覆盖导体44是上覆于一或多个层间介电层34、互连件40及贯孔接点42而形成，但其它具体实施例也是有可能的。覆盖导体44为诸如铝、铜、钛或其它材料的导电体，而覆盖绝缘体46可上覆于覆盖导体44。覆盖绝缘体46为电绝缘体，诸如二氧化硅或各式各样的其它材料。在一例示性具体实施例中，贯孔接点42自覆盖导体44起延展，并且与下伏组件电连接，诸如互连件40。在一例示性具体实施例中，覆盖导体44与从的延展的贯孔接点42包括铝，但其它材料及组态也是有可能的。集成电路10的所示部分仅为例示性，而且各项具体实施例中可包括或排除许多不同组态及组件。在图1所示的具体实施例中，集成电路10在所示生产阶段没有存储单元，因此，层间介电质可用退火、沉积或其它程序来形成，所具热预算(thermal budget)超过尚待形成存储单元的热预算。因为热预算未遭由图1所示生产阶段的存储单元热预算所限制，产生一个或多个层间介电层34且相关联的互连件40与贯孔接点42向上连至且包括覆盖导体44及/或覆盖绝缘体46的能力容许增加设计选项。
请参阅图2所示的一例示性具体实施例，载体晶片50附接至覆盖绝缘体46，诸如利用黏着剂来附接。集成电路10在此制造阶段上下翻转，所以可上下颠倒绘示图2至8，其中该图式的顶端处而非底端处将形成并且绘示新组件及层件，但为求清楚，该图式在底端处或附近一致地绘示有衬底12。建议读者的是，载体晶片50一般绘示于集成电路10的底端，但为了防止说明中与一个组件位在另一组件的上方或下伏于另一组件有关的变化，集成电路10的所示部分在顶端处展示晶片50。因此，无论各种制造阶段期间集成电路10是何方位，底端处或附近都一致地展示衬底12，而且所有图式都是在同一方位绘示的。亦建议读者的是，新层件或组件一般形成且绘示于集成电路10的顶端处，但图2至8绘示底端处新增新特征的制造程序。所示具体实施例包括在目前制造阶段当作集成电路10的顶端表面的覆盖绝缘体46，但在替代具体实施例中，载体晶片50被附接至在目前制造阶段形成集成电路10的顶端表面的其它组件。在一例示性具体实施例中，载体晶片50为单晶硅，但在替代具体实施例中，所利用的是各式各样的其它材料。可于较晚阶段移除载体晶片50，如下文所述，所述材料的选择并非关键。在其它具体实施例中，载体晶片50于覆盖绝缘体46(或集成电路10的其它顶端表面)上形成，而不是遭受附接。
图3绘示将衬底12的握把层14被移除的一具体实施例，请继续参阅图2。在一例示性具体实施例中，握把层14的初始部分用研磨操作来移除，后面跟着用选择性化学机械平坦化进行完全移除，但在替代具体实施例中，所利用的是其它移除技巧。选择性化学机械平坦化可使用对握把层14的材料具有选择性的浆料，使得埋置型绝缘体层16在图3所示的制造阶段曝露于集成电路10的底端表面上。接着，第一底端终止层58被形成下伏于该埋置型绝缘体层16。在一例示性具体实施例中，第一底端终止层58为氮化硅，但在替代具体实施例中，第一底端终止层58包括其它材料。第一底端终止层58可使用氨及二氯硅烷通过低压化学气相沉积来形成，但在替代具体实施例中，所利用的是其它形成技巧或材料。
第一漏极贯孔接点52穿过第一底端终止层58与埋置型绝缘体层16而形成，使得第一漏极贯孔接点52与晶体管24的漏极28电性连通，如图4的一例示性具体实施例中所示。一或多个第一位线贯孔接点54在其它位置中穿过第一底端终止层58与埋置型绝缘体层16而形成。在一例示性具体实施例中，先用对第一底端终止层58的材料具有选择性的蚀刻，后面跟着对埋置型绝缘体层16的材料具有选择性的蚀刻，采光刻方式定位、及形成一或多个贯孔。开口贯孔接着被填充，诸如通过在贯孔内沉积导电材料来填充以形成贯孔接点42(包括第一漏极贯孔接点52与第一位线贯孔接点54，其为上述贯孔接点的实施例)。接着移除盖层，诸如用化学机械平坦化来移除。第一漏极贯孔接点52与第一位线贯孔接点54亦为导电体，如以上就其它贯孔接点42所述。在所示具体实施例中，第一位线贯孔接点52与主动掺杂区56电性连通，其中主动掺杂区56为主动层18的一部分，其包括含有类似于决定源极26及/或漏极28杂质浓度的导电性。在替代具体实施例中，主动掺杂区56为主动层18内可按照各种方式形成的导电区。第一底端介电层60下伏于埋置型绝缘体层16及第一漏极与第一位线贯孔接点52、54而形成。第一底端介电层60为电绝缘体，诸如二氧化硅或各式各样的其它材料。
图5中绘示一替代具体实施例，请继续参阅图4。图5的具体实施例绘示第一位线贯孔接点54A延伸透过第一底端终止层58、埋置型绝缘体层16、主动层18、以及一个或多个层间介电层34。第一位线贯孔接点54A与互连件40电连通。图4及5两者中的第一位线接触部54、54A与同一互连件40电性连通，但图4的具体实施例包括更多组件。图5的具体实施例可包括附加屏蔽、蚀刻及贯孔形成以供第一位线贯孔接点54A之用，其与用于形成第一漏极贯孔接点52的技巧不同，所以，制造程序更复杂。然而，图5中第一位线贯孔接点54A的电阻可小于如图4所示第一位线贯孔接点54、主动掺杂区56、及附加贯孔接点42的电阻。
请参阅图6的一具体实施例，漏极接触部62与位线接触部64形成在第一底端介电层60中，并且第二底端终止层68下伏于第一底端介电层60及漏极与位线接触部62、64而形成。漏极与位线接触部62、64为导电材料。在一项具体实施例中，漏极与位线接触部62、64通过采光刻方式使第一底端介电层60的所欲区段曝露，接着蚀刻开口，然后在开口内沉积导电材料，再接着移除盖层(诸如用化学机械平坦化来移除)所形成。其它具体实施例也是有可能的。第二底端终止层68为电绝缘体，诸如氮化硅，并且可使用氨及二氯硅烷的低压化学气相沉积来形成，但在替代具体实施例中，所利用的是其它形成技巧或材料。
在图7所示的一具体实施例中，第二漏极贯孔接点70下伏于漏极接触部62而形成。第二漏极贯孔接点70为导电体，并且可按照类似于针对第一漏极与位线贯孔接点52、54所述的方式来形成。存储单元74形成在第二底端介电层66中，其中存储单元74经由第一与第二漏极贯孔接点52、70及漏极接触部62与漏极28电性连通。在一项具体实施例中，存储单元74为磁穿隧接面(MTJ)存储单元，但在替代具体实施例中，所利用的是其它类型的存储单元74。该MTJ存储单元包括MTJ堆栈，该堆栈具有以非磁性阻障物分开的至少两个磁性层，其中固定层具有设定磁性质且自由层具有可编程磁性质以供信息储存之用。若固定层及自由层具有平行磁极，相比于假使固定层及自由层具有反平行极的情况，穿过MTJ堆栈的电阻可被测量地更小，所以，可将平行磁极读为「0」，并且可将反平行极读为「1」。将MTJ堆栈一般地被并入存储单元74、以及通过MTJ堆栈技术将许多存储单元74被并入记忆库。在各项具体实施例中，MTJ堆栈的各层可包括子层。
在一例示性具体实施例中，先形成第二底端介电层66的薄部分，然后形成第二漏极贯孔接点70。形成第二漏极贯孔接点70之后，就存储单元74沉积磁性与绝缘层。MTJ堆栈包括多个个别材料层。在一项具体实施例中，MTJ堆栈包括下伏于漏极接触部62的自由层76、下伏于自由层76的穿隧阻障层78、以及下伏于穿隧阻障层78的钉扎层80。在各项具体实施例中，自由层76、穿隧阻障层78、及/或钉扎层80各可包括子层(未个别绘示)虽然未绘示，在替代具体实施例中，仍使自由层76与钉扎层80被反转，其中自由层76下伏于穿隧阻障层78，而钉扎层80上覆于穿隧阻障层78，但穿隧阻障层78总是安置于自由与钉扎层76、80之间。在一些具体实施例中，穿隧阻障层78是薄的，诸如厚度自约1nm至约2nm，并且为电绝缘体。在一例示性具体实施例中，穿隧阻障层78包括氧化镁，但在替代具体实施例中，穿隧阻障层78可包括非晶氧化铝或其它电绝缘材料。穿隧阻障层78可通过溅镀镁，随之跟着电浆氧化来沉积，但其它沉积技巧也是有可能的。
在一项具体实施例中，自由层76包括钴铁硼(CoFeB)，并且钉扎层80包括铂锰(PtMn)。然而，在其他具体实施例中，自由层76及/或钉扎层80包括其它材料，诸如铱锰(IrMn)、镍锰(NiMn)、铁锰(FeMn)、CoFeB、或其它材料。自由与钉扎层76、80可通过离子束溅镀被形成，但替代具体实施例中可使用其它技巧。钉扎层80与自由层76包括磁性材料并具有磁性，而穿隧阻障层78属于非磁性。层件或材料于本文中使用时，若为铁磁材料(ferromagnetic material)则具有「磁性」，该「铁磁」一词不需要铁的存在。更特别的是，材料若为永久磁铁则具有「磁性」，在移除感应磁场之后保留其磁场，其中该永久磁铁具有约0.1特士拉或以上的残余通量密度。层件或材料若为反磁或顺磁材料则具有「非磁性」，而且更特别的是，不形成永久磁铁，或仅能够维持小于约0.1特士拉(tesla)或更小值的残余磁通量密度。「永久」磁铁为移除感应磁场后在至少约1周或以上其所具残余磁通量密度约为0.1特士拉或更多的磁铁。
钉扎层80一般为固定磁铁，而且自由层76的磁性方位相对于钉扎层80的磁性方位被改变以变更存储单元74的电阻。存储单元74的电阻变化作用是为了用于集成电路10的记忆。在所示具体实施例中，自由层76与漏极28电性连通。存储单元74通过采用光刻方式将诸所欲区域隔离并且移除除了形成(诸)存储单元74之处以外的沉积层。接着，第二底端介电层66的剩余部分被形成在存储单元74周围及上方。第三底端终止层82按照与形成第二底端终止层68类似的方式下伏于第二底端介电层66而被形成。第三底端介电层84接着下伏于第三底端终止层82而被形成。第三底端终止层82与第三底端介电层84为电绝缘体，并且可由不同材料所构成以供选择性蚀刻操作之用。
请参阅图8，第三漏极贯孔接点92与第二位线贯孔接点94使用适当的技术而形成如前所述。在第二底端介电层66中及穿过该第二底端介电层。位线90形成在第三底端介电层84中，其中位线90为导电体。位线90经由第三漏极贯孔接点92与存储单元74电性连通，并且位线90透过第二位线贯孔接点94与上覆于埋置型绝缘体层16的组件电性连通。位线90可通过双镶嵌程序而形成，但在替代具体实施例中，所利用的是其它技术。位线90与存储单元74下伏于埋置型绝缘体层16，而晶体管24与源极线48上覆于埋置型绝缘体层16，所以，位线90与存储单元74相对于晶体管24与源极线48位在埋置型绝缘体层16的对立面上。漏极28与存储单元74电性连通且源极26与源极线48电连通的所示晶体管24为存储单元控制晶体管，其中「存储单元控制晶体管」为用于编程及/或读取存储单元74的晶体管。在一典型具体实施例中，位线90与源极线48亦用于编程及/或读取存储单元74，其中多条位线90、源极线48、存储单元74、存储单元控制晶体管24、及其它组件为集成电路10内记忆库的某部分。在一例示性具体实施例中，位线90是在存储单元74之后才形成，所以，存储单元74上覆于位线90，并且存储单元74介于位线90与埋置型绝缘体层16之间。在一例示性具体实施例中，第四底端终止层96下伏于位线90而形成。
衬底被翻转12以移除握把层14(图2所示)，所以，相对于诸如晶体管30等上覆于埋置型绝缘体层16而成的组件，诸如存储单元74等下伏于埋置型绝缘体层16而成的组件与典型配置「上下颠倒」。上覆于埋置型绝缘体层16的晶体管30包括下伏于栅极30的栅极绝缘体31，并且存储单元74下伏于埋置型绝缘体层16而成。如此，栅极绝缘体31比栅极30更靠近存储单元74，其为有存储单元上覆于埋置型绝缘体层16而成的集成电路的反转。按照相同方式，栅极绝缘体31比栅极30更靠近位线90，原因也在于位线90下伏于衬底12且栅极绝缘体31下伏于栅极30。栅极绝缘体31之所以比栅极30更靠近存储单元74及位线90的事实为对衬底12进行翻转的结果而形成下伏于埋置型绝缘体层16的存储单元74。
请继续参阅图8之后的图9所示的一例示性具体实施例，将分切带98附接至第四底端终止层96(属于任何其它层，其在替代具体实施例中为集成电路10的底层)，并且将载体晶片50从集成电路10移除。分切带98可用黏着剂来附接，而载体晶片50可利用热或各式各样的其它技术来移除。集成电路10包括位在埋置型绝缘体层16的对立面上的存储单元74与位线90以作为晶体管24及大部分其它电子组件。从埋置型绝缘体层16上方移除存储单元74与位线90而腾出将按另一种方式由上覆于埋置型绝缘体层16的存储单元74与位线90所占据的空间。上覆于埋置型绝缘体层16而产生的这个额外空间用于上覆于埋置型绝缘体层16的互连件40、贯孔接点42、及其它电子组件使生产规则的释放，或容许包括上覆于埋置型绝缘体层16的附加电子组件而使能力提升，或者两者兼之。
以上已说明形成下伏于埋置型绝缘体层16的MTJ存储单元74及相关联位线90，但将所领会的是，可按照与上覆于埋置型绝缘体层16的自由空间类似的方式来利用有别于以上所述其它类型的存储单元74及/或结构化布局。
尽管前述详细说明中已介绍至少一项例示性具体实施例，应领会的是，大量变例仍然存在。亦应领会的是，例示性具体实施例仅为实施例，并且用意不在于以任何方式限制本申请案的范畴、适用性或组态。反而，前述详细说明将会为所属领域技术人员提供用于实施一或多项具体实施例的便利路图，要理解的是，如随附权利要求书中所提，可就例示性具体实施例中所述组件的功能及配置施作各种变更而不会脱离此范畴。
Claims (18)
1.一种集成电路，包含：
包含埋置型绝缘体层及于该埋置型绝缘体层上方的主动层的衬底；
于该埋置型绝缘体层上方的晶体管；
于该埋置型绝缘体层下方的存储单元，使得该存储单元与该晶体管位在该埋置型绝缘体层的相反面上；
于该埋置型绝缘体层上方的源极线；以及
于该埋置型绝缘体层下方的位线，使得该源极线与该位线位在该埋置型绝缘体层的相反面上。
2.如权利要求1所述的集成电路，其中：
该主动层包含单晶硅且该埋置型绝缘体层包含二氧化硅。
3.如权利要求1所述的集成电路，其中：
该存储单元包含磁穿隧接面存储单元。
4.如权利要求1所述的集成电路，进一步包含：
延伸经由该埋置型绝缘体层而延伸的第一位线贯孔接点，其中，该第一位线贯孔接点与该位线电性连通。
5.如权利要求1所述的集成电路，其中：
该晶体管包含源极、漏极与栅极；
该集成电路进一步包含：
经由该埋置型绝缘体层而延伸的第一漏极贯孔接点，其中，该存储单元与该漏极经由该第一漏极贯孔接点而形成电性连通。
6.如权利要求5所述的集成电路，其中：
该源极线与该源极电性连通。
7.如权利要求5所述的集成电路，其中：
该源极直接接触该埋置型绝缘体层。
8.如权利要求1所述的集成电路，其中：
该晶体管包含栅极与栅极绝缘体，其中，该栅极上覆于该栅极绝缘体；以及
其中，该栅极绝缘体比该栅极更靠近该存储单元。
9.如权利要求1所述的集成电路，进一步包含：
于该埋置型绝缘体层下方的第一底端介电层；以及
于该第一底端介电层下方的第二底端介电层。
10.一种集成电路，包含：
包含埋置型绝缘体层、及于该埋置型绝缘体层上方的主动层的衬底；
于该埋置型绝缘体层上方的晶体管，其中，该晶体管包含源极与漏极；
于该埋置型绝缘体层上方的源极线，其中，该源极线与该源极电性连通；
于该埋置型绝缘体层下方的位线，使得该位线与该源极线位在该埋置型绝缘体层的相反面上；以及
存储单元，其中，于该埋置型绝缘体层上方的该晶体管的该漏极与该存储单元电性连通。
11.如权利要求10所述的集成电路，
其中，
该位线与该存储单元电性连通。
12.如权利要求10所述的集成电路，其中，该存储单元下伏于该埋置型绝缘体层，使得该晶体管与该存储单元位在该埋置型绝缘体层的相反面上。
13.如权利要求10所述的集成电路，其中，该漏极直接接触该埋置型绝缘体层。
14.如权利要求10所述的集成电路，其中，该存储单元为磁穿隧接面存储单元。
15.如权利要求10所述的集成电路，其中：
该晶体管进一步包含栅极绝缘体与栅极，其中，该栅极上覆于该栅极绝缘体；以及其中
该栅极绝缘体比该栅极更靠近该位线。
16.如权利要求10所述的集成电路，其中，该埋置型绝缘体层包含二氧化硅。
17.如权利要求10所述的集成电路，进一步包含延伸透过该埋置型绝缘体层的第一位线贯孔接点，其中，该第一位线贯孔接点与该位线电性连通。
18.一种产生集成电路的方法，包含：
形成于埋置型绝缘体层上方的晶体管，该晶体管包含源极、漏极与栅极；
形成于该埋置型绝缘体层上方的源极线，其中，该源极线与该源极电性连通；
形成穿过该埋置型绝缘体层的第一漏极贯孔接点；
形成于该埋置型绝缘体层下方的存储单元，其中，该存储单元经由该第一漏极贯孔接点与该漏极电性连通；以及
形成于该埋置型绝缘体层下方的位线，使得该源极线与该位线位在该埋置型绝缘体层的相反面上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/669,994 | 2017-08-07 | ||
| US15/669,994 US10381404B2 (en) | 2017-08-07 | 2017-08-07 | Integrated circuits with memory cells and methods for producing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109390370A CN109390370A (zh) | 2019-02-26 |
| CN109390370B true CN109390370B (zh) | 2023-08-01 |
Family
ID=65230024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810652382.4A Active CN109390370B (zh) | 2017-08-07 | 2018-06-22 | 具有存储单元的集成电路及其产生方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10381404B2 (zh) |
| CN (1) | CN109390370B (zh) |
| TW (1) | TWI651811B (zh) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222710A (ja) * | 1995-02-17 | 1996-08-30 | Mitsubishi Electric Corp | 半導体装置 |
| US6946712B2 (en) | 2001-11-07 | 2005-09-20 | Kabushiki Kaisha Toshiba | Magnetic memory device using SOI substrate |
| DE10256973B4 (de) * | 2002-12-05 | 2006-09-28 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit einem an einem Steg ausgebildeten Auswahltransistor |
| JP2008034456A (ja) * | 2006-07-26 | 2008-02-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR101003115B1 (ko) * | 2007-12-12 | 2010-12-21 | 주식회사 하이닉스반도체 | 플로팅 바디 캐패시터를 구비한 반도체 메모리 소자 및 그제조방법 |
| US7956442B2 (en) | 2008-10-09 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside connection to TSVs having redistribution lines |
| EP2419928A2 (en) | 2009-04-16 | 2012-02-22 | Süss Microtec Lithography GmbH | Improved apparatus for temporary wafer bonding and debonding |
| CN102469295B (zh) * | 2010-10-29 | 2015-03-11 | 华为终端有限公司 | 会议控制方法及相关设备和系统 |
| CN102540781B (zh) | 2010-12-28 | 2015-09-30 | 上海微电子装备有限公司 | 一种背面对准装置及方法 |
| US8421071B2 (en) | 2011-01-13 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
| FR2985089B1 (fr) * | 2011-12-27 | 2015-12-04 | Commissariat Energie Atomique | Transistor et procede de fabrication d'un transistor |
| US9153699B2 (en) * | 2012-06-15 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multiple oxide semiconductor layers |
| US9418657B2 (en) * | 2012-07-19 | 2016-08-16 | Shavar Daniels | Communication system and method for an ear worn communication device |
| DE102013002911A1 (de) * | 2013-02-21 | 2014-08-21 | Oerlikon Trading Ag, Trübbach | Dekorative, tiefschwarze Beschichtung |
| US9431602B2 (en) * | 2014-06-05 | 2016-08-30 | Everspin Technologies, Inc. | Top electrode coupling in a magnetoresistive device using an etch stop layer |
-
2017
- 2017-08-07 US US15/669,994 patent/US10381404B2/en active Active
- 2017-09-01 TW TW106129967A patent/TWI651811B/zh active
-
2018
- 2018-06-22 CN CN201810652382.4A patent/CN109390370B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109390370A (zh) | 2019-02-26 |
| US20190043922A1 (en) | 2019-02-07 |
| TWI651811B (zh) | 2019-02-21 |
| TW201911481A (zh) | 2019-03-16 |
| US10381404B2 (en) | 2019-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10319783B2 (en) | Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects | |
| US10522740B2 (en) | Techniques for MRAM MTJ top electrode to metal layer interface including spacer | |
| CN106298831B (zh) | 用于mram mtj顶部电极连接的技术 | |
| EP2277211B1 (en) | Manufacturing method of a magnetic tunnel junction element using two masks | |
| CN108987427B (zh) | 制造mram器件的方法及制造半导体芯片的方法 | |
| EP3736869A1 (en) | Magnetoresistive random access memory | |
| EP3790064A1 (en) | Semiconductor device and method for fabricating the same | |
| US11233191B2 (en) | Integrated circuits with embedded memory structures and methods for fabricating the same | |
| US20160276575A1 (en) | Magnetoresistive random access memory devices and methods of manufacturing the same | |
| US12108681B2 (en) | Semiconductor device and method for fabricating the same | |
| CN109390370B (zh) | 具有存储单元的集成电路及其产生方法 | |
| CN113921399B (zh) | 半导体结构及其形成方法 | |
| US11127784B2 (en) | Integrated circuits with embedded memory structures and methods for fabricating the same | |
| KR102481302B1 (ko) | 자기 메모리 장치의 제조 방법 | |
| US10629650B2 (en) | Integrated circuits with memory cells and methods for producing the same | |
| US12058873B2 (en) | Memory device including a semiconducting metal oxide fin transistor and methods of forming the same | |
| US11637233B2 (en) | Semiconductor device and method for fabricating the same | |
| EP3896692B1 (en) | Semiconductor device and method for fabricating the same | |
| CN112103387A (zh) | 自旋转移矩磁阻随机存取存储器装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |