CN109379287B - 一种数据包的输入缓冲方法及输入缓冲部件 - Google Patents

一种数据包的输入缓冲方法及输入缓冲部件 Download PDF

Info

Publication number
CN109379287B
CN109379287B CN201811595241.XA CN201811595241A CN109379287B CN 109379287 B CN109379287 B CN 109379287B CN 201811595241 A CN201811595241 A CN 201811595241A CN 109379287 B CN109379287 B CN 109379287B
Authority
CN
China
Prior art keywords
data packet
routing address
target
buffer queue
current buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811595241.XA
Other languages
English (en)
Other versions
CN109379287A (zh
Inventor
马志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Inspur Smart Computing Technology Co Ltd
Original Assignee
Guangdong Inspur Big Data Research Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Inspur Big Data Research Co Ltd filed Critical Guangdong Inspur Big Data Research Co Ltd
Priority to CN201811595241.XA priority Critical patent/CN109379287B/zh
Publication of CN109379287A publication Critical patent/CN109379287A/zh
Application granted granted Critical
Publication of CN109379287B publication Critical patent/CN109379287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/74Address processing for routing
    • H04L45/742Route cache; Operation thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3063Pipelined operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9063Intermediate storage in different physical parts of a node or terminal

Abstract

本发明公开了一种数据包的输入缓冲方法,在接收数据包后,会确定该数据包的目标路由地址,然后判断当前缓冲队列中是否存在路由地址为目标路由地址的目标数据包,并在判断出存在目标数据包时,将上述数据包插入到在当前缓冲队列中与目标数据包相邻的位置,以便于处理器流水线对当前缓冲队列进行处理。可见,该方法在组织缓冲队列时,会将路由地址相同的数据包连续放置,因此,在该缓冲队列进入流水线后,相同地址的数据包能够连续处理,加快了流水线处理效率,降低了输入缓冲阻塞的可能性。此外,本发明还提供了一种输入缓冲部件,其作用与上述方法相对应。

Description

一种数据包的输入缓冲方法及输入缓冲部件
技术领域
本发明涉及存储领域,特别涉及一种数据包的输入缓冲方法及输入缓冲部件。
背景技术
随着各行业对计算机性能要求的不断提升,如何在控制成本的前提下提高处理的效率,特别是在大型服务器中,多核处理器的研究与应用与日俱增,而如何提高多核系统的流水处理能力和实现更高的存储带宽,是今后研究的一个重点。处理器(尤其是多核处理器)的流水线操作效率不高,会导致输入缓冲容易拥挤阻塞的问题,而输入端缓冲的阻塞会导致流水线操作效率下降,极大影响多核处理器工作的效率。
综上,目前处理器在运行过程中存在流水线效率较低,输入缓冲容易阻塞的问题。
发明内容
本发明的目的是提供一种数据包的输入缓冲方法及输入缓冲部件,用以解决目前处理器在运行过程中存在流水线效率较低,输入缓冲容易阻塞的问题。
为解决上述技术问题,本发明提供了一种数据包的输入缓冲方法,包括:
接收数据包;
确定所述数据包的目标路由地址;
判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包;
若存在,则将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻的位置,以便于处理器流水线对所述当前缓冲队列进行处理。
可选的,所述将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻的位置,包括:
将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻且位于所述目标数据包之后的位置。
可选的,所述确定所述数据包的目标路由地址,包括:
判断所述数据包是否需要插入当前缓冲队列;
若需要,则确定所述数据包的目标路由地址。
可选的,在所述判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包之后,还包括:
若不存在,则将所述数据包插入所述当前缓冲队列的队尾。
可选的,所述判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包,包括:
判断预先记录的路由地址中是否存在所述目标路由地址,将路由地址为所述目标路由地址的数据包作为目标数据包,其中,所述预先记录的路由地址为已经插入当前缓冲队列的数据包的路由地址,且所述预先记录的路由地址之间互不相同。
可选的,所述预先记录的路由地址为按照数据包插入当前缓冲队列的先后顺序进行排列的路由地址队列;
所述判断预先记录的路由地址中是否存在所述目标路由地址,包括:
从所述路由地址队列队尾开始,依次判断路由地址是否为所述目标路由地址,得到所述路由地址队列中是否存在所述目标路由地址的判断结果。
此外,本发明还提供了一种输入缓冲部件,包括:
数据包接收模块:用于接收数据包,并确定所述数据包的目标路由地址;
地址判断模块:用于判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包;
缓冲队列模块:用于在当前缓冲队列中存在路由地址为所述目标路由地址的目标数据包时,将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻的位置,以便于处理器流水线对所述当前缓冲队列进行处理。
可选的,所述缓冲队列模块具体用于:在当前缓冲队列中存在路由地址为所述目标路由地址的目标数据包时,将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻且位于所述目标数据包之后的位置。
可选的,所述缓冲队列模块还用于:在当前缓冲队列中不存在路由地址为所述目标路由地址的目标数据包时,将所述数据包插入所述当前缓冲队列的队尾。
可选的,所述输入缓冲部件还包括:
地址记录模块:用于记录插入所述当前缓冲队列的数据包的路由地址,且记录的路由地址之间不互相同;
所述地址判断模块具体用于:判断所述地址记录模块中是否存在所述目标路由地址。
本发明所提供的一种数据包的输入缓冲方法,在接收数据包后,会确定该数据包的目标路由地址,然后判断当前缓冲队列中是否存在路由地址为目标路由地址的目标数据包,并在判断出存在目标数据包时,将上述数据包插入到在当前缓冲队列中与目标数据包相邻的位置,以便于处理器流水线对当前缓冲队列进行处理。可见,该方法在组织缓冲队列时,会将路由地址相同的数据包连续放置,因此,在该缓冲队列进入流水线后,相同地址的数据包能够连续处理,加快了流水线处理效率,降低了输入缓冲阻塞的可能性。
此外,本发明还提供了一种输入缓冲部件,其作用与上述方法相对应,这里不再赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明所提供的一种数据包的输入缓冲方法实施例一的实现流程图;
图2为本发明所提供的一种数据包的输入缓冲方法实施例二的实现流程图;
图3为本发明所提供的一种数据包的输入缓冲方法实施例二中当前缓冲队列和路由地址队列的关系示意图;
图4为本发明所提供的一种输入缓冲部件实施例的结构示意图。
具体实施方式
本发明的核心是提供一种数据包的输入缓冲方法及一种输入缓冲部件,实现了加快流水线处理效率,降低输入缓冲阻塞的可能性的目的。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面对本发明提供的一种数据包的输入缓冲方法实施例一进行介绍,参见图1,实施例一包括:
步骤S101:接收数据包。
本实施例应用于输入缓冲部件,在实际应用场景中,输入缓冲部件用于接收来自外界的数据包,实现对数据包的缓存,并将数据包组织成数据包队列,以便于后续处理器流水线对其进行处理。下面本实施例以对单个数据包的处理流程为例,说明本实施例的实施过程,需要说明的是,在实际应用场景中,可能对多个数据包同时进行处理,其原理与对单个数据包进行处理的原理相同,此处不再展开介绍,为避免混淆,下面将这单个数据包称为当前数据包。
步骤S102:确定当前数据包的目标路由地址。
具体的,本实施例接收到的数据包为带有路由地址的数据包,在接收到数据包之后,本实施例会确定各个数据包的路由地址,上述目标路由地址是指当前数据包的路由地址。
步骤S103:判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包,若存在,进入步骤S104。
实际应用场景中,输入缓冲部件中存在一个或多个缓冲队列,缓存的各个数据包按照预设规则分配到各自对应的缓冲队列,上述当前缓冲队列是指当前数据包需要加入的缓冲队列。一般情况下,当前缓冲队列中存在一个或多个数据包,步骤S103的目的在于判断当前缓冲队列中各个数据包的路由地址是否为上述目标路由地址。
步骤S104:将当前数据包插入到在当前缓冲队列中与目标数据包相邻的位置,以便于处理器流水线对当前缓冲队列进行处理。
具体的,可以将目标数据包之后的数据包都后移一个位置,将当前数据包放在与目标数据包相邻且位于目标数据包之后的位置;还可以将目标数据包以及目标数据包之后的数据包都后移一个位置,并将当前数据包放入与目标数据包相邻且在目标数据包之前的位置,本实施例对此不做限定。
此外,需要说明的是,在实际应用中,与当前数据包的路由地址相同的数据包可能不止一个,因此,上述目标数据包的数量可能为一个,也可能为多个。当目标数据包为多个时,根据本实施例将路由地址相同的数据包相邻放置的原理,理论上这多个目标数据包在当前缓冲队列中也是相邻的,此时,当需要将当前数据包加入当前缓冲队列时,可以将当前数据放入这多个目标数据包之前,也可以将当前数据包放入这多个目标数据包之后,还可以将当前数据包放入这多个目标数据包之间任意位置,具体放在哪个位置可以依据实际需求来确定,本实施例对此不作具体限定。
本实施例所提供一种数据包的输入缓冲方法,在接收数据包后,会确定该数据包的目标路由地址,然后判断当前缓冲队列中是否存在路由地址为目标路由地址的目标数据包,并在判断出存在目标数据阿伯时,将该数据包插入到在当前缓冲队列中与目标数据包相邻的位置,以便于处理器流水线对当前缓冲队列进行处理。可见,该方法根据LRU原理,相同地址的数据包可能在近期多次访问,因此在组织缓冲队列时,会将路由地址相同的数据包连续放置,在该缓冲队列进入流水线后,相同地址的数据包能够连续处理,加快了流水线处理效率,降低了输入缓冲阻塞的可能性。
下面开始详细介绍本发明提供的一种数据包的输入缓冲方法实施例二,实施例二基于上述实施例一实现,并在实施例一的基础上进行了一定程度上的拓展。
参见图2,实施例二具体包括:
步骤S201:接收当前数据包。
步骤S202:确定当前数据包的目标路由地址。
步骤S203:将目标路由地址与预先记录的路由地址进行匹配,判断预先记录的路由地址中是否存在目标路由地址,若存在,进入步骤S204,否则进入步骤S205。
其中,上述预先记录的路由地址为已经插入当前缓冲队列的数据包的路由地址,且作为一种优选的实施方式,上述预先记录的路由地址之间互不相同,通过这种方式,可以有效减少匹配次数,加快匹配效率。
步骤S204:在当前缓冲队列中查找到路由地址为目标路由地址的数据包,将其作为目标数据包,将当前数据包插入到在当前缓冲队列中与目标数据包相邻且位于目标数据包之后的位置。
步骤S205:将当前数据包插入当前缓冲队列的队尾,并将目标路由地址记录下来。
作为一种优选的实施方式,在记录当前缓冲队列中各个数据包的路由地址时,可以各个数据包的路由地址组织成路由地址队列,如图3所示,在路由地址队列中各个路由地址按照对应的数据包加入当前缓冲队列的先后顺序进行排列。在此基础上,对于上述步骤S203,也就是对目标路由地址与记录的各个路由地址进行匹配的过程中,按照路由地址序列从后向前的顺序,逐个与目标路由地址进行匹配。
此外,在确定路由地址队列中存在目标路由地址时,需要从当前缓冲队列中查找到路由地址为上述目标路由地址的数据包,本实施例将这个或这些数据包称为目标数据包,作为一种优选的实施方式,本实施例在从当前缓冲队列查找目标数据包时,可以从当前缓冲队列的队尾开始逐个判断数据包是否为目标数据包。
可见,本实施例提供的一种数据包的输入缓冲方法,输入缓冲通过类似LRU,即最少最近策略的合理调度,对进行输入缓冲的数据进行预先调度,在组织缓冲队列时,会将路由地址相同的数据包连续放置,因此,在该缓冲队列进入流水线后,相同地址的数据包能够连续处理,加快了流水线处理效率,降低了输入缓冲阻塞的可能性,优化了输入缓冲到流水线的工作效率。
下面对本发明实施例提供的一种输入缓冲部件进行介绍,下文描述的一种输入缓冲部件与上文描述的一种数据包的输入缓冲方法可相互对应参照。该输入缓冲部件基于硬件实现,通过硬件语言实现输入缓冲的逻辑。
如图4所示,该输入缓冲部件具体包括:
数据包接收模块401:用于接收数据包,并确定所述数据包的目标路由地址。
地址判断模块402:用于判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包。
缓冲队列模块403:用于在当前缓冲队列中存在路由地址为所述目标路由地址的目标数据包时,将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻的位置,以便于处理器流水线对所述当前缓冲队列进行处理。
也就是说,数据包接收模块401接收来自外部的带地址的数据包,并将接收到的数据包的地址发往地址判断模块402。当地址判断模块402返回匹配信息时,数据包接收模块401将匹配信息与数据包发往缓冲队列模块403。
地址判断模块402将来自输入模块的数据包地址与地址存储模块的所有地址作比较,如果来自数据包接收模块401的数据包地址与预存地址之一相同,则地址判断模块402将匹配信息返回给数据包接收模块401。
缓冲队列模块403是整个输入缓冲部件的核心模块,接收来自数据包接收模块401发来的数据包与是否匹配的信息。如果带有匹配信息,则说明缓冲队列模块403存在已有数据包A与新接收的数据包B地址相同,则将新接收的数据包B按照相同地址相邻的原则插入到已有相同地址数据包A之后,即本来在数据包A队列之后的地址不相同的数据包C、D、E等队列往后移一个位置。这是根据LRU原理,相同地址的数据包可能在近期多次访问。经过重新排列后的数据包,在之后进入流水线后,相同地址的数据包连续处理,提高处理效率。而带有不匹配的信息,说明新接收的数据包为一个新的地址,则按照先进先出的原则排在队列最后,同时,对新地址进行保存。
作为一种可选的实施方式,所述缓冲队列模块403具体用于:在当前缓冲队列中存在路由地址为所述目标路由地址的目标数据包时,将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻且位于所述目标数据包之后的位置。
作为一种可选的实施方式,所述缓冲队列模块403还用于:在当前缓冲队列中不存在路由地址为所述目标路由地址的目标数据包时,将所述数据包插入所述当前缓冲队列的队尾。
作为一种可选的实施方式,所述输入缓冲部件还包括:
地址记录模块404:用于记录插入所述当前缓冲队列的数据包的路由地址,且记录的路由地址之间不互相同;
所述地址判断模块402具体用于:判断所述地址记录模块404中是否存在所述目标路由地址。
本实施例的一种输入缓冲部件用于实现前述的一种数据包的输入缓冲方法,因此该输入缓冲部件的具体实施方式可见前文中的一种数据包的输入缓冲方法的实施例部分,所以,其具体实施方式可以参照相应的各个部分实施例的描述,在此不再展开介绍。
另外,由于本实施例的一种输入缓冲部件用于实现前述的一种数据包的输入缓冲方法,因此其作用与上述方法的作用相对应,这里不再赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的一种数据包的输入缓冲方法及输入缓冲部件进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (8)

1.一种数据包的输入缓冲方法,其特征在于,应用于输入缓冲部件,包括:
接收数据包;
确定所述数据包的目标路由地址;
判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包;
若存在,则将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻的位置,以便于处理器流水线对所述当前缓冲队列进行处理,在对所述当前缓冲队列进行处理的过程中,连续处理相同路由地址的数据包;
在所述判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包之后,还包括:
若不存在,则将所述数据包插入所述当前缓冲队列的队尾。
2.如权利要求1所述的方法,其特征在于,所述将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻的位置,包括:
将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻且位于所述目标数据包之后的位置。
3.如权利要求1所述的方法,其特征在于,所述确定所述数据包的目标路由地址,包括:
判断所述数据包是否需要插入当前缓冲队列;
若需要,则确定所述数据包的目标路由地址。
4.如权利要求1-3任意一项所述的方法,其特征在于,所述判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包,包括:
判断预先记录的路由地址中是否存在所述目标路由地址,将路由地址为所述目标路由地址的数据包作为目标数据包,其中,所述预先记录的路由地址为已经插入当前缓冲队列的数据包的路由地址,且所述预先记录的路由地址之间互不相同。
5.如权利要求4所述的方法,其特征在于,所述预先记录的路由地址为按照数据包插入当前缓冲队列的先后顺序进行排列的路由地址队列;
所述判断预先记录的路由地址中是否存在所述目标路由地址,包括:
从所述路由地址队列队尾开始,依次判断路由地址是否为所述目标路由地址,得到所述路由地址队列中是否存在所述目标路由地址的判断结果。
6.一种输入缓冲部件,其特征在于,包括:
数据包接收模块:用于接收数据包,并确定所述数据包的目标路由地址;
地址判断模块:用于判断当前缓冲队列中是否存在路由地址为所述目标路由地址的目标数据包;
缓冲队列模块:用于在当前缓冲队列中存在路由地址为所述目标路由地址的目标数据包时,将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻的位置,以便于处理器流水线对所述当前缓冲队列进行处理,在对所述当前缓冲队列进行处理的过程中,连续处理相同路由地址的数据包;
所述缓冲队列模块还用于:在当前缓冲队列中不存在路由地址为所述目标路由地址的目标数据包时,将所述数据包插入所述当前缓冲队列的队尾。
7.如权利要求6所述的输入缓冲部件,其特征在于,所述缓冲队列模块具体用于:在当前缓冲队列中存在路由地址为所述目标路由地址的目标数据包时,将所述数据包插入到在所述当前缓冲队列中与所述目标数据包相邻且位于所述目标数据包之后的位置。
8.如权利要求6或7所述的输入缓冲部件,其特征在于,所述输入缓冲部件还包括:
地址记录模块:用于记录插入所述当前缓冲队列的数据包的路由地址,且记录的路由地址之间不互相同;
所述地址判断模块具体用于:判断所述地址记录模块中是否存在所述目标路由地址。
CN201811595241.XA 2018-12-25 2018-12-25 一种数据包的输入缓冲方法及输入缓冲部件 Active CN109379287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811595241.XA CN109379287B (zh) 2018-12-25 2018-12-25 一种数据包的输入缓冲方法及输入缓冲部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811595241.XA CN109379287B (zh) 2018-12-25 2018-12-25 一种数据包的输入缓冲方法及输入缓冲部件

Publications (2)

Publication Number Publication Date
CN109379287A CN109379287A (zh) 2019-02-22
CN109379287B true CN109379287B (zh) 2022-03-11

Family

ID=65371608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811595241.XA Active CN109379287B (zh) 2018-12-25 2018-12-25 一种数据包的输入缓冲方法及输入缓冲部件

Country Status (1)

Country Link
CN (1) CN109379287B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1198098A2 (en) * 2000-09-27 2002-04-17 International Business Machines Corporation Switching arrangement and method with separated output buffers
CN1921450A (zh) * 2006-08-25 2007-02-28 华为技术有限公司 数据流量控制装置与流量控制方法
CN101030943A (zh) * 2007-04-03 2007-09-05 华为技术有限公司 一种发送报文的方法和路由器
CN102638400A (zh) * 2012-03-23 2012-08-15 青岛百灵信息科技有限公司 一种扩展令牌桶过滤器流量控制排队方法
CN103763198A (zh) * 2013-11-15 2014-04-30 武汉绿色网络信息服务有限责任公司 一种数据包分类方法
CN106254202A (zh) * 2016-08-29 2016-12-21 北京邮电大学 一种基于喷泉码的多路并行传输方法以及装置
CN107231317A (zh) * 2016-03-25 2017-10-03 重庆邮电大学 一种用于6LoWPAN与Internet互联网关的数据包混合调度策略
CN107659515A (zh) * 2017-09-29 2018-02-02 曙光信息产业(北京)有限公司 报文处理方法、装置、报文处理芯片及服务器
CN108112046A (zh) * 2017-12-26 2018-06-01 华南理工大学 一种基于车载互联网的路由调度方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006283B (zh) * 2010-10-21 2013-07-17 意法·爱立信半导体(北京)有限公司 数据传输的方法和装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1198098A2 (en) * 2000-09-27 2002-04-17 International Business Machines Corporation Switching arrangement and method with separated output buffers
CN1921450A (zh) * 2006-08-25 2007-02-28 华为技术有限公司 数据流量控制装置与流量控制方法
CN101030943A (zh) * 2007-04-03 2007-09-05 华为技术有限公司 一种发送报文的方法和路由器
CN102638400A (zh) * 2012-03-23 2012-08-15 青岛百灵信息科技有限公司 一种扩展令牌桶过滤器流量控制排队方法
CN103763198A (zh) * 2013-11-15 2014-04-30 武汉绿色网络信息服务有限责任公司 一种数据包分类方法
CN107231317A (zh) * 2016-03-25 2017-10-03 重庆邮电大学 一种用于6LoWPAN与Internet互联网关的数据包混合调度策略
CN106254202A (zh) * 2016-08-29 2016-12-21 北京邮电大学 一种基于喷泉码的多路并行传输方法以及装置
CN107659515A (zh) * 2017-09-29 2018-02-02 曙光信息产业(北京)有限公司 报文处理方法、装置、报文处理芯片及服务器
CN108112046A (zh) * 2017-12-26 2018-06-01 华南理工大学 一种基于车载互联网的路由调度方法

Also Published As

Publication number Publication date
CN109379287A (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
US10693787B2 (en) Throttling for bandwidth imbalanced data transfers
US8601181B2 (en) System and method for read data buffering wherein an arbitration policy determines whether internal or external buffers are given preference
US8699491B2 (en) Network element with shared buffers
US10313231B1 (en) Resilient hashing for forwarding packets
US7836195B2 (en) Preserving packet order when migrating network flows between cores
US20030110166A1 (en) Queue management
US10721167B1 (en) Runtime sharing of unit memories between match tables in a network forwarding element
CN109067585B (zh) 一种查询acl表项下发方法及装置
JPWO2008149415A1 (ja) パケットスイッチ装置
US11822811B2 (en) Method, electronic device and computer program product for processing data
CN106789708B (zh) Tcp/ip卸载引擎中的多通道处理方法
US20070253334A1 (en) Switch routing algorithm for improved congestion control & load balancing
CN113157465B (zh) 基于指针链表的消息发送方法及装置
CN109379287B (zh) 一种数据包的输入缓冲方法及输入缓冲部件
CN107707548B (zh) Tlv报文解析方法、装置、电子设备及存储介质
US7586911B2 (en) Method and apparatus for packet transmit queue control
US9894012B2 (en) Method and system to improve network connection locality on multicore systems
CN105471770A (zh) 一种基于多核处理器的报文处理方法及装置
CN112817516A (zh) 数据读写控制方法、装置、设备和存储介质
CN113966532A (zh) 一种内容可寻址存储装置、方法及相关设备
CN102780620A (zh) 一种网络处理器和报文处理方法
CN107332839B (zh) 一种报文传输方法及装置
CN102056097A (zh) 基于网关的消息发送方法及Parlay X网关
CN111431806B (zh) 一种流表处理方法和设备
CN110445874B (zh) 一种会话处理方法、装置、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant