CN109375243B - 伪码相位跟踪方法及伪码跟踪环路 - Google Patents

Abstract

本发明公开了一种伪码相位跟踪方法应用于卫星导航接收机数字基带处理部分的伪码跟踪，基于所述方法的伪码跟踪环路包括本地伪码读取电路、本地伪码发生器、双端口RAM和接收机处理器的伪码跟踪环路，本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中，在进行伪码相位跟踪时，通过根据卫星伪码数据与即时伪码数据之间的码相位差从双端口RAM中不断获取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据，可使伪码跟踪环路在当前接收历元快速达到稳定跟踪状态，提高了跟踪效率。

Description

伪码相位跟踪方法及伪码跟踪环路

技术领域

本发明涉及卫星导航技术领域，更具体的说，是涉及一种伪码相位跟踪方法及伪码跟踪环路。

背景技术

伪码跟踪环路(简称码环)是卫星导航接收机基带处理的核心。现有码环一般都是基于延迟锁定环结构设计的，如图1所示。在该结构中，本地伪码发生器产生超前的(E)、即时的(P)、滞后的(L)三路本地伪码并传输至接收机处理器，接收机处理器将接收的卫星伪码信号分别与三路本地伪码相关实现卫星伪码信号与即时的(P)本地伪码的码相位差检测。码环根据检测的码相位差动态调整本地伪码发生器的频率来实现即时的本地伪码(P)的码相位时刻跟踪卫星伪码信号的码相位的变化。

但是，基于现有码环的结构，根据检测的码相位差动态调整本地伪码发生器的频率来实现即时的本地伪码(P)的码相位时刻跟踪卫星伪码信号的码相位的变化的方式，是通过调整码速率来间接实现码相位差的调整的，这种方式效率低下。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的伪码相位跟踪方法及伪码跟踪环路。具体方案如下：

一种伪码相位跟踪方法，应用于卫星导航接收机，所述卫星导航接收机的数字基带处理部分的伪码跟踪环路包括本地伪码读取电路、本地伪码发生器、双端口RAM和接收机处理器，所述本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中，所述方法具体包括：

所述接收机处理器获取所述卫星导航接收机在所述当前接收历元接收的卫星伪码数据；

在第一个环路周期，执行如下步骤：

所述接收机处理器获取所述本地伪码读取电路从所述第一伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据，并根据所述卫星伪码数据与所述超前伪码数据、所述即时伪码数据以及所述滞后伪码数据的相关值估算出所述卫星伪码数据与所述即时伪码数据之间的初始码相位差；所述接收机处理器根据所述初始码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；

在所述第一个环路周期之后的每个环路周期，执行如下步骤：

所述接收机处理器根据所述卫星伪码数据与当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据的相关值估算所述卫星伪码数据与所述当前即时伪码数据之间的码相位差；所述接收机处理器根据所述码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；所述当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据为与当前环路周期相邻的上一个环路周期内，所述本地伪码读取电路从所述第一伪码序列中读取的新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；

当所述码相位差处于预设区间内时，确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态。

可选地，根据卫星伪码数据与超前伪码数据、即时伪码数据以及滞后伪码数据的相关值估算所述卫星伪码数据与所述即时伪码数据之间的码相位差，包括：

确定所述卫星伪码数据与所述超前伪码数据之间的超前码相关值、所述卫星伪码数据与所述即时伪码数据之间的即时码相关值以及所述卫星伪码数据与所述滞后伪码数据之间的滞后码相关值；

根据所述超前码相关值、所述即时码相关值以及所述滞后码相关值估算出所述卫星伪码数据与所述即时伪码数据之间的码相位差。

可选地，在所述确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态之后，所述方法还包括：

将与所述当前接收历元相邻的下一个接收历元作为新的当前接收历元；

在所述新的当前接收历元到来之前，触发所述本地伪码发生器根据最新即时伪码数据的码相位将所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中；

在所述新的当前接收历元到来时，执行所述新的当前接收历元的伪码相位跟踪方法，所述新的当前接收历元的伪码相位跟踪方法包括所述接收机处理器获取所述本地伪码读取电路从所述第二伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据。

可选地，所述双端口RAM包括第一存储区域及第二存储区域，所述第一存储区域包括第一存储子区域及第二存储子区域，所述第二存储区域包括第三存储子区域及第四存储子区域，所述本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中，包括：

所述本地伪码发生器将所述第一伪码序列存储至双端口RAM中的第一存储区域，其中，将所述第一伪码序列中的负码相位数据存储至所述第一存储子区域，将所述第一伪码序列中的零码相位数据存储至所述第二存储子区域的第一个存储单元，将所述第一伪码序列中的正码相位数据存储至所述第二存储子区域的第一个存储单元之后的存储单元；

则，所述本地伪码读取电路从所述第一伪码序列中读取超前伪码数据、即时伪码数据以及滞后伪码数据，包括：

所述本地伪码读取电路从所述双端口RAM中的第一存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据；

则，所述本地伪码发生器根据最新即时伪码数据的码相位将与所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中，包括：

所述本地伪码发生器将所述第二伪码序列存储至双端口RAM中的第二存储区域，其中，将所述第二伪码序列中的负码相位数据存储至所述第三存储子区域，将所述第二伪码序列中的零码相位数据存储至所述第四存储子区域的第一个存储单元，将所述第二伪码序列中的正码相位数据存储至所述第四存储子区域的第一个存储单元之后的存储单元；

则，所述本地伪码读取电路从所述第二伪码序列中读取超前伪码数据、即时伪码数据以及滞后伪码数据，包括：

所述本地伪码读取电路从所述双端口RAM中的第二存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据。

可选地，所述本地伪码读取电路从所述第一伪码序列中读取超前伪码数据、即时伪码数据以及滞后伪码数据，包括：

获取所述卫星导航接收机预设的相干积分时间；

根据所述相干积分时间确定需要读取的伪码数据的目标长度；

确定所述双端口RAM的存储单元的索引与该索引所指示的存储单元存储的伪码数据的码相位之间的对应关系；

确定与零相位对应的索引所指示的存储单元为第一目标存储单元；

从所述第一目标存储单元起始读取所述目标长度的伪码数据作为即时伪码数据；

根据预设的相关器间距确定超前伪码数据的码相位以及滞后伪码数据的码相位；

确定与所述超前伪码数据的码相位对应的索引所指示的存储单元为第二目标存储单元；

从所述第二目标存储单元起始读取所述目标长度的伪码数据作为超前伪码数据；

确定与所述滞后伪码数据的码相位对应的索引所指示的存储单元为第三目标存储单元；

从所述第三目标存储单元起始读取所述目标长度的伪码数据作为滞后伪码数据。

可选地，所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据，包括：

根据所述码相位差确定调整后的即时码码相位；

确定与所述调整后的即时码码相位对应的索引所指示的存储单元为第四目标存储单元；

从所述第四目标存储单元起始读取所述目标长度的伪码数据作为新的即时伪码数据；

根据所述调整后的即时码码相位以及预设的相关器间距确定调整后的超前伪码数据的码相位以及调整后的滞后伪码数据的码相位；

确定与所述调整后的超前伪码数据的码相位对应的索引所指示的存储单元为第五目标存储单元；

从所述第五目标存储单元起始读取所述目标长度的伪码数据作为新的超前伪码数据；

确定与所述调整后的滞后伪码数据的码相位对应的索引所指示的存储单元为第六目标存储单元；

从所述第六目标存储单元起始读取所述目标长度的伪码数据作为新的滞后伪码数据。

可选地，所述触发所述本地伪码发生器根据最新即时伪码数据的码相位将所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中之后，所述方法还包括：

本地伪码读取电路在所述下一个接收历元到来之前从所述第二伪码序列中读取伪码数据。

一种伪码跟踪环路，所述伪码跟踪环路包含于卫星导航接收机的数字基带处理部分，所述伪码跟踪环路包括本地伪码读取电路、本地伪码发生器、双端口RAM和接收机处理器；

其中，所述本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中；

所述接收处理器用于获取所述卫星导航接收机在所述当前接收历元接收的卫星伪码数据；

在第一个环路周期，所述接收机处理器获取所述本地伪码读取电路从所述第一伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据，并根据所述卫星伪码数据与所述超前伪码数据、所述即时伪码数据以及所述滞后伪码数据的相关值估算出所述卫星伪码数据与所述即时伪码数据之间的初始码相位差；所述接收机处理器根据所述初始码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；

在所述第一个环路周期之后的每个环路周期，所述接收机处理器根据所述卫星伪码数据与当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据的相关值估算所述卫星伪码数据与所述当前即时伪码数据之间的码相位差；所述接收机处理器根据所述码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；所述当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据为与当前环路周期相邻的上一个环路周期内，所述本地伪码读取电路从所述第一伪码序列中读取的新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；当所述码相位差处于预设区间内时，确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态。

可选地，所述接收处理器具体用于确定所述卫星伪码数据与所述超前伪码数据之间的超前码相关值、所述卫星伪码数据与所述即时伪码数据之间的即时码相关值以及所述卫星伪码数据与所述滞后伪码数据之间的滞后码相关值；根据所述超前码相关值、所述即时码相关值以及所述滞后码相关值估算出所述卫星伪码数据与所述即时伪码数据之间的码相位差。

可选地，所述接收处理器还用于：

在所述确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态之后，将与所述当前接收历元相邻的下一个接收历元作为新的当前接收历元；在所述新的当前接收历元到来之前，触发所述本地伪码发生器根据最新即时伪码数据的码相位将所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中；在所述新的当前接收历元到来时，执行所述新的当前接收历元的伪码相位跟踪方法，所述新的当前接收历元的伪码相位跟踪方法包括所述接收机处理器获取所述本地伪码读取电路从所述第二伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据。

可选地，所述双端口RAM包括第一存储区域及第二存储区域，所述第一存储区域包括第一存储子区域及第二存储子区域，所述第二存储区域包括第三存储子区域及第四存储子区域，则所述本地伪码发生器具体用于：

将所述第一伪码序列存储至双端口RAM中的第一存储区域，其中，将所述第一伪码序列中的负码相位数据存储至所述第一存储子区域，将所述第一伪码序列中的零码相位数据存储至所述第二存储子区域的第一个存储单元，将所述第一伪码序列中的正码相位数据存储至所述第二存储子区域的第一个存储单元之后的存储单元；

所述本地伪码读取电路具体用于从所述双端口RAM中的第一存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据；

所述本地伪码发生器还具体用于将所述第二伪码序列存储至双端口RAM中的第二存储区域，其中，将所述第二伪码序列中的负码相位数据存储至所述第三存储子区域，将所述第二伪码序列中的零码相位数据存储至所述第四存储子区域的第一个存储单元，将所述第二伪码序列中的正码相位数据存储至所述第四存储子区域的第一个存储单元之后的存储单元；

所述本地伪码读取电路具体用于从所述双端口RAM中的第二存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据。

可选地，所述本地伪码读取电路具体用于：

获取所述卫星导航接收机预设的相干积分时间；

根据所述相干积分时间确定需要读取的伪码数据的目标长度；

确定所述双端口RAM的存储单元的索引与该索引所指示的存储单元存储的伪码数据的码相位之间的对应关系；

确定与零相位对应的索引所指示的存储单元为第一目标存储单元；

从所述第一目标存储单元起始读取所述目标长度的伪码数据作为即时伪码数据；

根据预设的相关器间距确定超前伪码数据的码相位以及滞后伪码数据的码相位；

确定与所述超前伪码数据的码相位对应的索引所指示的存储单元为第二目标存储单元；

从所述第二目标存储单元起始读取所述目标长度的伪码数据作为超前伪码数据；

确定与所述滞后伪码数据的码相位对应的索引所指示的存储单元为第三目标存储单元；

从所述第三目标存储单元起始读取所述目标长度的伪码数据作为滞后伪码数据。

可选地，所述本地伪码读取电路具体用于：

根据所述码相位差确定调整后的即时码码相位；

确定与所述调整后的即时码码相位对应的索引所指示的存储单元为第四目标存储单元；

从所述第四目标存储单元起始读取所述目标长度的伪码数据作为新的即时伪码数据；

根据所述调整后的即时码码相位以及预设的相关器间距确定调整后的超前伪码数据的码相位以及调整后的滞后伪码数据的码相位；

确定与所述调整后的超前伪码数据的码相位对应的索引所指示的存储单元为第五目标存储单元；

从所述第五目标存储单元起始读取所述目标长度的伪码数据作为新的超前伪码数据；

确定与所述调整后的滞后伪码数据的码相位对应的索引所指示的存储单元为第六目标存储单元；

从所述第六目标存储单元起始读取所述目标长度的伪码数据作为新的滞后伪码数据。

可选地，所述本地伪码读取电路，还用于在所述下一个接收历元到来之前从所述第二伪码序列中读取伪码数据。

借由上述技术方案，本发明提供的伪码相位跟踪方法，应用于卫星导航接收机数字基带处理部分的伪码跟踪，基于所述方法的伪码跟踪环路包括本地伪码读取电路、本地伪码发生器、双端口RAM和接收机处理器的伪码跟踪环路，本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中，在进行伪码相位跟踪时，通过根据卫星伪码数据与即时伪码数据之间的码相位差从双端口RAM中不断获取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据，可使伪码跟踪环路在当前接收历元快速达到稳定跟踪状态，提高了跟踪效率。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为本发明公开的现有技术中的伪码跟踪环路结构示意图；

图2为本发明实施例公开的一种伪码跟踪环路的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

请参阅附图2，图2为本发明实施例公开的一种伪码跟踪环路的结构示意图，该伪码跟踪环路应用于卫星导航接收机，包含于卫星导航接收机的数字基带处理部分，具体包括本地伪码读取电路20、本地伪码发生器21、双端口RAM22和接收机处理器23，所述本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中。

在当前接收历元到来时，所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪方法具体如下：

所述接收机处理器获取所述卫星导航接收机在所述当前接收历元接收的卫星伪码数据

在第一个环路周期，执行如下步骤：

所述接收机处理器获取所述本地伪码读取电路从所述第一伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据，并根据所述卫星伪码数据与所述超前伪码数据、所述即时伪码数据以及所述滞后伪码数据的相关值估算出所述卫星伪码数据与所述即时伪码数据之间的初始码相位差；所述接收机处理器根据所述初始码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；

在所述第一个环路周期之后的每个环路周期，执行如下步骤：

所述接收机处理器根据所述卫星伪码数据与当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据的相关值估算所述卫星伪码数据与所述当前即时伪码数据之间的码相位差；所述接收机处理器根据所述码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；所述当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据为与当前环路周期相邻的上一个环路周期内，所述本地伪码读取电路从所述第一伪码序列中读取的新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；

当所述码相位差处于预设区间内时，确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态。

本实施例提供的伪码相位跟踪方法，应用于卫星导航接收机数字基带处理部分的伪码跟踪，基于所述方法的伪码跟踪环路包括本地伪码读取电路、本地伪码发生器、双端口RAM和接收机处理器的伪码跟踪环路，本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中，在进行伪码相位跟踪时，通过根据卫星伪码数据与即时伪码数据之间的码相位差从双端口RAM中不断获取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据，可使伪码跟踪环路在当前接收历元快速达到稳定跟踪状态，提高了跟踪效率。

在一种可实施方式中，根据卫星伪码数据与超前伪码数据、即时伪码数据以及滞后伪码数据的相关值估算所述卫星伪码数据与所述即时伪码数据之间的码相位差，包括：

确定所述卫星伪码数据与所述超前伪码数据之间的超前码相关值、所述卫星伪码数据与所述即时伪码数据之间的即时码相关值以及所述卫星伪码数据与所述滞后伪码数据之间的滞后码相关值；

根据所述超前码相关值、所述即时码相关值以及所述滞后码相关值估算出所述卫星伪码数据与所述即时伪码数据之间的码相位差。

在一种可实施方式中，在所述确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态之后，所述方法还包括：

将与所述当前接收历元相邻的下一个接收历元作为新的当前接收历元；

在所述新的当前接收历元到来之前，触发所述本地伪码发生器根据最新即时伪码数据的码相位将所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中；

在所述新的当前接收历元到来时，执行所述新的当前接收历元的伪码相位跟踪方法，所述新的当前接收历元的伪码相位跟踪方法包括所述接收机处理器获取所述本地伪码读取电路从所述第二伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据。

在一种可实施方式中，所述双端口RAM包括第一存储区域及第二存储区域，所述第一存储区域包括第一存储子区域及第二存储子区域，所述第二存储区域包括第三存储子区域及第四存储子区域。第一存储区域及第二存储区域交替存储不同接收历元对应的伪码序列，即，第一存储区域存储当前接收历元对应的伪码序列，则当前接收历元的下一接收历元对应的伪码序列存储于第二存储区域，当前接收历元的下下个接收历元对应的伪码序列存储于第一存储区域。当所述伪码跟踪环路执行所述某个接收历元的伪码相位跟踪时，则从存储有该接收历元对应的伪码序列的存储区域读取数据，同时将该接收历元的下一接收历元对应的伪码序列写入第二存储区域。

在一种可实施方式中，所述本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中，包括：

所述本地伪码发生器将所述第一伪码序列存储至双端口RAM中的第一存储区域，其中，将所述第一伪码序列中的负码相位数据存储至所述第一存储子区域，将所述第一伪码序列中的零码相位数据存储至所述第二存储子区域的第一个存储单元，将所述第一伪码序列中的正码相位数据存储至所述第二存储子区域的第一个存储单元之后的存储单元；

则，所述本地伪码读取电路从所述第一伪码序列中读取超前伪码数据、即时伪码数据以及滞后伪码数据，包括：

所述本地伪码读取电路从所述双端口RAM中的第一存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据；

则，所述本地伪码发生器根据最新即时伪码数据的码相位将与所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中，包括：

所述本地伪码发生器将所述第二伪码序列存储至双端口RAM中的第二存储区域，其中，将所述第二伪码序列中的负码相位数据存储至所述第三存储子区域，将所述第二伪码序列中的零码相位数据存储至所述第四存储子区域的第一个存储单元，将所述第二伪码序列中的正码相位数据存储至所述第四存储子区域的第一个存储单元之后的存储单元。

则，所述本地伪码读取电路从所述第二伪码序列中读取超前伪码数据、即时伪码数据以及滞后伪码数据，包括：

所述本地伪码读取电路从所述双端口RAM中的第二存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据。

在一种可实施方式中，所述本地伪码读取电路从所述第一伪码序列中读取超前伪码数据、即时伪码数据以及滞后伪码数据，包括：

获取所述卫星导航接收机预设的相干积分时间；

根据所述相干积分时间确定需要读取的伪码数据的目标长度；

确定所述双端口RAM的存储单元的索引与该索引所指示的存储单元存储的伪码数据的码相位之间的对应关系；

确定与零相位对应的索引所指示的存储单元为第一目标存储单元；

从所述第一目标存储单元起始读取所述目标长度的伪码数据作为即时伪码数据；

根据预设的相关器间距确定超前伪码数据的码相位以及滞后伪码数据的码相位；

确定与所述超前伪码数据的码相位对应的索引所指示的存储单元为第二目标存储单元；

从所述第二目标存储单元起始读取所述目标长度的伪码数据作为超前伪码数据；

确定与所述滞后伪码数据的码相位对应的索引所指示的存储单元为第三目标存储单元；

从所述第三目标存储单元起始读取所述目标长度的伪码数据作为滞后伪码数据。

在一种可实施方式中，所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据，包括：

根据所述码相位差确定调整后的即时码码相位；

确定与所述调整后的即时码码相位对应的索引所指示的存储单元为第四目标存储单元；

从所述第四目标存储单元起始读取所述目标长度的伪码数据作为新的即时伪码数据；

根据所述调整后的即时码码相位以及预设的相关器间距确定调整后的超前伪码数据的码相位以及调整后的滞后伪码数据的码相位；

确定与所述调整后的超前伪码数据的码相位对应的索引所指示的存储单元为第五目标存储单元；

从所述第五目标存储单元起始读取所述目标长度的伪码数据作为新的超前伪码数据；

确定与所述调整后的滞后伪码数据的码相位对应的索引所指示的存储单元为第六目标存储单元；

从所述第六目标存储单元起始读取所述目标长度的伪码数据作为新的滞后伪码数据。

在某种特殊情况下，例如弱信号跟踪情况，需要更长的相干积分时间以抑制噪声，这也就意味着需要更长的伪码数据，如果当前接收历元存储的本地伪码数据量不够，而下一接收历元还未到来，有可能造成环路失锁。考虑到此类情况，在一种可实施方式中，所述触发所述本地伪码发生器根据最新即时伪码数据的码相位将所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中之后，所述方法还包括：

本地伪码读取电路在所述下一个接收历元到来之前从所述第二伪码序列中读取伪码数据。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (14)

1.一种伪码相位跟踪方法，其特征在于，应用于卫星导航接收机，所述卫星导航接收机的数字基带处理部分的伪码跟踪环路包括本地伪码读取电路、本地伪码发生器、双端口RAM和接收机处理器，所述本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中，所述方法具体包括：

所述接收机处理器获取所述卫星导航接收机在所述当前接收历元接收的卫星伪码数据；

在第一个环路周期，执行如下步骤：

所述接收机处理器获取所述本地伪码读取电路从所述第一伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据，并根据所述卫星伪码数据与所述超前伪码数据、所述即时伪码数据以及所述滞后伪码数据的相关值估算出所述卫星伪码数据与所述即时伪码数据之间的初始码相位差；所述接收机处理器根据所述初始码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；

在所述第一个环路周期之后的每个环路周期，执行如下步骤：

所述接收机处理器根据所述卫星伪码数据与当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据的相关值估算所述卫星伪码数据与所述当前即时伪码数据之间的码相位差；所述接收机处理器根据所述码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；所述当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据为与当前环路周期相邻的上一个环路周期内，所述本地伪码读取电路从所述第一伪码序列中读取的新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；

当所述码相位差处于预设区间内时，确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态。

2.根据权利要求1所述的方法，其特征在于，根据卫星伪码数据与超前伪码数据、即时伪码数据以及滞后伪码数据的相关值估算所述卫星伪码数据与所述即时伪码数据之间的码相位差，包括：

确定所述卫星伪码数据与所述超前伪码数据之间的超前码相关值、所述卫星伪码数据与所述即时伪码数据之间的即时码相关值以及所述卫星伪码数据与所述滞后伪码数据之间的滞后码相关值；

根据所述超前码相关值、所述即时码相关值以及所述滞后码相关值估算出所述卫星伪码数据与所述即时伪码数据之间的码相位差。

3.根据权利要求1所述的伪码相位跟踪方法，其特征在于，在所述确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态之后，所述方法还包括：

将与所述当前接收历元相邻的下一个接收历元作为新的当前接收历元；

在所述新的当前接收历元到来之前，触发所述本地伪码发生器根据最新即时伪码数据的码相位将所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中；

在所述新的当前接收历元到来时，执行所述新的当前接收历元的伪码相位跟踪方法，所述新的当前接收历元的伪码相位跟踪方法包括所述接收机处理器获取所述本地伪码读取电路从所述第二伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据。

4.根据权利要求3所述的伪码相位跟踪方法，其特征在于，所述双端口RAM包括第一存储区域及第二存储区域，所述第一存储区域包括第一存储子区域及第二存储子区域，所述第二存储区域包括第三存储子区域及第四存储子区域，所述本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中，包括：

所述本地伪码发生器将所述第一伪码序列存储至双端口RAM中的第一存储区域，其中，将所述第一伪码序列中的负码相位数据存储至所述第一存储子区域，将所述第一伪码序列中的零码相位数据存储至所述第二存储子区域的第一个存储单元，将所述第一伪码序列中的正码相位数据存储至所述第二存储子区域的第一个存储单元之后的存储单元；

则，所述本地伪码读取电路从所述第一伪码序列中读取超前伪码数据、即时伪码数据以及滞后伪码数据，包括：

所述本地伪码读取电路从所述双端口RAM中的第一存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据；

则，所述本地伪码发生器根据最新即时伪码数据的码相位将与所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中，包括：

所述本地伪码发生器将所述第二伪码序列存储至双端口RAM中的第二存储区域，其中，将所述第二伪码序列中的负码相位数据存储至所述第三存储子区域，将所述第二伪码序列中的零码相位数据存储至所述第四存储子区域的第一个存储单元，将所述第二伪码序列中的正码相位数据存储至所述第四存储子区域的第一个存储单元之后的存储单元；

则，所述本地伪码读取电路从所述第二伪码序列中读取超前伪码数据、即时伪码数据以及滞后伪码数据，包括：

所述本地伪码读取电路从所述双端口RAM中的第二存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据。

5.根据权利要求1所述的方法，其特征在于，所述本地伪码读取电路从所述第一伪码序列中读取超前伪码数据、即时伪码数据以及滞后伪码数据，包括：

获取所述卫星导航接收机预设的相干积分时间；

根据所述相干积分时间确定需要读取的伪码数据的目标长度；

确定所述双端口RAM的存储单元的索引与该索引所指示的存储单元存储的伪码数据的码相位之间的对应关系；

确定与零相位对应的索引所指示的存储单元为第一目标存储单元；

从所述第一目标存储单元起始读取所述目标长度的伪码数据作为即时伪码数据；

根据预设的相关器间距确定超前伪码数据的码相位以及滞后伪码数据的码相位；

确定与所述超前伪码数据的码相位对应的索引所指示的存储单元为第二目标存储单元；

从所述第二目标存储单元起始读取所述目标长度的伪码数据作为超前伪码数据；

确定与所述滞后伪码数据的码相位对应的索引所指示的存储单元为第三目标存储单元；

从所述第三目标存储单元起始读取所述目标长度的伪码数据作为滞后伪码数据。

6.根据权利要求5所述的方法，其特征在于，所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据，包括：

根据所述码相位差确定调整后的即时码码相位；

确定与所述调整后的即时码码相位对应的索引所指示的存储单元为第四目标存储单元；

从所述第四目标存储单元起始读取所述目标长度的伪码数据作为新的即时伪码数据；

根据所述调整后的即时码码相位以及预设的相关器间距确定调整后的超前伪码数据的码相位以及调整后的滞后伪码数据的码相位；

确定与所述调整后的超前伪码数据的码相位对应的索引所指示的存储单元为第五目标存储单元；

从所述第五目标存储单元起始读取所述目标长度的伪码数据作为新的超前伪码数据；

确定与所述调整后的滞后伪码数据的码相位对应的索引所指示的存储单元为第六目标存储单元；

从所述第六目标存储单元起始读取所述目标长度的伪码数据作为新的滞后伪码数据。

7.根据权利要求3所述的方法，其特征在于，所述触发所述本地伪码发生器根据最新即时伪码数据的码相位将所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中之后，所述方法还包括：

本地伪码读取电路在所述下一个接收历元到来之前从所述第二伪码序列中读取伪码数据。

8.一种伪码跟踪环路，其特征在于，所述伪码跟踪环路包含于卫星导航接收机的数字基带处理部分，所述伪码跟踪环路包括本地伪码读取电路、本地伪码发生器、双端口RAM和接收机处理器；

其中，所述本地伪码发生器在当前接收历元到来之前将所述当前接收历元前后半个历元范围内对应的第一伪码序列存储至所述双端口RAM中；

所述接收处理器用于获取所述卫星导航接收机在所述当前接收历元接收的卫星伪码数据；在第一个环路周期，所述接收机处理器获取所述本地伪码读取电路从所述第一伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据，并根据所述卫星伪码数据与所述超前伪码数据、所述即时伪码数据以及所述滞后伪码数据的相关值估算出所述卫星伪码数据与所述即时伪码数据之间的初始码相位差；所述接收机处理器根据所述初始码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；

在所述第一个环路周期之后的每个环路周期，所述接收机处理器根据所述卫星伪码数据与当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据的相关值估算所述卫星伪码数据与所述当前即时伪码数据之间的码相位差；所述接收机处理器根据所述码相位差触发所述本地伪码读取电路从所述第一伪码序列中读取新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；所述当前超前伪码数据、当前即时伪码数据以及当前滞后伪码数据为与当前环路周期相邻的上一个环路周期内，所述本地伪码读取电路从所述第一伪码序列中读取的新的超前伪码数据、新的即时伪码数据以及新的滞后伪码数据；当所述码相位差处于预设区间内时，确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态。

9.根据权利要求8所述的伪码跟踪环路，其特征在于，所述接收处理器具体用于确定所述卫星伪码数据与所述超前伪码数据之间的超前码相关值、所述卫星伪码数据与所述即时伪码数据之间的即时码相关值以及所述卫星伪码数据与所述滞后伪码数据之间的滞后码相关值；根据所述超前码相关值、所述即时码相关值以及所述滞后码相关值估算出所述卫星伪码数据与所述即时伪码数据之间的码相位差。

10.根据权利要求8所述的伪码跟踪环路，其特征在于，所述接收处理器还用于：

在所述确定所述伪码跟踪环路在所述当前接收历元的伪码相位跟踪达到稳定状态之后，将与所述当前接收历元相邻的下一个接收历元作为新的当前接收历元；在所述新的当前接收历元到来之前，触发所述本地伪码发生器根据最新即时伪码数据的码相位将所述新的当前接收历元前后半个历元范围内对应的第二伪码序列存储至所述双端口RAM中；在所述新的当前接收历元到来时，执行所述新的当前接收历元的伪码相位跟踪方法，所述新的当前接收历元的伪码相位跟踪方法包括所述接收机处理器获取所述本地伪码读取电路从所述第二伪码序列中读取的超前伪码数据、即时伪码数据以及滞后伪码数据。

11.根据权利要求10所述的伪码跟踪环路，其特征在于，所述双端口RAM包括第一存储区域及第二存储区域，所述第一存储区域包括第一存储子区域及第二存储子区域，所述第二存储区域包括第三存储子区域及第四存储子区域，则所述本地伪码发生器具体用于：

将所述第一伪码序列存储至双端口RAM中的第一存储区域，其中，将所述第一伪码序列中的负码相位数据存储至所述第一存储子区域，将所述第一伪码序列中的零码相位数据存储至所述第二存储子区域的第一个存储单元，将所述第一伪码序列中的正码相位数据存储至所述第二存储子区域的第一个存储单元之后的存储单元；

所述本地伪码读取电路具体用于从所述双端口RAM中的第一存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据；

所述本地伪码发生器还具体用于将所述第二伪码序列存储至双端口RAM中的第二存储区域，其中，将所述第二伪码序列中的负码相位数据存储至所述第三存储子区域，将所述第二伪码序列中的零码相位数据存储至所述第四存储子区域的第一个存储单元，将所述第二伪码序列中的正码相位数据存储至所述第四存储子区域的第一个存储单元之后的存储单元；

所述本地伪码读取电路具体用于从所述双端口RAM中的第二存储区域中读取超前伪码数据、即时伪码数据以及滞后伪码数据。

12.根据权利要求8所述的伪码跟踪环路，其特征在于，所述本地伪码读取电路具体用于：获取所述卫星导航接收机预设的相干积分时间；

根据所述相干积分时间确定需要读取的伪码数据的目标长度；

确定所述双端口RAM的存储单元的索引与该索引所指示的存储单元存储的伪码数据的码相位之间的对应关系；

确定与零相位对应的索引所指示的存储单元为第一目标存储单元；

从所述第一目标存储单元起始读取所述目标长度的伪码数据作为即时伪码数据；

根据预设的相关器间距确定超前伪码数据的码相位以及滞后伪码数据的码相位；

确定与所述超前伪码数据的码相位对应的索引所指示的存储单元为第二目标存储单元；

从所述第二目标存储单元起始读取所述目标长度的伪码数据作为超前伪码数据；

确定与所述滞后伪码数据的码相位对应的索引所指示的存储单元为第三目标存储单元；

从所述第三目标存储单元起始读取所述目标长度的伪码数据作为滞后伪码数据。

13.根据权利要求12所述的伪码跟踪环路，其特征在于，所述本地伪码读取电路具体用于：根据所述码相位差确定调整后的即时码码相位；

确定与所述调整后的即时码码相位对应的索引所指示的存储单元为第四目标存储单元；

从所述第四目标存储单元起始读取所述目标长度的伪码数据作为新的即时伪码数据；

根据所述调整后的即时码码相位以及预设的相关器间距确定调整后的超前伪码数据的码相位以及调整后的滞后伪码数据的码相位；

确定与所述调整后的超前伪码数据的码相位对应的索引所指示的存储单元为第五目标存储单元；

从所述第五目标存储单元起始读取所述目标长度的伪码数据作为新的超前伪码数据；

确定与所述调整后的滞后伪码数据的码相位对应的索引所指示的存储单元为第六目标存储单元；

从所述第六目标存储单元起始读取所述目标长度的伪码数据作为新的滞后伪码数据。

14.根据权利要求10所述的伪码跟踪环路，其特征在于，所述本地伪码读取电路，还用于在所述下一个接收历元到来之前从所述第二伪码序列中读取伪码数据。

Images