CN109361567B - 一种测试批次产品uart通讯兼容性的方法及装置 - Google Patents

一种测试批次产品uart通讯兼容性的方法及装置 Download PDF

Info

Publication number
CN109361567B
CN109361567B CN201811350998.2A CN201811350998A CN109361567B CN 109361567 B CN109361567 B CN 109361567B CN 201811350998 A CN201811350998 A CN 201811350998A CN 109361567 B CN109361567 B CN 109361567B
Authority
CN
China
Prior art keywords
test
uart
batch
communication
internal clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811350998.2A
Other languages
English (en)
Other versions
CN109361567A (zh
Inventor
吕如茜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201811350998.2A priority Critical patent/CN109361567B/zh
Publication of CN109361567A publication Critical patent/CN109361567A/zh
Application granted granted Critical
Publication of CN109361567B publication Critical patent/CN109361567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

本发明公开了一种测试批次产品UART通讯兼容性的方法及装置，属于通信领域的兼容性测试技术。所述方法的关键是根据芯片设计预期的批次产品内部时钟极限值(最大值和最小值)，计算和配置测试设备可正常通讯的参数极值，对被测样品进行测试，测试通过，代表该批次产品的设计合理，预留裕量充分；如果测试失败，进一步分析被测样品的内部时钟是否符合预期，以及按照内部时钟值配置测试设备通讯参数，测试通讯是否正常。通过本方法可以大幅度降低抽测样品的数量，且评估结果更加准确。

Description

一种测试批次产品UART通讯兼容性的方法及装置
技术领域
本发明涉及通信领域的兼容性测试技术，特别涉及一种测试批次产品UART通讯兼容性的方法及装置。
背景技术
通用异步收发传输器(Universal Asynchronous Receiver/Transmitter)，通常称作UART，是一种通用串行数据总线，用于异步通讯。该总线双向通信，可以实现全双工传输和接收，且总线结构简单，仅需接收(Rx)/发送(Tx)两条数据线。
由于总线上没有时钟信号，所以通讯双方必须在定时的时间发送和接收，并且每一个设备都必须有单独的时钟用于计时。当两台通讯设备间出现微小的不同步时，可以通过传输停止位的时机进行时钟同步的校准，当两台通讯设备间出现较大的时钟不同步时，则无法利用停止位的时机进行时钟校准，导致出现通讯失败。此外，在传输协议层面，双方会约定一些通讯参数用于同步接收和发送，当双方时钟不同步时，也会导致漏接数据或通讯超时，导致通讯失败。
以往为了保证通讯双方时钟同步，采用的是在芯片外接高精度晶振的方法。但是，随着降低芯片成本的要求越来越高，以及芯片生产制作工艺的提高，外接晶振的方法逐步被芯片内部的内部时钟方法所替代。
芯片和晶振的材料是不同的，因此在误差精度上差异也很大。晶振的误差精度一般为PPM(百万)级别，不同批次产品之间，同批次的不同样品之间的误差极小，进行UART通讯协议测试时，无需考虑样品间的差异，仅需选择任意一颗样品进行通讯协议测试即可。而同批次不同样品之间，芯片内部时钟差异较大，一般为百分之几的级别。采用以往从批次产品中随机抽测一个样品的方式进行UART通讯协议测试的方法已不可行，必须进行UART通讯兼容性的测试。增多随机抽测样品数量，虽然可以提高准确度，但评估时间也随之加大，效率很低。
综上，为了保证使用芯片内部时钟批次芯片产品的UART通讯兼容性，需要设计一种能够准确而快速测试批次芯片产品UART通讯兼容性的方法和装置。
发明内容
本发明实施例提供了一种测试批次产品UART通讯兼容性的方法及装置，用以解决目前测试使用芯片内部时钟的批次芯片产品UART通讯兼容性准确性差、效率不高的问题。方法的关键是根据芯片设计预期的批次产品内部时钟误差范围，计算和配置测试设备延时等待通讯参数，对被测样品进行延时等待块发送时间测试，测试通过，代表该批次产品的设计合理，预留裕量充分；如果测试失败，进一步分析被测样品的内部时钟是否符合预期，设计误差范围，不符合，测试失败；符合，按照内部时钟值与预期设计时钟值的误差计算和配置测试设备延时等待通讯参数，测试通讯是否正常。通过本方法可以大幅度降低抽测样品的数量，且评估结果更加准确。
本发明实施例提供的一种测试批次产品UART通讯兼容性的方法包括：
步骤(1)根据芯片设计的时钟误差范围，计算可以正常通讯的测试环境中的测试设备的延时等待通讯参数；
步骤(2)根据步骤(1)中的延时等待参数配置测试设备，使用测试设备对被测样品进行UART延时等待块发送时间测试，记录测试结果；
步骤(3)对步骤(2)中的测试结果进行分析，测试通过，表示该批次样品UART通讯兼容性测试通过；测试不通过，继续执行步骤(4)；
步骤(4)测量被测样品的内部时钟，如果不符合芯片设计预期，则该批次样品UART通讯兼容性测试不通过；如果符合芯片设计预期，则继续步骤(5)；
步骤(5)根据步骤(4)中获得的内部时钟值，计算并调整测试设备延时等待通讯参数，使用测试设备对被测样品进行UART延时等待块发送时间测试，测试结果作为测试该批次产品UART通讯兼容性的结果。
本发明实施例提供的一种测试批次产品UART通讯兼容性的装置包括：
模块(1)延时等待通讯参数计算模块，用于计算与输入参数可正常通讯的测试设备的参数极值。结果输出给UART延时等待块发送时间测试设备。
模块(2)UART延时等待块发送时间测试设备，用于测试被测样品能否与测试设备进行正常UART通讯。结果输出给第一级测试结果分析模块和第二级测试结果分析模块；
模块(3)第一级测试结果分析模块，用于分析测试设备与被测样品测试的结果。测试通过，直接作为该批次产品测试结果输出。
模块(4)内部时钟测量模块，用于测量被测样品的内部时钟频率值，测试结果输出给第二级测试结果分析模块。
模块(5)第二级测试结果分析模块，用于分析被测样品内部时钟频率值是否符合设计预期，不符合预期，输出测试不通过；符合预期，按照被测样品内部时钟测量值计算并配置测试设备的延时等待通讯参数，执行延时等待块发送时间测试，测试结果直接作为该批次产品测试结果输出。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种测试批次产品UART通讯兼容性的方法示意图；
图2为本发明实施例提供的一种测试批次产品UART通讯兼容性的装置的模块关系示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明的一种测试批次产品UART通讯兼容性的方法及装置的具体实施方式作进一步详细描述。
本发明实施例提供了一种测试批次产品UART通讯兼容性延时等待块发送时间参数的方法及装置，用以解决目前评估使用芯片内部时钟的批次芯片产品UART通讯兼容性延时等待块发送时间参数准确性差、效率不高的问题。通过本方法可以大幅度降低抽测样品的数量，且评估结果更加准确。
如图1所示，所述方法包括：
步骤(1)按照设计预期，芯片的内部时钟误差范围为±8％，该批次所有产品的发送延时等待块时间必须在700ms以内，按照内部时钟为最大值进行计算，延时等待块的发送时间应不超过700*(1-8％)＝644ms。
步骤(2)配置测试设备的延时等待时间为644ms，使用测试设备对被测样品进行UART通讯延时等待块发送时间测试，记录测试结果；
步骤(3)对步骤(2)中的测试结果进行分析，如果测试结果小于644ms，则符合设计预期，测试通过，表示该批次样品UART通讯兼容性延时等待块发送时间测试通过；如果大于644ms，则继续执行步骤(4)；
步骤(4)测量被测样品的内部时钟，如果测量结果超过设计预期的最大误差±8％，则该批次样品UART通讯兼容性测试不通过；如果符合芯片设计预期，则继续步骤(5)；
步骤(5)根据步骤(4)中获得的内部时钟值，计算和调整测试设备延时等待通讯参数，使用测试设备对被测样品进行UART通讯协议延时等待块发送时间测试，测试结果作为测试该批次产品UART通讯兼容性的结果。
如图2所示，所述装置包括：
本发明实施例提供的一种测试批次产品UART通讯兼容性延时等待块发送时间的装置包括：
模块(1)延时等待块发送时间通讯参数计算模块。结果输出给UART通讯协议测试设备。输入参数包括：产品手册中定义的该批次所有产品的发送延时等待块时间和输入时钟的误差值，输出参数＝产品手册中定义的该批次所有产品的发送延时等待块时间*(1-输入时钟的误差值)。
模块(2)UART通讯协议发送延时等待块时间测试设备，用于测试被测样品能否与测试设备进行正常UART通讯。结果输出给第一级测试结果分析模块和第二级测试结果分析模块。测试设备配置发送延时等待块时间参数，通讯过程中，如果超过该时间参数被测样品没有数据返回，则报告通讯失败。通讯过程中，没有接收到延时等待块，则报告通讯错误。如果在规定时间内接收到延时等待块，则报告通讯正常。
模块(3)第一级测试结果分析模块，用于分析测试设备与被测样品测试的结果。测试通过，直接作为该批次产品测试结果输出。测试设备报告通讯正常，该批次产品UART通讯协议兼容性发送延时等待块时间测试通过。
模块(4)内部时钟测量模块，用于测量被测样品的内部时钟频率值，测试结果输出给第二级测试结果分析模块。触发被测样品的时钟输出功能，对输出的时钟波形进行测量。
模块(5)第二级测试结果分析模块，用于分析被测样品内部时钟频率值是否符合设计预期，不符合预期，输出测试不通过；符合预期，按照被测样品内部时钟测量值计算并配置测试设备的延时等待通讯参数，执行延时等待块发送时间测试，测试结果直接作为该批次产品测试结果输出。
经实践证明本发明提供的这种评估批次产品UART通讯兼容性的方法及装置，简单可行，能够准确完成批次产品UART通讯兼容性的评估，且过程高效。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (2)

1.一种测试批次产品UART通讯兼容性的方法，其特征在于，该方法包括：
步骤(1)根据芯片设计的时钟误差范围，计算可以正常通讯的测试环境中的测试设备的延时等待通讯参数；
步骤(2)根据步骤(1)中的延时等待通讯参数配置测试设备，使用测试设备对被测样品进行UART延时等待块发送时间测试，记录测试结果；
步骤(3)对步骤(2)中的测试结果进行分析，测试通过，表示该批次样品UART通讯兼容性测试通过；测试不通过，继续执行步骤(4)；
步骤(4)测量被测样品的内部时钟，如果不符合芯片设计预期，则该批次样品UART通讯兼容性测试不通过；如果符合芯片设计预期，则继续步骤(5)；
步骤(5)根据步骤(4)中获得的内部时钟值，计算并调整测试设备延时等待通讯参数，使用测试设备对被测样品进行UART延时等待块发送时间测试，测试结果作为测试该批次产品UART通讯兼容性的结果。
2.一种测试批次产品UART通讯兼容性的装置，实现权利要求1所述的方法，其特征在于，该装置主要包括延时等待通讯参数计算模块、UART延时等待块发送时间测试设备、第一级测试结果分析模块、内部时钟测量模块和第二级测试结果分析模块，其中：
延时等待通讯参数计算模块，用于计算与输入参数可正常通讯的测试设备的参数极值，结果输出给UART延时等待块发送时间测试设备；
UART延时等待块发送时间测试设备，用于测试被测样品能否与测试设备进行正常UART通讯，结果输出给第一级测试结果分析模块和第二级测试结果分析模块；
第一级测试结果分析模块，用于分析测试设备与被测样品测试的结果，测试通过，直接作为该批次产品测试结果输出；
内部时钟测量模块，用于测量被测样品的内部时钟频率值，测试结果输出给第二级测试结果分析模块；
第二级测试结果分析模块，用于分析被测样品内部时钟频率值是否符合设计预期，不符合预期，输出测试不通过；符合预期，按照被测样品内部时钟测量值计算并配置测试设备的延时等待通讯参数，执行延时等待块发送时间测试，测试结果直接作为该批次产品测试结果输出。
CN201811350998.2A 2018-11-14 2018-11-14 一种测试批次产品uart通讯兼容性的方法及装置 Active CN109361567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811350998.2A CN109361567B (zh) 2018-11-14 2018-11-14 一种测试批次产品uart通讯兼容性的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811350998.2A CN109361567B (zh) 2018-11-14 2018-11-14 一种测试批次产品uart通讯兼容性的方法及装置

Publications (2)

Publication Number Publication Date
CN109361567A CN109361567A (zh) 2019-02-19
CN109361567B true CN109361567B (zh) 2020-09-15

Family

ID=65345125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811350998.2A Active CN109361567B (zh) 2018-11-14 2018-11-14 一种测试批次产品uart通讯兼容性的方法及装置

Country Status (1)

Country Link
CN (1) CN109361567B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112346787B (zh) * 2020-09-30 2022-04-19 广州明珞装备股份有限公司 非标设备测试系统、方法和存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004889A (ko) * 1999-06-30 2001-01-15 김영환 간이형 패턴 발생기를 내장한 배치형 에이징 구동 회로
CN1779479A (zh) * 2004-11-26 2006-05-31 上海华虹Nec电子有限公司 一种对异步通讯芯片实现多芯片并行测试的方法
CN101131875A (zh) * 2007-09-29 2008-02-27 北京中星微电子有限公司 一种寄存器测试的方法和系统
CN101458889A (zh) * 2007-12-13 2009-06-17 比亚迪股份有限公司 一种驱动芯片时钟频率控制方法及驱动芯片
CN102571079A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 一种针对pll的ate测试电路及其测试方法
CN103728516A (zh) * 2014-01-09 2014-04-16 福州瑞芯微电子有限公司 Soc芯片时钟检测电路
CN103837824A (zh) * 2014-03-03 2014-06-04 中国科学院电子学研究所 数字集成电路自动测试系统
CN105718344A (zh) * 2016-01-19 2016-06-29 中国电子科技集团公司第三十八研究所 一种基于uvm的fpga通用可配置uart协议的验证方法
CN106445751A (zh) * 2016-08-30 2017-02-22 大唐微电子技术有限公司 一种调试板、调试系统及调试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105592492B (zh) * 2015-12-18 2019-02-26 重庆邮电大学 高层协议栈一致性测试平台及测试方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004889A (ko) * 1999-06-30 2001-01-15 김영환 간이형 패턴 발생기를 내장한 배치형 에이징 구동 회로
CN1779479A (zh) * 2004-11-26 2006-05-31 上海华虹Nec电子有限公司 一种对异步通讯芯片实现多芯片并行测试的方法
CN101131875A (zh) * 2007-09-29 2008-02-27 北京中星微电子有限公司 一种寄存器测试的方法和系统
CN101458889A (zh) * 2007-12-13 2009-06-17 比亚迪股份有限公司 一种驱动芯片时钟频率控制方法及驱动芯片
CN102571079A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 一种针对pll的ate测试电路及其测试方法
CN103728516A (zh) * 2014-01-09 2014-04-16 福州瑞芯微电子有限公司 Soc芯片时钟检测电路
CN103837824A (zh) * 2014-03-03 2014-06-04 中国科学院电子学研究所 数字集成电路自动测试系统
CN105718344A (zh) * 2016-01-19 2016-06-29 中国电子科技集团公司第三十八研究所 一种基于uvm的fpga通用可配置uart协议的验证方法
CN106445751A (zh) * 2016-08-30 2017-02-22 大唐微电子技术有限公司 一种调试板、调试系统及调试方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Design of a DSRC Based Embedded System for Intelligent Transportation";Zhan cao,et al.,;《2017 10th International Conference on Intelligent Computation Technology and Automation(ICICTA)》;20171102;第195-198页 *
"一种UART&SPI接口验证工具的设计与实现";李欣伟，;《现代电子技术》;20131215;第36卷(第24期);第94-98页 *

Also Published As

Publication number Publication date
CN109361567A (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
Fang et al. Design and simulation of UART serial communication module based on VHDL
CN108401445B (zh) 用于测量时间的电路、方法及相关芯片、系统和设备
CN109075742B (zh) 波特率校准电路及串口芯片
JP6427500B2 (ja) 多数のデータパケット信号送受信機を同時に試験する方法
Kuo et al. Testing embedded software by metamorphic testing: A wireless metering system case study
CN103150283A (zh) 电子装置
US9083647B2 (en) System and method for dynamic signal interference detection during testing of a data packet signal transceiver
CN102143023A (zh) 一种基于fpga的误码测试系统
CN102123060A (zh) 一种基于fpga的误码测试方法
CN202818339U (zh) 一种航电全双工实时以太网时延测量装置
TWI635717B (zh) 用於在信號校準及功率穩定後測試資料封包收發器以最小化測試時間之系統及方法
CN109361567B (zh) 一种测试批次产品uart通讯兼容性的方法及装置
CN114826503A (zh) Fpga内并行总线数据采样窗口的校准方法、装置
US7945404B2 (en) Clock jitter measurement circuit and integrated circuit having the same
CN113189470A (zh) 测试电路、测试系统和测试方法
CN102754344B (zh) 连续测量的时间数字转换器
CN111464375A (zh) 一种can总线信号测试系统及其测试方法
US11146273B2 (en) Electronic device and electronic product
TW200814549A (en) Receiver and test method therefor
Bibin et al. Implementation of UART with BIST Technique in FPGA
CN210075247U (zh) 无线射频设备的功率校准装置
CN115913430A (zh) 控制系统的时钟同步方法以及控制系统
US8554514B2 (en) Test apparatus and test method
TWI736497B (zh) 電子裝置與電子產品
Tewary et al. A novel approach to realize built-in-self-test (BIST) enabled UART using VHDL

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant