CN109347621A - 基于随机延时s盒的可防御碰撞攻击的高速aes加密电路 - Google Patents

基于随机延时s盒的可防御碰撞攻击的高速aes加密电路 Download PDF

Info

Publication number
CN109347621A
CN109347621A CN201811018872.5A CN201811018872A CN109347621A CN 109347621 A CN109347621 A CN 109347621A CN 201811018872 A CN201811018872 A CN 201811018872A CN 109347621 A CN109347621 A CN 109347621A
Authority
CN
China
Prior art keywords
unit
delay
box
key
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811018872.5A
Other languages
English (en)
Other versions
CN109347621B (zh
Inventor
吴宁
周芳
葛芬
张勇
兰利东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Aeronautics and Astronautics
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN201811018872.5A priority Critical patent/CN109347621B/zh
Publication of CN109347621A publication Critical patent/CN109347621A/zh
Application granted granted Critical
Publication of CN109347621B publication Critical patent/CN109347621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提出基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，AES加密电路为全展开结构，由10轮轮变换单元构成，通过流水线技术提高电路吞吐率，加快电路处理速度。其中轮变换单元中的字节替换单元基于并行S盒结构，通过为每个S盒的输入端和输出端分别添加一个随机延时，破坏碰撞攻击检测条件，达到防御碰撞攻击的目的。本发明与传统的碰撞攻击防御措施相比能够极大的减小电路面积。

Description

基于随机延时S盒的可防御碰撞攻击的高速AES加密电路
技术领域
本发明涉及AES加密技术领域，尤其是一种基于随机延时S盒的可防御碰撞攻击的高速AES加密电路。
背景技术
1.AES加密算法
密码学中的高级加密标准(Advanced Encryption Standard，AES)，由美国国家标准与技术研究院(NIST)于2001年11月26日发布于FIPS PUB 197，并在2002年5月26日成为有效的标准。AES加密算法，又称为Rijndael加密算法，该算法为比利时密码学家JoanDaemen和VincentRijmen所设计，这个标准用来替代原先的DES，已经被多方分析且广为全世界所使用。
AES是一个迭代的、对称密钥分组的密码，它可以使用128、192和256位密钥，并且用128位(16字节)分组加密和解密数据。AES加密算法还是使用轮变换的操作。轮变换操作次数与密钥的位数有关，AES-128轮数为10轮。AES-128加密算法流程如图1所示，明文首先进行一个轮密钥加的操作，然后进行10轮轮变换操作。图2为轮变换流程示意图，如图2所示，轮变换包括四个操作：字节替换、行移位、列混合替换和轮密钥加，其中第10轮轮变换中不包含列混合替换操作。
2.高速AES加密电路
流水线技术是实现高速AES电路的有效手段。常见的AES流水线电路结构有外部流水线式和子流水线式两种，如图3所示。外部流水线结构AES电路在每轮变换之后插入寄存器，对每轮轮变换的数据进行缓存，在下个时钟到来时进行下轮轮变换，这种流水线结构缩短了纯组合逻辑的关键路径，相比于循环结构速度有较大提升。子流水线结构 AES电路除了在轮变换之间插入寄存器之外，在轮变换内部各个运算单元之间也插入了寄存器，这种结构进一步缩短了关键路径，更适合应用在高速场合。
3.碰撞攻击
2003年，Kai Schramm等人提出了碰撞攻击的概念，并成功对DES算法进行了攻击。如果加密算法内部某一运算的输入不同，但是具有相同的输出值，则称二者发生了碰撞。碰撞攻击通过寻找特定位置上产生的碰撞，推导出一系列和密钥有关的表达式，寻找到的碰撞越多，表达式中包含的密钥信息就越丰富，密钥搜寻空间就越小，攻击强度就越强。碰撞攻击通常包括“碰撞检测”以及“密钥恢复”两个阶段：碰撞检测阶段根据特定的区分模型构造出碰撞检测器，使用碰撞检测器检测特定位置是否发生碰撞，如果检测到发生碰撞，则根据碰撞条件推导出和密钥相关的表达式；密钥恢复阶段利用matlab 等数据分析工具，分析功耗数据，破解部分密钥，以此为基础结合碰撞检测阶段得到的一系列密钥表达式破解全部密钥。
①碰撞位置
在AES轮变换中，S盒是最常见的碰撞的位置，S盒的碰撞示意图如图4所示。如果碰撞位置在第i个S盒和第j个S盒处，那么碰撞表达式为：据此得到密钥ki和kj的关系式：pi、pj代表输入加密数据的第i个和第j个字节。改变输入的加密数据，寻找不同的碰撞位置，依据密钥ki和kj的关系式可以得到一系列密钥相关的表达式：
当该表达式中的一个密钥被破解时，与之相关的所有密钥均可被破解。
②碰撞检测
通常，碰撞检测方法有相关系数法和距离检测法。相关系数法在实施时，首先随机输入明文进行加密，假设输入的明文序列为{Pα|α＝1，2，...，N}，记录第i个S盒以及第j个S盒的能量迹和之后将和256个特定输入数据的能量迹分组，每一组内求平均，得到两个平均能量迹集台和对应Δi，j的每一个固定取值，计算遍历pi可以得到256 个pj，然后找到对应的能量迹并对其进行排序，然后计算两个集合与的相关系数遍历Δi，j的所有可能取值后，计算得到256个在所有256个相关系数中数值最大的所对应的△即为正确的碰撞关系数值。基于距离的碰撞检测法一般流程是：首先将两组能量曲线进行求平均操作，降低噪声的影响，之后求两条功耗曲线之间的距离，如果该距离小于某个阈值，则认为发生了碰撞，否则没有发生碰撞。基于距离的碰撞检测方法示意图如图5所示。图中，操作1和操作2均执行n次，得到两组功耗曲线，对两组功耗曲线求平均后可得到两条平均功耗曲线τ1，τ2，在两条曲线上选取r个关键点，计算关键点之间的距离，如果距离小于事先设定的阈值则认为碰撞发生，否则认为不发生碰撞。
由上述分析可知，轮变换结构的字节替换单元中的S盒是碰撞攻击的首选攻击目标，为了抵御碰撞攻击需要对S盒结构加以改善，增大碰撞检测的难度。通常的防御措施是杜绝掩码重用，但即使添加的掩码没有重用，电路中也存在可被碰撞攻击的漏洞。为了能够更好的防御碰撞攻击，本发明提出一种基于随机延时S盒的可防御碰撞攻击的高速 AES加密电路，该电路基于随机延时的并行S盒防御措施，通过破坏碰撞检测的条件，从而实现抵御碰撞攻击的目标。
发明内容
发明目的：本发明为实现密码电路防碰撞攻击，提出一种基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，改电路通过为S盒添加随机延时，破坏功耗曲线的一致性，影响碰撞的判定以及阈值的设置，降低碰撞攻击的成功率。另一方面，本发明采用流水线电路结构，在抵御碰撞攻击的同时可提高加密速度。
技术方案：为实现上述技术效果，本发明提出以下技术方案：
基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，加密电路的明文和密钥均为128位，所述加密电路包括：
十轮轮变换单元和密钥扩展单元；前一轮轮变换单元的输出数据作为后一轮轮变换单元的输入数据，第一轮轮变换单元的输入数据为明文和初始密钥异或后的加密数据；每一轮轮变换单元的输入数据同时输入密钥扩展单元进行密钥扩展，得到当前轮的轮密钥并输入本轮轮变换单元中的密钥加单元；
第一至第九轮轮变换单元结构相同，均包括依次连接的字节替换单元、行位移单元、列混合单元和密钥加单元；而第十轮轮变换单元包括依次连接的字节替换单元、行位移单元和密钥加单元；
其中，字节替换单元通过S盒电路实现字节替换功能，字节替换单元包括16个并联的支路，每个支路包括依次串联的第一延时单元、S盒电路和第二延时单元；定义第i个支路中的第一延时单元的延时值为第二延时单元的延时值为 从集合 [0，T，2T，…，15T]中随机选取，的取值唯一，T表示单个时钟；
轮变换单元的输入数据分为16个8位数据包，分别输入所述16个支路，第i个支路对输入的数据包先进行T1 i个时钟的延时后送入S盒电路实现字节替换，字节替换的结果再经过个时钟的延时后输出；16个支路的输出结果合并为128位数据，作为本轮轮变换中字节替换的结果并送入本轮轮变换单元中的行位移单元；
行位移单元、列混合单元分别对输入的数据进行行位移操作、列混合操作；密钥加单元将输入的数据与轮密钥进行异或后输出；第十轮轮变换单元的输出结果即为所述加密电路的加密结果。
进一步的，所述十轮轮变换单元中，相邻两个轮变换单元间插入有寄存器，形成轮间流水线结构。
进一步的，所述字节替换单元还包括第一寄存器、第二寄存器、异或器、16个第一计数器、16个第二计数器；第i个第一计数器的输出端与第i支路的S盒电路输入端相连，第i个第二计数器的输入端与第i支路的S盒电路输出端相连，和分别用于实现第i支路中第一延时单元和第二延时单元的延时功能；第一寄存器内存储有预先写入的16个不同的延时值，即第一寄存器内的16 个延时值分别通过异或器与十六进制数0xF异或，异或的结果存入第二寄存器，作为 16个第二计数器的延时值，即
当第i支路的8位数据输入时，加载第一寄存器中的延时值并开始计数，当计数达到时，将输入的8位数据送入所在支路的S盒电路进行字节替换，字节替换结果输入时，加载第二寄存器中的延时值并开始计数，当计数达到时，将本支路字节替换的结果输出
有益效果：与现有技术相比，本发明具有以下优势：
1、本发明提出的基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，其中轮变换单元中的字节替换单元基于并行S盒结构，通过为每个S盒添加一个随机延时，破坏碰撞攻击检测条件，达到防御碰撞攻击的目的。
2、本发明采用并行S盒结构，与传统的碰撞攻击防御措施相比能够极大的减小电路面积。
附图说明
图1为AES加密算法流程图；
图2为轮变换流程图；
图3为流水线AES一般结构，其中图3(a)为外部流水线结构图，图3(b)为内部子流水线结构；
图4为S盒碰撞示意图；
图5为碰撞攻击流程图；
图6为本发明提出的基于随机延时S盒的可防御碰撞攻击的高速AES加密电路结构图。
图7为本发明提出的流水线轮变换电路图；
图8为本发明所述流水线S盒结构图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
现有的128位加密数据的AES加密算法流程如图1所示，明文首先进行一个轮密钥加的操作，然后进行10轮轮变换操作。图2为轮变换流程示意图，轮变换包括四个操作：字节替换、行移位、列混合替换和轮密钥加，其中第10轮轮变换中不包含列混合替换操作。
图4为S盒碰撞示意图，图5为碰撞攻击流程图，实施碰撞攻击的前提是攻击者能够利用功耗曲线成功检测到碰撞发生并设置一个合理的阈值。无论是基于相关系数还是距离检测法，其原理都是在同一时刻选定1个关键点，利用关键点计算功耗曲线之间的相关性或者距离。如果能够破坏功耗曲线的一致性，那么碰撞的判定以及阈值的设置都会受到影响，碰撞攻击的成功率也会大大降低。字节替换单元中的S盒是碰撞攻击的首选攻击目标，为了抵御碰撞攻击需要对S盒结构加以改善，增大碰撞检测的难度。通常的防御措施是杜绝掩码重用，但即使添加的掩码没有重用，电路中也存在可被碰撞攻击的漏洞。
为了能够更好的防御碰撞攻击，本发明提出基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，通过破坏碰撞检测的条件，从而实现抵御碰撞攻击的目标，该加密电路的结构如图6所示，包括：
十轮轮变换单元和密钥扩展单元；前一轮轮变换单元的输出数据作为后一轮轮变换单元的输入数据，第一轮轮变换单元的输入数据为明文和初始密钥异或后的加密数据；每一轮轮变换单元的输入数据同时输入密钥扩展单元进行密钥扩展，得到当前轮的轮密钥并输入本轮轮变换单元中的密钥加单元；
第一至第九轮轮变换单元结构相同，均包括依次连接的字节替换单元、行位移单元、列混合单元和密钥加单元；而第十轮轮变换单元包括依次连接的字节替换单元、行位移单元和密钥加单元；
其中，字节替换单元通过S盒电路实现字节替换功能，字节替换单元包括16个并联的支路，每个支路包括依次串联的第一延时单元、S盒电路和第二延时单元；定义第 i个支路中的第一延时单元的延时值为T1 i，第二延时单元的延时值为T1 i从集合 [0，T，2T，…，15T]中随机选取，T1 i的取值唯一，T表示单个时钟；
轮变换单元的输入数据分为16个8位数据包，分别输入所述16个支路，第i个支路对输入的数据包先进行T1 i个时钟的延时后送入S盒电路实现字节替换，字节替换的结果再经过个时钟的延时后输出；16个支路的输出结果合并为128位数据，作为本轮轮变换中字节替换的结果并送入本轮轮变换单元中的行位移单元；
行位移单元、列混合单元分别对输入的数据进行行位移操作、列混合操作；密钥加单元将输入的数据与轮密钥进行异或后输出；第十轮轮变换单元的输出结果即为所述加密电路的加密结果。
图中所示的并行S盒结构中，S盒的输入添加了随机延时单元Delay1，延时值的范围在0～15个时钟之间(假设为T1)，且每个S盒的延时不重复，为了保证S盒功能的正确性，需要在S盒的输出也添加一定的延时单元Delay2，Delay2的延时取值为15-T1，例如第一个S盒输入延时为4个时钟，那么其输出延时为11个时钟，该方案保证了S盒的总体延时为15个时钟，但是每个S盒输入或者输出的延时又具有随机性。
延时的实现机制为随机数加计数器counter1和counter2。每一次加密开始，128位加密数据被拆分为16个8位数据包，分别送至第i(其中1≤i＜16)个延时单元Delay1。同时电路随机产生16个随机数也就是(其中1≤i≤16)，T1 i的取值范围为0～15个时钟且相互不重复，再根据15-T1 i(体现在电路上即为将T1 i通过异或器与十六进制数0xF 异或，得到异或结果)产生16个随机数作为将随机数依次载入各个计数器中。当第i支路的8位数据输入时，counter1 i加载第一寄存器中的延时值并开始计数，当计数达到T1 i时，将输入的8位数据送入所在支路的S盒电路进行字节替换，字节替换结果输入时，加载第二寄存器中的延时值并开始计数，当计数达到时，将本支路字节替换的结果输出。16个支路的字节替换结果再合并为128位数据，进行行移位以及列混合变换。
为了提高加密运算速度，十轮轮变换采用流水线电路结构，现有的流水线结构如图 3所示，包括外部流水线结构和内部子流水线结构。本发明采用轮间流水线和轮内流水线相结合的电路结构，如图7所示，具体为：每轮划分六级流水线，其中划分轮内流水线时复合域S盒共划分五级流水线，如图8所示。行移位、列混合以及密钥加划分为一级流水线。轮间一级流水线，十轮轮变换一共形成七十级流水线。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，其特征在于，加密电路的明文和密钥均为128位，所述加密电路包括：
十轮轮变换单元和密钥扩展单元；前一轮轮变换单元的输出数据作为后一轮轮变换单元的输入数据，第一轮轮变换单元的输入数据为明文和初始密钥异或后的加密数据；每一轮轮变换单元的输入数据同时输入密钥扩展单元进行密钥扩展，得到当前轮的轮密钥并输入本轮轮变换单元中的密钥加单元；
第一至第九轮轮变换单元结构相同，均包括依次连接的字节替换单元、行位移单元、列混合单元和密钥加单元；而第十轮轮变换单元包括依次连接的字节替换单元、行位移单元和密钥加单元；
其中，字节替换单元通过S盒电路实现字节替换功能，字节替换单元包括16个并联的支路，每个支路包括依次串联的第一延时单元、S盒电路和第二延时单元；定义第i个支路中的第一延时单元的延时值为T1 i，第二延时单元的延时值为T1 i从集合[0，T，2T，…，15T]中随机选取，T1 i的取值唯一，T表示单个时钟；
轮变换单元的输入数据分为16个8位数据包，分别输入所述16个支路，第i个支路对输入的数据包先进行T1 i个时钟的延时后送入S盒电路实现字节替换，字节替换的结果再经过个时钟的延时后输出；16个支路的输出结果合并为128位数据，作为本轮轮变换中字节替换的结果并送入本轮轮变换单元中的行位移单元；
行位移单元、列混合单元分别对输入的数据进行行位移操作、列混合操作；密钥加单元将输入的数据与轮密钥进行异或后输出；第十轮轮变换单元的输出结果即为所述加密电路的加密结果。
2.根据权利要求1所述的基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，其特征在于，所述十轮轮变换单元中，相邻两个轮变换单元间插入有寄存器，形成轮间流水线结构。
3.根据权利要求1所述的基于随机延时S盒的可防御碰撞攻击的高速AES加密电路，其特征在于，所述字节替换单元还包括第一寄存器、第二寄存器、异或器、16个第一计数器、16个第二计数器；第i个第一计数器counter1 i的输出端与第i支路的S盒电路输入端相连，第i个第二计数器的输入端与第i支路的S盒电路输出端相连，counter1 i和分别用于实现第i支路中第一延时单元和第二延时单元的延时功能；第一寄存器内存储有预先写入的16个不同的延时值，即T1 0～T1 16；第一寄存器内的16个延时值分别通过异或器与十六进制数0xF异或，异或的结果存入第二寄存器，作为16个第二计数器的延时值，即
当第i支路的8位数据输入时，counter1 i加载第一寄存器中的延时值T1 i并开始计数，当计数达到T1 i时，将输入的8位数据送入所在支路的S盒电路进行字节替换，字节替换结果输入时，加载第二寄存器中的延时值并开始计数，当计数达到时，将本支路字节替换的结果输出。
CN201811018872.5A 2018-08-31 2018-08-31 基于随机延时s盒的可防御碰撞攻击的高速aes加密电路 Active CN109347621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811018872.5A CN109347621B (zh) 2018-08-31 2018-08-31 基于随机延时s盒的可防御碰撞攻击的高速aes加密电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811018872.5A CN109347621B (zh) 2018-08-31 2018-08-31 基于随机延时s盒的可防御碰撞攻击的高速aes加密电路

Publications (2)

Publication Number Publication Date
CN109347621A true CN109347621A (zh) 2019-02-15
CN109347621B CN109347621B (zh) 2020-11-06

Family

ID=65294014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811018872.5A Active CN109347621B (zh) 2018-08-31 2018-08-31 基于随机延时s盒的可防御碰撞攻击的高速aes加密电路

Country Status (1)

Country Link
CN (1) CN109347621B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054887A (zh) * 2020-08-31 2020-12-08 深圳技术大学 一种功耗碰撞攻击方法及装置
CN112367342A (zh) * 2020-12-04 2021-02-12 国网江苏省电力有限公司南京供电分公司 一种分布式光伏运维数据的加密传输方法及系统
CN113271201A (zh) * 2021-05-27 2021-08-17 国网江苏省电力有限公司南京供电分公司 一种动态的aes物理层数据加密方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101827107A (zh) * 2010-05-11 2010-09-08 南京大学 一种基于ieee802.1ae协议的gcm高速加解密器
CN103490877A (zh) * 2013-09-05 2014-01-01 北京航空航天大学 基于cuda的aria对称分组密码算法并行化方法
CN105871536A (zh) * 2016-06-14 2016-08-17 东南大学 一种基于随机延时的面向aes算法的抗功耗攻击方法
US20170288855A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Power side-channel attack resistant advanced encryption standard accelerator processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101827107A (zh) * 2010-05-11 2010-09-08 南京大学 一种基于ieee802.1ae协议的gcm高速加解密器
CN103490877A (zh) * 2013-09-05 2014-01-01 北京航空航天大学 基于cuda的aria对称分组密码算法并行化方法
US20170288855A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Power side-channel attack resistant advanced encryption standard accelerator processor
CN105871536A (zh) * 2016-06-14 2016-08-17 东南大学 一种基于随机延时的面向aes算法的抗功耗攻击方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王午银: "基于AES电路的旁路攻击及防御方法研究与实现", 《CNKI中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054887A (zh) * 2020-08-31 2020-12-08 深圳技术大学 一种功耗碰撞攻击方法及装置
CN112054887B (zh) * 2020-08-31 2024-02-20 深圳技术大学 一种功耗碰撞攻击方法及装置
CN112367342A (zh) * 2020-12-04 2021-02-12 国网江苏省电力有限公司南京供电分公司 一种分布式光伏运维数据的加密传输方法及系统
CN113271201A (zh) * 2021-05-27 2021-08-17 国网江苏省电力有限公司南京供电分公司 一种动态的aes物理层数据加密方法

Also Published As

Publication number Publication date
CN109347621B (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
CN103227717B (zh) 选择轮密钥异或输入进行sm4密码算法侧信道能量分析的方法
CN103138917B (zh) 以s盒输入为基础的汉明距离模型进行sm4密码算法侧信道能量分析方法
CN105933108B (zh) 一种对sm4算法实现破解的方法
CN103067155A (zh) 一种防止基于功耗分析的des算法攻击的方法及测试电路
CN102124695B (zh) 用于生成基于密码的消息认证码的方法
CN104734845B (zh) 基于全加密算法伪操作的旁路攻击防护方法
CN103634102B (zh) 一种侧信道攻击和故障攻击的防护方法
CN109347621A (zh) 基于随机延时s盒的可防御碰撞攻击的高速aes加密电路
CN105871536B (zh) 一种基于随机延时的面向aes算法的抗功耗攻击方法
CN103916236B (zh) 面向aes算法的抗功耗攻击方法及电路实现
CN104734842A (zh) 基于伪操作的电路旁路攻击抵御方法
CN107980212A (zh) 防dpa攻击的加密方法及计算机可读存储介质
CN107204841A (zh) 一种抵御差分功耗攻击的分组密码多s盒实现的方法
CN111224770B (zh) 一种基于门限技术的抗侧信道与故障攻击的综合防护方法
CN107483182B (zh) 一种基于乱序执行的面向aes算法的抗功耗攻击方法
Hu et al. An effective differential power attack method for advanced encryption standard
CN108650072B (zh) 一种支持多种对称密码算法的芯片的抗攻击电路实现方法
CN106452725A (zh) 一种基于寄存器掩码的面向aes算法的抗功耗攻击方法
Zhang et al. An efficient differential fault attack against SIMON key schedule
Shang et al. High-security asynchronous circuit implementation of AES
Zhang et al. A differential fault attack on security vehicle system applied SIMON block cipher
CN113660082B (zh) 一种基于fpga的抗cpa的sm4混沌遮掩方法
Soydan Analyzing the DPA leakage of the masked s-box via digital simulation and reducing the leakage by inserting delay cells
Ma et al. Improved differential fault analysis of SOSEMANUK
Han et al. Improved differential power analysis attacks on AES hardware implementations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant