CN109345999B - 栅极驱动器电路 - Google Patents
栅极驱动器电路 Download PDFInfo
- Publication number
- CN109345999B CN109345999B CN201811596599.4A CN201811596599A CN109345999B CN 109345999 B CN109345999 B CN 109345999B CN 201811596599 A CN201811596599 A CN 201811596599A CN 109345999 B CN109345999 B CN 109345999B
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- shift register
- coupled
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 40
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000033228 biological regulation Effects 0.000 claims description 7
- 230000006641 stabilisation Effects 0.000 description 56
- 238000011105 stabilization Methods 0.000 description 56
- 101150008262 STK24 gene Proteins 0.000 description 16
- 101150112794 Stk3 gene Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明提供一种栅极驱动器电路包括多级单级移位寄存器电路。各级移位寄存器电路包括一双向扫描控制单元、一扫描信号输出单元、一稳压单元以及一电压抬升单元。双向扫描控制单元用以接收一第一扫描控制信号及一第二扫描控制信号。扫描信号输出单元耦接至双向扫描控制单元，用以输出一扫描信号。稳压单元耦接至双向扫描控制单元及扫描信号输出单元，且依据一第一时钟脉冲信号及一第二时钟脉冲信号稳定扫描信号。电压抬升单元耦接至双向扫描控制单元及扫描信号输出单元，且依据一前二级移位寄存器电路的一第一参考电压及一前一级移位寄存器电路的一第二参考电压调整扫描信号。
Description
技术领域
本发明是有关于一种栅极驱动器电路，特别是关于一种用于显示装置的栅极驱动器电路。
背景技术
现有技术中，显示面板通常包括多条栅极线与多条数据线。此些栅极线与此些数据线以交错的方式设置。在每个栅极线与数据线相交的位置设有一个或多个像素。藉由以扫描信号控制耦接至栅极线上的晶体管的开关来选择是否要让数据线上的信号写入像素中，而达到显示的目的。
随着人们对显示装置解析度的要求越来越高，显示装置中的栅极线与数据线数量势必随之增加，而使得栅极线与栅极线之间的扫描时间缩短。扫描时间缩短将使得栅极驱动器电路输出到栅极线的扫描信号的上升时间(rising time)与下降(following time)显得更加重要。倘若上升时间/下降时间过长，会使得耦接至栅极线的晶体管来不及开启/关闭，使得像素无法被写入正确的数据，进而影响到显示装置的画面品质。
因此，如何缩短栅极驱动器电路输出的扫描信号的上升时间与下降时间，已然成为业界努力的目标之一。
发明内容
本发明的目的是提出一种栅级驱动电路，能够缩短所输出的扫描信号的上升时间与下降时间。
本发明实施例提供一种栅极驱动器电路，包括多级单级移位寄存器电路。各级移位寄存器电路包括一双向扫描控制单元、一扫描信号输出单元、一稳压单元以及一电压抬升单元。双向扫描控制单元用以接收一第一扫描控制信号及一第二扫描控制信号。扫描信号输出单元耦接至双向扫描控制单元，用以输出一扫描信号。稳压单元耦接至双向扫描控制单元及扫描信号输出单元。稳压单元依据一第一时钟脉冲信号及一第二时钟脉冲信号稳定扫描信号。电压抬升单元耦接至双向扫描控制单元及扫描信号输出单元，电压抬升单元依据一前二级移位寄存器电路的一第一参考电压及一前一级移位寄存器电路的一第二参考电压调整扫描信号。
依据本发明的实施例，栅极驱动器电路能够输出具有较短的上升时间与下降时间的扫描信号，使得在栅极线上的晶体管能够在扫描时间内正确地开启或关闭，进而让显示装置中的像素能够被正确地写入或不写入，达到提升显示装置的画面品质的效果。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1示出依据本发明一实施例的一种栅极驱动器电路的方块图；
图2示出依据本发明一实施例的栅极驱动器电路中的其中一级移位寄存器电路的方块图；
图3示出依据本发明一实施例的栅极驱动器电路中的其中一级移位寄存器电路的操作时序图；
图4示出依据本发明另一实施例的栅极驱动器电路中的其中一级移位寄存器电路的方块图；以及
图5示出依据本发明另一实施例的栅极驱动器电路中的其中一级移位寄存器电路的操作时序图。
其中，附图标记：
1：栅极驱动器电路
101～10K：移位寄存器电路
102：双向扫描控制单元
104：扫描信号输出单元
106：稳压单元
108：电压抬升单元
U2D：第一扫描控制信号
D2U：第二扫描控制信号
G[1]～G[K]：扫描信号
Vr1：第一参考电压
Vr2：第二参考电压
CK：第一时钟脉冲信号
XCK：第二时钟脉冲信号
M1：第一晶体管
M2：第二晶体管
Msc1：第一扫描控制晶体管
Msc2：第二扫描控制晶体管
Md1：驱动晶体管
Mst1：第一稳压晶体管
Mst2：第二稳压晶体管
Mst3：第四稳压晶体管
Mst4：第四稳压晶体管
C1：第一电容
Cd：驱动电容
Cst：稳压电容
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
请参照图1，图1示出依据本发明一实施例的栅极驱动器电路的方块图。栅极驱动器电路1包括多个单级移位寄存器电路10_1～10_K，其中K为移位寄存器电路的数量，K为一正整数。栅极驱动器电路1可设置于一显示装置(未示出)中。显示装置可包括多条栅极线(未示出)与多条数据线(未示出)，此些栅极线与此些数据线相互交错设置。栅极驱动器电路1可耦接至此些栅极线。进一步来说，栅极驱动器电路1的移位寄存器电路10_1～10_K分别耦接至其中一条栅极线，以提供扫描信号G[1]～G[K]给栅极线的晶体管(未示出)。
各级移位寄存器电路10_1～10_K包括一双向扫描控制单元102、一扫描信号输出单元104、一稳压单元106以及一电压抬升单元108。需要理解的是，由于各级移位寄存器电路10_1～10_K具有类似的电路结构，故下文仅以移位寄存器电路10_N作为代表性的示例进行说明。
双向扫描控制单元102用以接收一第一扫描控制信号U2D及一第二扫描控制信号D2U。例如，当第一扫描控制信号U2D为高电平，第二扫描控制信号D2U为低电平时，显示装置执行一第一方向的扫描；反之，当第一扫描控制信号U2D为低电平，第二扫描控制信号D2U为高电平时，显示装置执行一第二方向的扫描。一般来说，第一方向与第二方向是相反的，例如，第一方向为由上至下，第二方向为由下至上。
扫描信号输出单元104耦接至双向扫描控制单元102，用以输出扫描信号G[N]。扫描信号G[N]可输出至耦接至栅极线的晶体管，使得晶体管可受控于扫描信号G[N]开启或关闭。
稳压单元106耦接至双向扫描控制单元102及扫描信号输出单元104，且依据一第一时钟脉冲信号及一第二时钟脉冲信号稳定扫描信号G[N]。第一时钟脉冲信号与第二时钟脉冲信号不相同。在本实施例中，第一时钟脉冲信号与第二时钟脉冲信号实质上反向。例如当第一时钟脉冲信号为高电平时，第二时钟脉冲信号为低电平；反之，当第一时钟脉冲信号为低电平时，第二时钟脉冲信号为高电平。然而，考虑到实际电路的需求，第一时钟脉冲信号与第二时钟脉冲信号并不受限于上述限制。
电压抬升单元108耦接至双向扫描控制单元102及扫描信号输出单元104，且依据一前二级移位寄存器电路10_N-2的一第一参考电压Vr1及一前一级移位寄存器电路10_N-1的一第二参考电压Vr2调整扫描信号G[N]。
关于移位寄存器电路10_1～10_K的详细结构，将在下文进一步说明。
请参照图2，图2示出依据本发明一实施例的栅极驱动器电路中的其中一级移位寄存器电路的方块图。由于各级移位寄存器电路10_1～10_K具有类似的电路结构，本实施例以移位寄存器电路10_N为代表性的示例进行说明。
双向扫描控制单元102包括一第一扫描控制晶体管Mscl以及一第二扫描晶体管Msc2。
第一扫描控制晶体管Msc1耦接至扫描信号输出单元104、电压抬升单元108及稳压单元106。第一扫描控制晶体管可用以接收第一扫描控制信号U2D，并依据第一扫描控制信号U2D及前二级移位寄存器电路10_N-2输出的扫描信号G[N+2]开启或关闭。
第二扫描控制晶体管Msc2耦接至扫描信号输出单元104、电压抬升单元108、稳压单元106及第一扫描控制晶体管Msc1。第二扫描控制晶体管Mst2可用以接收第二扫描控制信号D2U，并依据第二扫描控制信号D2U及一后二移位寄存器电路10_N+2输出的扫描信号G[N+2]开启或关闭。
扫描信号输出单元104包括一驱动晶体管Md1以及一驱动电容Cd。驱动晶体管Md1的一栅极耦接至电压抬升单元108。驱动晶体管Md1除栅极以外的一端接收第一时钟脉冲信号CK。驱动晶体管Md1除栅极以外的另一端用以输出扫描信号G[N]。驱动电容Cd的一端耦接至驱动晶体管Md1的栅极及电压抬升单元108。驱动电容Cd的另一端耦接至驱动晶体管Md1且用以输出扫描信号G[N]。
稳压单元106包括一第一稳压晶体管Mst1、一第二稳压晶体管Mst2、一第三稳压晶体管Mst3、一第四稳压晶体管Mst4以及一稳压电容Cst。
第一稳压晶体管Mst1耦接至扫描信号输出单元104，并依据第二时钟脉冲信号XCK开启或关闭。第二稳压晶体管Mst2耦接至扫描信号输出单元104及第一稳压晶体管Mst1。第三稳压晶体管Mst3耦接至第一稳压晶体管Mst1、第二稳压晶体管Mst2及双向扫描控制单元102。第四稳压晶体管Mst4耦接至第一稳压晶体管Mst1、第二稳压晶体管Mst2、第三稳压晶体管Mst3及双向扫描控制单元102。稳压电容Cst的一端耦接至第一稳压晶体管Mst1、第二稳压晶体管Mst2、第三稳压晶体管Mst3及第四稳压晶体管Mst4。稳压电容Cst的另一端耦接至第一时钟脉冲信号CK。
电压抬升单元108包括一第一晶体管M1、一第二晶体管M2以及一第一电容C1。
第一晶体管M1依据第一参考电压Vr1及第二参考电压Vr2开启或关闭。在本实施例中，第一参考电压Vr1为前二级移位寄存器电路10_N-2输出的扫描信号G[N-2]，第二参考电压Vr2为前一级移位寄存器电路10_N-1输出的扫描信号G[N-1]。
第二晶体管M2耦接至第一晶体管M1。第二晶体管M2依据一后二级移位寄存器电路10_N+2输出的扫描信号G[N+2]以及一后一级移位寄存器电路10_N+1输出的扫描信号G[N+1]开启或关闭。
第一电容C1耦接至第一晶体管M1、第二晶体管M2、双向描控制单元102及扫描信号输出单元104。
在一实施例中，在执行第一方向的扫描的期间，主要藉由第一晶体管M1的开启或关闭来提升栅极电压Q[N]的电平，进而调整扫描信号G[N]；反之，在执行第二方向的扫描的期间，主要藉由第二晶体管M2的开启或关闭来提升栅极电压Q[N]的电平，进而调整扫描信号G[N]。
请参照图3，图3示出依据本发明一实施例的栅极驱动器电路中的其中一级移位寄存器电路的操作时序图。本实施例例如是图2所示的移位寄存器电路10_N于执行第一方向的扫描(即第一扫描信号U2D为高电平，第二扫描信号D2U为低电平)的期间的操作时序图。
在一第一阶段S1，前二级移位寄存器电路10_N-2的扫描信号G[N-2]为高电平，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为低电平，第一时钟脉冲信号CK为低电平，第二时钟脉冲信号XCK为高电平。CK1与XCK1为另一组时钟脉冲信号，分别与第一时钟脉冲信号CK及第二时钟脉冲信号XCK的相位相差90度，在本实施例中可用于控制移位寄存器电路10_N的前一级移位寄存器电路10_N-1及后一级移位寄存器电路10_N+1的操作时序。在一实施例中，一组时钟脉冲信号CK、XCK用以控制奇数级的移位寄存器电路10_1、10_3等，另一组时钟脉冲信号CK1、XCK1用以控制偶数级的移位寄存器电路10_2、10_4等。在另一实施例中，一组时钟脉冲信号CK、XCK用以控制偶数级的移位寄存器电路10_2、10_4等，另一组时钟脉冲信号CK1、XCK1用以控制奇数级的移位寄存器电路10_1、10_3等。第一扫描控制晶体管Msc1、第一晶体管M1、驱动晶体管Md1、第一稳压晶体管Mstl及第四稳压晶体管Mst4开启。第二扫描晶体管Msc2、第二晶体管M2、第二稳压晶体管Mst2及第三稳压晶体管Mst3关闭。驱动晶体管Md1的栅极电压Q[N]会藉由第一扫描信号U2D对第一电容C1及驱动电容Cd充电而由一初始电平V0抬升至一第一步阶电平V1。
在一第二阶段S2，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为高电平，第一时钟脉冲信号CK为低电平，第二时钟脉冲信号XCK由高电平降为低电平。第一晶体管M1、驱动晶体管Md1、第一稳压晶体管Mst1及第四稳压晶体管Mst4开启。第一扫描控制晶体管Msc1、第二扫描晶体管Msc2、第二晶体管M2、第二稳压晶体管Mst2及第三稳压晶体管Mst3关闭。驱动晶体管Md1的栅极电压Q[N]会藉由前一级移位寄存器电路10_N-1的扫描信号G[N-1]对第一电容C1充电而由第一步阶电平V1抬升至一第二步阶电平V2。而前二级移位寄存器电路10_N-2的扫描信号G[N-2]会在第二阶段S2期间由高电平降为低电平。
在一第三阶段S3，前二级移位寄存器电路10_N-2的扫描信号G[N-2]为低电平，前一级移位寄存器电路10_N-1的扫描信号G[N-1]由高电平降为低电平，第一时钟脉冲信号CK为高电平，第二时钟脉冲信号XCK为低电平。驱动晶体管Md1及第四稳压晶体管Mst4开启。第一扫描控制晶体管Msc1、第二扫描晶体管Msc2、第一晶体管M1、第二晶体管M2、第一稳压晶体管Mst1、第二稳压晶体管Mst2及第三稳压晶体管Mst3关闭。驱动晶体管Md1的栅极电压Q[N]会藉由第一时钟脉冲信号CK对驱动电容Cd充电而由第二步阶电平V2抬升至一第三步阶电平V3。移位寄存器电路10_N的扫描信号G[N]在第三阶段被输出。在经过第一阶段S1及第二阶段S2后，驱动晶体管Md1的栅极电压(波形)在第三阶段S3中会被抬升至更高的电压(第三步阶电平V3)，以调整扫描信号G[N]的波形，使得扫描信号G[N]的波形的上升时间与下降时间得以缩短。
在一第四阶段S4，前二级移位寄存器电路10_N-2的扫描信号G[N-2]为低电平，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为低电平，第一时钟脉冲信号CK为低电平，第二时钟脉冲信号XCK为低电平。驱动晶体管Md1及第四稳压晶体管Mst4开启。第一扫描控制晶体管Msc1、第二扫描晶体管Msc2、第一晶体管M1、第二晶体管M2、第一稳压晶体管Mst1、第二稳压晶体管Mst2及第三稳压晶体管Mst3关闭。驱动晶体管Md1的栅极电压Q[N]会因第一时钟脉冲信号CK降为低电平而被由第三步阶电平V3下拉至一第四步阶电平V4。
在一第五阶段S5，后二级移位寄存器电路10_N+2的扫描信号G[N+2]为高电平，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为低电平，第一时钟脉冲信号CK为低电平，第二时钟脉冲信号XCK由高电平降为低电平。第二扫描晶体管Msc2、第二晶体管M2及第一稳压晶体管Mst1开启。第一扫描控制晶体管Msc1、第一晶体管M1、驱动晶体管Md1、第二稳压晶体管Mst2、第三稳压晶体管Mst3及第四稳压晶体管Mst4关闭。藉由驱动电容Cd通过第一稳压晶体管Mst1放电，第一电容C1通过第二扫描晶体管Msc2放电，使得驱动晶体管Md1的栅极电压Q[N]由第四步阶电平V4下拉至初始电平V0。
在一第六阶段S6，前二级移位寄存器电路10_N-2的扫描信号G[N-2]为低电平，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为低电平。第二稳压晶体管Mst及第三稳压晶体管Mst3开启。第一扫描控制晶体管Msc1、第二扫描晶体管Msc2、第一晶体管M1、第二晶体管M2、驱动晶体管Md1、第一稳压晶体管Mst1及第四稳压晶体管Mst4关闭。驱动晶体管的栅极电压Q[N]会被耦合到低栅极电平Vgl(即本实施例中的低电平)，而维持在初始电平V0。
请参照图4，图4示出依据本发明另一实施例的栅极驱动器电路中的其中一级移位寄存器电路的方块图。图4所示的实施例类似于图2所示的实施例，差别在于电压抬升单元108。第一参考电压Vr1为前二级移位寄存器电路10_N-2的驱动晶体管Md1的栅极的电压Q[N-2]，第二参考电压Vr2为前一级移位寄存器电路10_N-1的扫描信号G[N-1]。图4所示的实施例的操作时序如图5所示。本实施例例如是于执行第一方向的扫描(即第一扫描信号U2D为高电平，第二扫描信号D2U为低电平)的期间的操作时序图。
在一第一阶段S1′，前二级移位寄存器电路10_N-2的晶体管Md1的栅极电压Q[N-2]为一第三步阶电平V3′，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为低电平，第一时钟脉冲信号CK为低电平，第二时钟脉冲信号XCK为高电平。CK1与XCK1为另一组时钟脉冲信号，分别与第一时钟脉冲信号CK及第二时钟脉冲信号XCK有一特定相位差(例如90度)，在本实施例中可用于控制移位寄存器电路10_N的前一级移位寄存器电路10_N-1及后一级移位寄存器电路10_N+1的操作时序。第一扫描控制晶体管Msc1、第一晶体管M1、驱动晶体管Md1、第一稳压晶体管Mst1及第四稳压晶体管Mst4开启。第二扫描晶体管Msc2、第二晶体管M2、第二稳压晶体管Mst2及第三稳压晶体管Mst3关闭。移位寄存器电路10_N驱动晶体管Md1的栅极电压Q[N]会藉由第一扫描信号U2D对第一电容C1及驱动电容Cd充电而由一初始电平V0′抬升至一第一步阶电平V1′。
在一第二阶段S2′，前二级移位寄存器电路10_N-2的晶体管Md1的栅极电压Q[N-2]为由一第四步阶电平V4′降为一第五步阶电平V5′，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为高电平，第一时钟脉冲信号CK为低电平，第二时钟脉冲信号XCK由高电平降为低电平。第一晶体管M1、驱动晶体管Md1、第一稳压晶体管Mst1及第四稳压晶体管Mst4开启。第一扫描控制晶体管Msc1、第二扫描晶体管Msc2、第二晶体管M2、第二稳压晶体管Mst2及第三稳压晶体管Mst3关闭。移位寄存器电路10_N的驱动晶体管Md1的栅极电压Q[N]会藉由前一级移位寄存器电路10_N-1的扫描信号G[N-1]对第一电容C1充电而由第一步阶电平V1′抬升至一第二步阶电平V2′。
在一第三阶段S3′，前二级移位寄存器电路10_N-2的晶体管Md1的栅极电压Q[N-2]为初始电平V0′，前一级移位寄存器电路10_N-1的扫描信号G[N-1]由高电平降为低电平，第一时钟脉冲信号CK为高电平，第二时钟脉冲信号XCK为低电平。驱动晶体管Md1及第四稳压晶体管Mst4开启。第一扫描控制晶体管Msc1。第二扫描晶体管Msc2、第一晶体管M1、第二晶体管M2、第一稳压晶体管Mst1、第二稳压晶体管Mst2及第三稳压晶体管Mst3关闭。驱动晶体管Md1的栅极电压Q[N]会藉由第一时钟脉冲信号CK对驱动电容Cd充电而由第二步阶电平V2′抬升至第三步阶电平V3′，再由第三步阶电平V3′抬升至第四步阶电平V4′。移位寄存器电路10_N的扫描信号G[N]在第三阶段被输出。在经过第一阶段S1′及第二阶段S2′后，移位寄存器电路10_N的驱动晶体管Md1的栅极电压(波形)在第三阶段S3′中会被抬升至更高的电压(第四步阶电平V4′)，以调整扫描信号G[N]的波形，使得扫描信号G[N]的波形的上升时间与下降时间得以缩短。
在一第四阶段S4′，前二级移位寄存器电路10_N-2的晶体管Md1的栅极电压Q[N-2]为初始电平V0′，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为低电平，第一时钟脉冲信号CK为低电平，第二时钟脉冲信号XCK为低电平。驱动晶体管Md1及第四稳压晶体管Mst4开启。第一扫描控制晶体管Msc1、第二扫描晶体管Msc2、第一晶体管M1、第二晶体管M2、第一稳压晶体管Mst1、第二稳压晶体管Mst2及第三稳压晶体管Mst3关闭。移位寄存器电路10_N的驱动晶体管Md1的栅极电压Q[N]会因第一时钟脉冲信号CK降为低电平而被由第四步阶电平V4′下拉至第五步阶电平V5′。
在一第五阶段S5′，前二级移位寄存器电路10_N-2的晶体管Md1的栅极电压Q[N-2]为初始电平V0′，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为低电平，后二级移位寄存器电路10_N+2的扫描信号G[N+2]为高电平，第一时钟脉冲信号CK为低电平，第二时钟脉冲信号XCK为高电平。第二扫描晶体管Msc2、第二晶体管M2及第一稳压晶体管Mst1开启。第一扫描控制晶体管Msc1、第一晶体管M1、驱动晶体管Md1、第二稳压晶体管Mst2、第三稳压晶体管Mst3及第四稳压晶体管Mst4关闭。藉由驱动电容Cd通过第一稳压晶体管Mst1放电，第一电容C1通过第二扫描晶体管Msc2放电，使得驱动晶体管Md1的栅极电压Q[N]由第五步阶电平V5′下拉至初始电平V0′。
在一第六阶段S6′，前二级移位寄存器电路10_N-2的晶体管Md1的栅极电压Q[N-2]为初始电平V0′，前一级移位寄存器电路10_N-1的扫描信号G[N-1]为低电平。第二稳压晶体管Mst及第三稳压晶体管Mst3开启。第一扫描控制晶体管Msc1、第二扫描晶体管Msc2、第一晶体管M1、第二晶体管M2、驱动晶体管Md1、第一稳压晶体管Mst1及第四稳压晶体管Mst4关闭。驱动晶体管的栅极电压Q[N]会被耦合到低栅极电平Vgl(即本实施例中的低电平)，而维持在初始电平V0′。
以上各实施例所述的高电平可等于一高栅极电平Vgh，而低电平可等于一低栅极电平Vgl，且高栅极电平Vgh高于低栅极电平Vgl。本领域技术人员可轻易地理解，高栅极电平Vgh、低栅极电平Vgl、初始电平V0、V0′、第一步阶电平V1、V1′、第二步阶电平V2、V2′、第三步阶电平V3、V3′、第四步阶电平V4、V4′以及第五步阶电平V5、V5′可依据实际电路需求而进行设计。
依据本发明的实施例，栅极驱动器电路1能够藉由将驱动晶体管Md1的栅极电压抬升至较高的电压电平，以调整扫描信号G[1]～G[K]的电压波形，而得以输出具有较短的上升时间与下降时间的扫描信号G[1]～G[K]，使得在栅极线上的晶体管能够在扫描时间内正确地开启或关闭，进而让显示装置中的像素能够被正确地写入或不写入，达到提升显示装置的画面品质的效果。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (4)
1.一种栅极驱动器电路，其特征在于，包括：
复数级单级移位寄存器电路，各级该移位寄存器电路包括：
一双向扫描控制单元，用以接收一第一扫描控制信号及一第二扫描控制信号；
一扫描信号输出单元，耦接至该双向扫描控制单元，该扫描信号输出单元用以输出一扫描信号；
一稳压单元，耦接至该双向扫描控制单元及该扫描信号输出单元，该稳压单元依据一第一时钟脉冲信号及一第二时钟脉冲信号稳定该扫描信号；以及
一电压抬升单元，耦接至该双向扫描控制单元及该扫描信号输出单元，该电压抬升单元依据一前二级移位寄存器电路的一第一参考电压及一前一级移位寄存器电路的一第二参考电压调整该扫描信号；
其中，该扫描信号输出单元进一步包括：
一驱动晶体管，该驱动晶体管的一栅极耦接至该电压抬升单元；
一驱动电容，该驱动电容的一端耦接至该驱动晶体管的该栅极及该电压抬升单元，该驱动电容的另一端耦接至该驱动晶体管且用以输出该扫描信号，
其中该第一参考电压为该前二级移位寄存器电路的该驱动晶体管的该栅极的电压，该第二参考电压为该前一级移位寄存器电路的该扫描信号；
各该驱动晶体管的该栅极的电压波形包括一第一阶段、一第二阶段及一第三阶段，于该第一阶段，各该驱动晶体管的该栅极的电压波形由一初始电平抬升至一第一步阶电平，该第一参考电压为一第三步阶电平，该第二参考电压为低电平；于该第二阶段，各该驱动晶体管的该栅极的电压波形由该第一步阶电平抬升至一第二步阶电平，该第一参考电压由一第四步阶电平转为一第五步阶电平，该第二参考电压为高电平；于该第三阶段，各该驱动晶体管的该栅极的电压波形由该第二步阶电平抬升至该第三步阶电平，再由该第三步阶电平抬升至该第四步阶电平，该第一参考电压为该初始电平，该第二参考电压由高电平转为低电平，且该第一时钟脉冲信号为高电平。
2.如权利要求1所述的栅极驱动器电路，其特征在于，其中各该电压抬升单元包括：
一第一晶体管，依据该第一参考电压及该第二参考电压开启或关闭；
一第二晶体管，耦接至该第一晶体管，该第二晶体管依据一后二级移位寄存器电路输出的该扫描信号开启或关闭；以及
一第一电容，耦接至该第一晶体管、该第二晶体管、该双向扫描控制单元及该扫描信号输出单元。
3.如权利要求1所述的栅极驱动器电路，其特征在于，其中各该稳压单元包括：
一第一稳压晶体管，耦接至该扫描信号输出单元，并依据该第二时钟脉冲信号开启或关闭；
一第二稳压晶体管，耦接至该扫描信号输出单元及该第一稳压晶体管；
一第三稳压晶体管，耦接至该第一稳压晶体管、该第二稳压晶体管及该双向扫描控制单元；
一第四稳压晶体管，耦接至该第一稳压晶体管、该第二稳压晶体管、该第三稳压晶体管及该双向扫描控制单元；以及
一稳压电容，该稳压电容的一端耦接至该第一稳压晶体管、该第二稳压晶体管、该第三稳压晶体管及该第四稳压晶体管，该稳压电容的另一端耦接至该第一时钟脉冲信号。
4.如权利要求1所述的栅极驱动器电路，其特征在于，其中各该双向扫描控制单元包括：
一第一扫描控制晶体管，耦接至该扫描信号输出单元、该电压抬升单元及该稳压单元，该第一扫描控制晶体管依据该第一扫描控制信号及该前二级移位寄存器电路输出的该扫描信号开启或关闭；以及
一第二扫描控制晶体管，耦接至该扫描信号输出单元、该电压抬升单元、该稳压单元及该第一扫描控制晶体管，该第二扫描控制晶体管依据该第二扫描控制信号及一后二级移位寄存器电路输出的该扫描信号开启或关闭。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107118139A TWI668682B (zh) | 2018-05-28 | 2018-05-28 | 閘極驅動器電路 |
| TW107118139 | 2018-05-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109345999A CN109345999A (zh) | 2019-02-15 |
| CN109345999B true CN109345999B (zh) | 2021-08-27 |
Family
ID=65297251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811596599.4A Active CN109345999B (zh) | 2018-05-28 | 2018-12-25 | 栅极驱动器电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109345999B (zh) |
| TW (1) | TWI668682B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110322828B (zh) * | 2019-08-23 | 2023-03-10 | 信利（惠州）智能显示有限公司 | 像素驱动电路及其驱动方法、以及显示装置 |
| CN112967691B (zh) * | 2021-02-04 | 2022-10-18 | 业成科技（成都）有限公司 | 闸极驱动电路、闸极驱动装置与拼接式显示器 |
| TWI776682B (zh) * | 2021-09-17 | 2022-09-01 | 友達光電股份有限公司 | 閘極驅動電路 |
| TWI783711B (zh) * | 2021-10-05 | 2022-11-11 | 友達光電股份有限公司 | 閘極驅動裝置及其驅動方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4912186B2 (ja) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
| TWI426521B (zh) * | 2009-07-31 | 2014-02-11 | Wintek Corp | 雙向移位暫存器 |
| TWI509592B (zh) * | 2013-07-05 | 2015-11-21 | Au Optronics Corp | 閘極驅動電路 |
| TWI537914B (zh) * | 2014-10-22 | 2016-06-11 | 友達光電股份有限公司 | 顯示面板、閘極驅動器與控制方法 |
| TWI607450B (zh) * | 2016-12-30 | 2017-12-01 | 友達光電股份有限公司 | 移位暫存器與採用其之閘極驅動電路 |
| TWI611413B (zh) * | 2016-12-30 | 2018-01-11 | 友達光電股份有限公司 | 移位暫存器電路 |
| TWI622036B (zh) * | 2017-06-27 | 2018-04-21 | 友達光電股份有限公司 | 閘極驅動電路及其驅動方法 |
| TWI614757B (zh) * | 2017-07-06 | 2018-02-11 | 友達光電股份有限公司 | 移位暫存器 |
-
2018
- 2018-05-28 TW TW107118139A patent/TWI668682B/zh active
- 2018-12-25 CN CN201811596599.4A patent/CN109345999B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109345999A (zh) | 2019-02-15 |
| TWI668682B (zh) | 2019-08-11 |
| TW202004713A (zh) | 2020-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109345999B (zh) | 栅极驱动器电路 | |
| US9105225B2 (en) | Display device with modulated gate-on gate-off voltages and driving method thereof | |
| TWI407443B (zh) | 移位暫存器 | |
| KR101375863B1 (ko) | 표시장치 및 이의 구동방법 | |
| EP3226235A1 (en) | Display apparatus | |
| CN107767806B (zh) | 双向移位寄存器及具有双向移位寄存器的显示驱动系统 | |
| US9001089B2 (en) | Data driving apparatus and method for liquid crystal display device | |
| US20110310080A1 (en) | Drive circuit, drive method, and display device | |
| US8102352B2 (en) | Liquid crystal display device and data driving circuit thereof | |
| US20040239602A1 (en) | Method and apparatus for driving liquid crystal display device | |
| CN106257580B (zh) | 显示设备和驱动该显示设备的方法 | |
| US20120188224A1 (en) | Data processing method, data driving circuit performing the same and display apparatus having the data driving circuit | |
| US9024859B2 (en) | Data driver configured to up-scale an image in response to received control signal and display device having the same | |
| US8624819B2 (en) | Driving circuit of liquid crystal display | |
| JP4514695B2 (ja) | 液晶表示装置の駆動装置及び駆動方法 | |
| KR101409514B1 (ko) | 액정표시장치와 그의 구동방법 | |
| KR20080033565A (ko) | 게이트 구동회로 및 이를 갖는 표시 장치 | |
| US10078993B2 (en) | Gate driver on array substrate and liquid crystal display adopting the same | |
| US20110102415A1 (en) | Display apparatus | |
| US7719509B2 (en) | Driver for liquid crystal display | |
| CN109509423B (zh) | 栅极驱动电路 | |
| KR101584998B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
| KR102447544B1 (ko) | 충전율 보상 기능을 갖는 표시 장치 | |
| US20050046647A1 (en) | Method of driving data lines, apparatus for driving data lines and display device having the same | |
| KR100333969B1 (ko) | 멀티 타이밍 컨트롤러를 가지는 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |