CN109311661A - 用于晶片的共晶键合的方法和晶片复合体 - Google Patents
用于晶片的共晶键合的方法和晶片复合体 Download PDFInfo
- Publication number
- CN109311661A CN109311661A CN201780035676.6A CN201780035676A CN109311661A CN 109311661 A CN109311661 A CN 109311661A CN 201780035676 A CN201780035676 A CN 201780035676A CN 109311661 A CN109311661 A CN 109311661A
- Authority
- CN
- China
- Prior art keywords
- chip
- temperature
- eutectic
- bonded layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/035—Soldering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/05—Aligning components to be assembled
- B81C2203/052—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus
- B81C2203/054—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus using structural alignment aids, e.g. spacers, interposers, male/female parts, rods or balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Die Bonding (AREA)
Abstract
本发明涉及一种用于晶片的共晶键合的方法,所述方法具有以下步骤:(a)提供具有第一键合层(310)的第一晶片(10)和具有第二键合层(320)以及间距保持件(400)的第二晶片(20);(b)将所述第一晶片(10)叠置在所述第二晶片(20)上,其中,所述间距保持件(400)贴靠在所述第一键合层(310)上;(c)将所述第一晶片(10)和所述第二晶片(20)相对彼此挤压直至所述第一键合层(310)贴靠在所述第二键合层(320)上,其中,所述间距保持件(400)挤入到所述第一键合层(310)中;(d)通过至少由所述第一键合层(310)的部分和所述第二键合层(320)的部分形成共晶合金使所述第一晶片(10)与所述第二晶片(20)共晶键合。本发明也涉及一种共晶键合的晶片复合体和具有这种共晶键合的晶片复合体的微机械装置。
Description
技术领域
本发明涉及一种用于晶片的共晶键合的方法。
背景技术
在MEMS惯性传感器中的结构通常由两个晶片的复合体组成。在此,在通常的方案中使用传感器晶片和罩晶片。传感器晶片包含敏感的可运动结构并且罩晶片用于该传感器晶片的保护。借助于晶片键合实现接合,例如以密封玻璃键合或共晶键合(例如硅/金或铝/锗)的形式。这产生密封连接,该密封连接能够实现在由传感器晶片和罩晶片包围的空腔中的有针对性的内部气氛的调节,该空腔包含传感器芯。
键合过程在特别为此设置的器具中进行。首先将两个晶片在分开的校准单元中相对彼此校准。这两个晶片固定在所谓的键合工具中,该键合工具随后也被置入到键合器中并且在过程结束后才又从晶片复合体脱开。通常地,晶片表面在工具中已经彼此接触。
在共晶键合本身的过程中基本上存在下列调节参量:
温度
在已校准的晶片装载到键合器中之后,经历限定的温度斜坡。通常使两个晶片在共晶点下方首先达到均匀的温度(前期阶段),然后升高温度;经过共晶点(主要阶段)。在最后的步骤中使晶片复合体冷却。
气压
在调节所期望的内部气氛(例如用于转速传感器的真空)之前,实施冲洗循环。由此冲掉或抽出例如键合室的污物或其他不期望物质的残余。
压紧力
除了温度之外,压紧力用于键合的真正的接合作用机理。在键合时的压紧力可以达到100kN。当达到相应的起始温度并且确保所期望的内部气氛时才施加所述力。
以该方式实现好的键合结果。对于好的键合连接的标准是最小的气体析出或者说放气,可重复实现的键合连接(例如在显微图像和稳定性方面)和密封性(对于转速传感器和加速度传感器是特别重要的)。要注意的是,在前期阶段中温度肯定位于共晶点下方。
在现有技术中的共晶键合的构型中也使用间距保持件工具(称为旗,Flags),所述间距保持件工具位于两个晶片之间并且在键合过程中在前期阶段期间被抽出。然而所述间距保持件工具具有以下缺点:在将其抽出时可能产生在晶片之间的附加的错位,即后来的失调。
在现有技术中的上述键合方法还具有以下缺点:在前期阶段中存在明显的温度限制。此外,从一开始出现以下事实,即两个晶片表面和由此两个键合配对件已经接触,这对跨越晶片的气体交换产生负面作用并且可能对均匀的表面变化产生负面作用(例如水或其他吸附物的排出)。
发明内容
本发明涉及一种用于晶片的共晶键合的方法,具有以下步骤:
(a)提供具有第一键合层的第一晶片和具有第二键合层并且具有间距保持件的第二晶片。
(b)将第一晶片叠置到第二晶片上,其中,间距保持件在第一温度的情况下贴靠在第一键合层上。
(c)将第一晶片和第二晶片以压紧力相对彼此挤压直至第一键合层贴靠在第二键合层上,其中,间距保持件挤入到第一键合层中。
(d)通过至少由第一键合层的部分和第二键合层的部分形成共晶体并且因此形成晶片复合体来使第一晶片与第二晶片共晶键合。
根据本发明的方法的有利构型设置为,在步骤(b)之后并且在步骤(c)之前,在步骤(e)中对第一晶片和第二晶片在温度靠近共晶温度的情况下进行温度处理。
在此,特别有利地,在步骤(e)中对第一晶片和第二晶片在靠近共晶温度的第四温度的情况下进行温度处理,并且随后将第一晶片和第二晶片冷却到第五温度,该第五温度低于第四温度但高于第一温度。
在另外的构型中,特别有利地,在步骤(e)中对第一晶片和第二晶片在靠近共晶温度的第七温度的情况下进行温度处理并且直至步骤(d)保持在第七温度上。
根据本发明的方法的有利构型设置为,在步骤(a)中提供具有第一键合层的第一晶片,其中,第一键合层布置在键合区域和支撑区域中,在步骤(a)中提供具有第二键合层的第二晶片,其中,第二键合层布置在键合区域和支撑区域中,其中,间距保持件布置在支撑区域中,在步骤(c)中使第一晶片和第二晶片彼此叠置,直至第一键合层既在键合区域中也在支撑区域中贴靠在第二键合层上,并且,在步骤(d)中既在键合区域中也在支撑区域中形成共晶体并且间距保持件尤其沉入到共晶体中。
根据本发明的方法的有利构型设置为,在步骤(a)中提供具有第一键合层的第一晶片,其中,第一键合层布置在键合区域和支撑区域中,在步骤(a)中提供具有第二键合层的第二晶片,其中,第二键合层布置在键合区域中,其中,间距保持件布置在支撑区域中,在步骤(c)中使第一晶片和第二晶片彼此叠置,直至第一键合层在键合区域中贴靠在第二键合层上,在步骤(d)中在键合区域中形成共晶体并且间距保持件尤其压入到第一键合层中。
本发明也涉及具有第一晶片和第二晶片的共晶键合的晶片复合体,所述第一晶片和第二晶片借助于共晶体相互连接,其特征在于,在第一晶片和第二晶片之间布置有间距保持件。
根据本发明的共晶键合的晶片复合体的有利构型设置为,间距保持件布置在共晶体旁边或者由共晶体至少部分地直接围绕。
根据本发明的共晶键合的晶片复合体的有利构型设置为,在第一晶片上布置有第一键合层并且间距保持件压入到第一键合层中。
根据本发明的共晶键合的晶片复合体的有利构型设置为,间距保持件具有比第一键合层更大的厚度。
本发明也涉及一种具有如上所述的共晶键合的晶片复合体的微机械装置。
根据本发明的借助内部的间距保持件的键合相对于借助之后被抽出的间距保持件工具(“旗”)的共晶键合的优点在于:
有利地消除在抽出间距保持件工具的情况下第一晶片和第二晶片之后相对彼此失调的危险。也有利的是,内部的间距保持件比现有技术中的间距保持件工具相对于第一晶片和第二晶片的晶片弯曲差别更宽容。
根据本发明的借助内部的间距保持件的、具有温度处理的键合相对于现有技术中的没有间距保持件的共晶键合优点在于:
借助于本发明消除在现有技术中的温度限制,即在前期阶段中的温度必须相对远地低于共晶点,并且还提高通向晶片表面的可接触性。由此可以在键合前更好地清洁表面。由此减少在完成的装置中之后的气体析出或放气,即例如可以实现转速传感器的更高品质或者能够实现准确限定的内部气氛的调节,该内部气氛又导致较低的品质变动。一般而言减少污物并且避免或强烈减少可以由可能的污染所引起的不希望的效应。
有利地,使用尤其由结构化的氧化物层组成的间距保持件,该间距保持件形成相对于传感器晶片的第一键合层的铝的贴靠面。第二键合层的位于罩上的锗沉积为较薄的层,从而形成在两种键合材料铝和锗之间的间距。间距保持件类似于不必被抽出的旗地起作用。在接下来的键合过程中,在施加压紧力的情况下将间距保持件压入到铝中并且将铝挤出,从而在铝和锗接触的情况下在相应的温度中产生如上的共晶体。只要键合材料保持有距离,在已校准的状态中温度甚至能够高于共晶点。
附图说明
图1A–1E示出现有技术中的用于晶片的共晶键合的方法和晶片复合体。
图2A–2F示出根据本发明的用于晶片的共晶键合的方法的第一实施例。
图3A–3C通过对比示出在现有技术中和在根据本发明的方法中的共晶键合的温度曲线。
图4A–4C示出根据本发明的用于晶片的共晶键合的方法的第二实施例。
具体实施方式
图1A-1E和2A和2B示出在现有技术中的用于晶片的共晶键合的方法和晶片复合体。
图1A示意性示出第一晶片10和第二晶片20的提供。在此,第一晶片10在键合区域100中具有由第一材料311构成的第一键合层310。第二晶片20在键合区域100中具有由第二材料322构成的第二键合层320。在此,第一材料311和第二材料322如此选择,使得所述第一材料和第二材料可以相互形成共晶合金。在此,第一材料311例如可以是铝。那么第二材料322例如是锗。
图1B示意性示出在第一步骤中的第一晶片10和第二晶片20相对彼此的布置。第一晶片10和第二晶片20在分开的校准单元中相对彼此校准并且以固定状态(例如夹在键合工具中)置入到键合器中。通常地,晶片表面在键合工具中已经彼此接触。
图1C示意性示出在第二步骤中的所述键合的前期阶段。在已校准的晶片被装载到键合器中之后,经历限定的温度斜坡。通常地,所述两个晶片在共晶点下方首先达到均匀的温度(前期阶段)。然后经历平台前部(Vorplateau),其中,能够通过粗糙度决定的间隙实现在晶片上方的气体交换。在此,不进行高于共晶点的温度处理。
图1D示意性示出在第三步骤中的所述键合的主要阶段、即真正的共晶键合过程。在此,施加压紧力并且温度升高超过共晶点。
图1E示意性示出在第四步骤中的所述键合的结束阶段。在这里进行已键合的晶片的冷却和随后的取出。
图2A-2F示出根据本发明的用于晶片的共晶键合的方法的第一实施例。
图2A示意性示出在根据本发明的方法的第一实施例中的第一晶片10和第二晶片20的提供。在此,第一晶片10在键合区域100中具有由第一键合材料311构成的第一键合层310。第二晶片20在键合区域100中具有由第二键合材料322构成的第二键合层320。在这里第一键合材料311例如是铝。那么第二键合材料322例如是锗。与上述现有技术不同地,第一晶片10和第二晶片20分别具有支撑区域200。第一晶片10在支撑区域200中同样具有由铝构成的第一键合层310。第二晶片20在支撑区域200中具有由锗构成的第二键合层320以及间距保持件400。
在此,间距保持件400实施为在第二晶片20上沉积或产生的、例如由氧化物构成的层。在当前示例中,间距保持件400由热氧化物在第二晶片20(这里是硅晶片)上产生。在此,间距保持件400具有比第二键合层320更大的层厚度。
第一晶片10(这里同样是硅晶片)例如包括在MEMS结构释放之后的微机械传感器。第二晶片20例如是用于微机械传感器的罩。
图2B示意性示出在根据本发明的方法的第一步骤中的第一晶片10和第二晶片20相对彼此的布置。第一晶片10和第二晶片20在分开的校准单元相对彼此校准并且以固定状态(例如夹在键合工具中)置入到键合器中。在此,第二晶片20在支撑区域200中通过间距保持件400贴靠在第一晶片10的第一键合层310上。
图2C示意性示出在根据本发明的方法的第二步骤中的所述键合的前期阶段。在键合器中,在前期阶段中在不施加压紧力的情况下对相对彼此已校准的晶片10和20进行温度处理。通过间距保持件400确保的在晶片表面之间的间距改善了气体交换、解吸效应或吸附效应。靠近或高于共晶点的调制温度是可能的。
图2D示意性示出在根据本发明的方法的第一实施例中的第三步骤中的压紧力的施加。在温度处理之后进行真正的键合过程。在此,根据本发明,两个过程变型方案a和b是可能的。
变型方案a:
首先在不超过共晶点的情况下,在温度T5时提高压紧力500。在此,间距保持件400挤到第一键合层310的铝中。铝在所述温度(>>300℃)的情况下具有非常高的延展性。对于共晶键合而言的其他合适的延展性材料例如是金和锡。间距保持件400应该总是相对于较软的键合材料布置。间距保持件400可以位于第一晶片10或第二晶片20上。相应地,可以更换较软的键合材料的位置。
变型方案b:
在靠近或高于共晶点的温度范围中的温度T7的情况下施加压紧力500。由此在铝和锗接触时立即形成熔体并且直接过渡至接下来的第四步骤。
图2E示意性示出在根据本发明的方法的第一实施例中的第四步骤中的超过共晶点的温度升高和由此所述键合的主要阶段。
在施加将第一晶片10和第二晶片20相对彼此挤压的压紧力500时使温度超过共晶点。一旦铝和锗接触,形成熔体、即共晶体350。键合连接的构造如在现有技术中已知的那样进行。在此,在这里所描述的根据本发明的方法的第一实施例中,间距保持件400相应地由共晶合金350的材料围绕。可能出现的应力减小。
图2F示意性示出在根据本发明的方法的第五步骤中的所述键合的结束阶段。在第五和最后步骤中进行晶片复合体的冷却。然后晶片堆叠被取出并且被进一步加工。
图3A-3C通过对比示出在现有技术的和在根据本发明的方法中的共晶键合的温度曲线。示意性示出过程温度随着时间的变化曲线。
图3A示出用于现有技术中的共晶键合的典型的温度曲线。在此,在已校准的状态中的两个晶片首先从第一温度T1加热到第二温度T2。在该第二温度T2的情况下所述两个晶片经过平台阶段。在温度T2的情况下的前期阶段用于已校准的晶片的均匀温度处理的调节。在该阶段中也进行内部气氛的调节。然后在施加压紧力500的情况下将所述两个晶片加热到超过共晶温度TE的第三温度T3。在此,出现共晶合金的构造并且由此产生共晶键合连接的构造。接下来使共晶键合的晶片复合体冷却。
图3B示出根据本发明的用于共晶键合的方法在具有温度处理的变型方案a中的温度曲线。在此,在已校准的状态中的两个晶片首先从第一温度T1加热到靠近TE的第四温度T4,即加热直至比共晶温度TE低或高几开尔文。接下来将两个晶片冷却到第五温度T5,该第五温度低于第四温度T4但高于第一温度T1。在靠近或超过共晶温度TE的温度T4的情况下的温度处理位于前期阶段之前。温度T5用作为用于真正的键合过程的初始值。在施加压紧力500时还不进行键合。随后使处于压紧力的所述两个晶片加热到超过共晶温度TE的第六温度T6。在此,产生共晶的键合连接。接下来使共晶键合的晶片复合体冷却。
图3C示出根据本发明的用于共晶键合的方法在具有温度处理的变型方案b中的温度曲线。在此,在已校准的状态中的两个晶片首先从第一温度T1加热到靠近TE的第七温度T7,即加热直至比共晶温度TE低或高几开尔文。前期阶段在靠近或超过共晶温度TE的第七温度T7的情况下进行。接下来无缝地进行真正的键合过程。在T7>TE的情况下,在施加压紧力500时立即产生共晶体并且由此开始键合。在T7<TE的情况下,在将所述两个晶片进一步加热并且过渡到第八温度T8时才形成共晶体。
根据图3B和3C的根据本发明的方法的两个变型方案a和b相比于根据图3A的在现有技术中的共晶键合具有更短的键合时间、即更短的方法持续时间。
图4A-4C示出根据本发明的用于晶片的共晶键合的方法的第二实施例。下面主要描述与第一实施例的区别。
图4A示意性示出第一晶片10和第二晶片20的提供。在此,第一晶片10在键合区域100中具有由第一键合材料311构成的第一键合层310。第二晶片20在键合区域100中具有由第二键合材料322构成的第二键合层320。在这里,第一键合材料311例如又是铝。那么第二键合材料322例如是锗。与上面所述的第一实施例不同的是,第一晶片10和第二晶片20分别具有支撑区域200。第一晶片10在支撑区域200中同样具有由铝构成的第一键合层310。与上面所述的第一实施例不同的是,第二晶片20在支撑区域200中仅具有间距保持件400。在此,间距保持件400实施为在第二晶片20上沉积或产生的、例如由氧化物构成的层。在此,间距保持件400具有比第二键合层320更大的层厚度。
第一方法步骤和第二方法步骤类似于根据图2B和2C的第一实施例地运行。
图4B示意性示出在第三步骤中的压紧力的施加。压紧力500沿着箭头作用。
在温度处理之后进行真正的键合过程。在此,又有两个变型方案a和b是可能的。
变型方案a:
首先在不超过共晶点的情况下,在第五温度T5时提高压紧力500。这导致,间距保持件400压入到第一键合层310的铝中。在此,铝向一边挤压。铝在所述温度(>>300℃)的情况下具有非常高的延展性。最后第一键合层310和第二键合层320相互接触。温度曲线相应于在图3B中示出的温度曲线。
变型方案b:
在靠近或高于共晶点的温度范围中的温度T7的情况下施加压紧力500。由此在铝和锗接触时立即形成熔体(参见第四步骤),但不在间距保持件400的区域中。温度曲线相应于在图3C中示出的温度曲线。
图4C示意性示出在第四步骤中的超过共晶点的温度升高和由此所述键合的主要阶段。
在施加压紧力500时使温度超过共晶点。一旦铝和锗接触,形成熔体、即共晶体350。键合以通常的方式进行,但不在间距保持件400的区域中。在那里进行第一键合层310的铝的挤出。间距保持件400由铝围绕。
然后在第五和最后步骤中进行晶片复合体的冷却。
实验性地,测试并且验证下列层厚度:由第一键合材料311、即铝构成的第一键合层310:1.35μm,由第二键合材料322、即锗构成的第二键合层320:0.75μm,间距保持件400:l.6μm。由此,在键合材料之间的间距为大约1μm。原则上所述间距也可以更大地实施,然而相应的键合配对件要相应地适配。两个实施方式可以被区分开(二者在实验中被验证):
纯挤压
在这种情况下间距保持件400被压到第一键合层310的铝中。高的压紧力500负责使铝如此多地挤出,使得实现好的键合。
“沉入”到共晶体中
在这里通过挤压进行铝的挤出,直到第一和第二键合材料311、312彼此已经接触。一旦达到该点,在相应的温度的情况下围绕间距保持件400形成共晶体,该共晶体围绕间距保持件400并且使出现的应力缓和。在这种情况下锗层密封地达到间距保持件400,但必须保持最小间距。间距保持件400的几何形状是灵活的。清楚的是,间距保持件表面与所述挤出有关并且要注意这种关系。要努力达到间距保持件400在晶片上的均匀分布,以便防止晶片弯曲效应。在缝沟(Ritzgraben)中、即在以下区域中的布置由于位置原因而显得有意义,之后晶片复合体在所述区域中被分成各个装置。
由此得出进行更复杂的键合过程的可能性。这样可以经历具有靠近或超过共晶点的温度的前期阶段。此外,可以借助间距保持件更有效地进行借助表面起作用的气体或化学物质的冲洗(例如用于组分的解吸、吸附或置换)。
原则上本发明也可以考虑用于其他晶片对,例如由传感器晶片和ASIC晶片(“ASIC作为罩”)组成的晶片对。
附图标记列表
10 第一晶片
20 第二晶片
100 键合区域(键合框)
200 支撑区域(校准区域)
310 第一键合层(铝)
311 第一键合材料(铝)
320 第二键合层(锗)
322 第二键合材料(锗)
350 由第一和第二键合材料(铝锗)组成的共晶体
400 间距保持件
500 压紧力
T1 第一温度
T2 第二温度
T3 第三温度
T4 第四温度
T5 第五温度
T6 第六温度
T7 第七温度
T8 第八温度
TE 共晶温度
Claims (11)
1.用于晶片的共晶键合的方法,所述方法具有以下步骤:
(a)提供具有第一键合层(310)的第一晶片(10)和具有第二键合层(320)并且具有间距保持件(400)的第二晶片(20)。
(b)将所述第一晶片(10)叠置在所述第二晶片(20)上,其中,在第一温度(T1)的情况下所述间距保持件(400)贴靠在所述第一键合层(310)上。
(c)将所述第一晶片(10)和所述第二晶片(20)以压紧力(500)相对彼此挤压直至所述第一键合层(310)贴靠在所述第二键合层(320)上,其中,所述间距保持件(400)挤入到所述第一键合层(310)中。
(d)通过至少由所述第一键合层(310)的部分和所述第二键合层(320)的部分形成共晶体(350)并且由此形成晶片复合体来使所述第一晶片(10)与所述第二晶片(20)共晶键合。
2.根据权利要求1所述的用于晶片的共晶键合的方法,其特征在于,在所述步骤(b)之后并且在所述步骤(c)之前,在步骤(e)中对所述第一晶片(10)和所述第二晶片(20)在靠近共晶温度(TE)的温度(T4、T7)的情况下进行温度处理。
3.根据权利要求2所述的用于晶片的共晶键合的方法,其特征在于,
-在所述步骤(e)中对所述第一晶片(10)和所述第二晶片(20)在靠近所述共晶温度(TE)的第四温度(T4)的情况下进行温度处理,并且
-随后将所述第一晶片(10)和所述第二晶片(20)冷却到第五温度(T5),该第五温度低于所述第四温度(T4)但高于所述第一温度(TI)。
4.根据权利要求2所述的用于晶片的共晶键合的方法,其特征在于,
-在所述步骤(e)中对所述第一晶片(10)和所述第二晶片(20)在靠近所述共晶温度(TE)的第七温度(T7)的情况下进行温度处理并且直至步骤(d)保持在所述第七温度(T7)。
5.根据前述权利要求1至4中任一项所述的用于晶片的共晶键合的方法,其特征在于,
-在所述步骤(a)中提供具有所述第一键合层(310)的所述第一晶片(10),其中,所述第一键合层(310)布置在键合区域(100)和支撑区域(200)中;
-在所述步骤(a)中提供具有所述第二键合层(320)的所述第二晶片(20),其中,所述第二键合层(320)布置在所述键合区域(100)和所述支撑区域(200)中,其中,所述间距保持件(400)布置在所述支撑区域中;
-在所述步骤(c)中将所述第一晶片(10)和所述第二晶片(20)相对彼此挤压直至所述第一键合层(310)既在所述键合区域(100)中也在所述支撑区域(200)中贴靠在所述第二键合层(320)上;
-在所述步骤(d)中既在所述键合区域(100)中也在所述支撑区域(200)中形成所述共晶体(350)并且所述间距保持件(400)尤其沉入到所述共晶体(350)中。
6.根据前述权利要求1至4中任一项所述的用于晶片的共晶键合的方法,其特征在于,
-在所述步骤(a)中提供具有所述第一键合层(310)的所述第一晶片(10),其中,所述第一键合层(310)布置在键合区域(100)和支撑区域(200)中;
-在所述步骤(a)中提供具有所述第二键合层(320)的所述第二晶片(20),其中,所述第二键合层(320)布置在所述键合区域(100)中,其中,所述间距保持件(400)布置在所述支撑区域中;
-在所述步骤(c)中将所述第一晶片(10)和所述第二晶片(20)相对彼此挤压直至所述第一键合层(310)在所述键合区域(100)中贴靠在所述第二键合层(320)上;并且
-在所述步骤(d)中在所述键合区域(100)中形成所述共晶体(350),并且尤其是,所述间距保持件(400)被压入到所述第一键合层(310)中。
7.共晶键合的晶片复合体,具有第一晶片(10)和第二晶片(20),所述第一晶片和所述第二晶片借助于共晶体(350)相互连接,其特征在于,在所述第一晶片(10)和所述第二晶片(20)之间布置有间距保持件(400)。
8.根据权利要求7所述的共晶键合的晶片复合体,其特征在于,所述间距保持件(400)布置在所述共晶体(350)旁边或者由所述共晶体(350)至少部分地直接围绕。
9.根据权利要求7所述的共晶键合的晶片复合体,其特征在于,在所述第一晶片(10)上布置有第一键合层(310)并且所述间距保持件(400)被压入到所述第一键合层(310)中。
10.根据权利要求9所述的共晶键合的晶片复合体,其特征在于,所述间距保持件(400)具有比所述第一键合层(310)更大的厚度。
11.微机械装置,具有根据权利要求7至10中任一项所述的共晶键合的晶片复合体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016210007.6 | 2016-06-07 | ||
DE102016210007.6A DE102016210007A1 (de) | 2016-06-07 | 2016-06-07 | Verfahren zum eutektischen Bonden von Wafern und Waferverbund |
PCT/EP2017/063220 WO2017211654A1 (de) | 2016-06-07 | 2017-05-31 | Verfahren zum eutektischen bonden von wafern und waferverbund |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109311661A true CN109311661A (zh) | 2019-02-05 |
CN109311661B CN109311661B (zh) | 2022-12-13 |
Family
ID=59034740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780035676.6A Active CN109311661B (zh) | 2016-06-07 | 2017-05-31 | 用于晶片的共晶键合的方法和晶片复合体 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10927004B2 (zh) |
EP (1) | EP3464169B1 (zh) |
KR (1) | KR102287572B1 (zh) |
CN (1) | CN109311661B (zh) |
DE (1) | DE102016210007A1 (zh) |
WO (1) | WO2017211654A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114429927B (zh) * | 2022-01-26 | 2022-09-27 | 深圳市锐博自动化设备有限公司 | 一种半导体芯片用自动共晶机 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101171665A (zh) * | 2005-03-18 | 2008-04-30 | 因文森斯公司 | 晶片封装环境中制作ai/ge键合的方法及由其生产的产品 |
CN102459061A (zh) * | 2009-06-02 | 2012-05-16 | 罗伯特·博世有限公司 | 具有两个衬底之间的共晶连接的微机械元件以及用于制造这种微机械元件的方法 |
US20150353349A1 (en) * | 2014-06-06 | 2015-12-10 | Robert Bosch Gmbh | Component including two semiconductor elements, which are bonded to one another via a structured bonding layer, and method for manufacturing a component of this type |
-
2016
- 2016-06-07 DE DE102016210007.6A patent/DE102016210007A1/de not_active Withdrawn
-
2017
- 2017-05-31 KR KR1020187035139A patent/KR102287572B1/ko active IP Right Grant
- 2017-05-31 EP EP17729054.1A patent/EP3464169B1/de active Active
- 2017-05-31 WO PCT/EP2017/063220 patent/WO2017211654A1/de unknown
- 2017-05-31 US US16/307,179 patent/US10927004B2/en active Active
- 2017-05-31 CN CN201780035676.6A patent/CN109311661B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101171665A (zh) * | 2005-03-18 | 2008-04-30 | 因文森斯公司 | 晶片封装环境中制作ai/ge键合的方法及由其生产的产品 |
CN102459061A (zh) * | 2009-06-02 | 2012-05-16 | 罗伯特·博世有限公司 | 具有两个衬底之间的共晶连接的微机械元件以及用于制造这种微机械元件的方法 |
US20150353349A1 (en) * | 2014-06-06 | 2015-12-10 | Robert Bosch Gmbh | Component including two semiconductor elements, which are bonded to one another via a structured bonding layer, and method for manufacturing a component of this type |
Also Published As
Publication number | Publication date |
---|---|
KR20190016499A (ko) | 2019-02-18 |
US10927004B2 (en) | 2021-02-23 |
EP3464169B1 (de) | 2021-02-24 |
US20190135617A1 (en) | 2019-05-09 |
WO2017211654A1 (de) | 2017-12-14 |
DE102016210007A1 (de) | 2017-12-07 |
EP3464169A1 (de) | 2019-04-10 |
CN109311661B (zh) | 2022-12-13 |
KR102287572B1 (ko) | 2021-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Stark et al. | A low-temperature thin-film electroplated metal vacuum package | |
JP2013018114A (ja) | 直接転写による埋込み電極を有する構造体の製造方法およびこのようにして得られる構造体 | |
TWI486303B (zh) | 由至少兩種半導體基材構成的複合物及其製造方法(二) | |
WO2008086537A2 (en) | Aluminum based bonding of semiconductor wafers | |
Lee et al. | Wafer bonding by low-temperature soldering | |
WO2003083912A2 (en) | Field-assisted fusion bonding | |
TW201542309A (zh) | 用於將二個載體裝置作共晶結合的方法 | |
TW201718390A (zh) | 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合 | |
CN109311661A (zh) | 用于晶片的共晶键合的方法和晶片复合体 | |
JP2003309245A (ja) | 電気デバイスおよびその作製方法 | |
WO2007045885A3 (en) | Microfabrication | |
JP2016036904A (ja) | マイクロ電気機械システム(mems)構造内の応力隔離特徴部のモノリシック集積 | |
Hirano et al. | The wafer-level vacuum sealing and electrical interconnection using electroplated gold bumps planarized by single-point diamond fly cutting | |
Itoh et al. | Room temperature vacuum sealing using surface activated bonding method | |
Pan | Selective low temperature microcap packaging technique through flip chip and wafer level alignment | |
JP5819040B2 (ja) | 垂直オフセット構造体における高応力領域の緩和 | |
Takegawa et al. | Wafer-level packaging for micro-electro-mechanical systems using surface activated bonding | |
Seok et al. | Advanced Packaging and Manufacturing Technology Based on Adhesion Engineering | |
US10011478B2 (en) | Thermocompression bonding with raised feature | |
Braeuer et al. | Integrated nano scale multilayer systems for reactive bonding in microsystems technology | |
WO2017213652A1 (en) | Thermocompression bonding with raised feature | |
KR20150023507A (ko) | 금속/금속 결합을 가지는 복합 구조체의 생산방법 | |
KR101581542B1 (ko) | 캡 기판, 구조물 및 그 제조 방법 | |
Yu et al. | Yield improvement for anodic bonding with suspending structure | |
US20100308475A1 (en) | Composite of at least two semiconductor substrates and a production method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |