CN109308273B - 闪存控制器、闪存控制器功能的调节方法及设备 - Google Patents
闪存控制器、闪存控制器功能的调节方法及设备 Download PDFInfo
- Publication number
- CN109308273B CN109308273B CN201710617432.0A CN201710617432A CN109308273B CN 109308273 B CN109308273 B CN 109308273B CN 201710617432 A CN201710617432 A CN 201710617432A CN 109308273 B CN109308273 B CN 109308273B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- user
- adjusting
- preset
- memory controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
本发明实施例公开了一种闪存控制器、闪存控制器功能的调节方法及设备。所述闪存控制器包括:数据统计模块,用于获取闪存的用户历史操作数据并对所述用户历史操作数据进行数据统计;功能调节模块,用于基于预设的调整模型根据所述数据统计的结果调节所述闪存控制器的控制功能。通过本发明的技术方案,能够自适应调节闪存控制器对闪存的控制功能,使闪存在不同的使用环境下均能达到最优性能。
Description
技术领域
本发明实施例涉及闪存技术,尤其涉及一种闪存控制器、闪存控制器功能的调节方法及设备。
背景技术
闪存FLASH作为一种非易失性半导体存储器,受到各种电子设备的青睐,因此,设备对FLASH的性能要求也越来越高。
与非闪存NAND FLASH作为FLASH中的一种,在用户进行操作的时候,需要NANDFLASH控制器对其进行控制,从而完成用户操作,而现有技术中NAND FLASH控制器的控制功能在设计完成后就不再发生改变,以保证NAND FLASH具有普遍的适用性。但是,在不同的使用环境下对FLASH的性能要求也不尽相同,因而现有的FLASH控制器的控制功能无法使FLASH在不同的使用环境中都达到最优的性能。
发明内容
本发明实施例提供一种闪存控制器、闪存控制器功能的调节方法及设备,以实现自适应调节闪存控制器对闪存的控制功能,使闪存在不同的使用环境下均能达到最优性能。
第一方面,本发明实施例提供了一种闪存控制器,该闪存控制器包括:
数据统计模块,用于获取闪存的用户历史操作数据并对所述用户历史操作数据进行数据统计;
功能调节模块,用于基于预设的调整模型根据所述数据统计的结果调节所述闪存控制器的控制功能。
进一步的,所述用户历史操作数据包括:用户历史访问地址、用户历史操作频率以及单比特存储单元使用量中的至少一种数据。
进一步的,所述闪存控制器的控制功能包括:地址映射关系、垃圾回收策略以及区域划分策略中的至少一个功能。
进一步的,所述功能调节模块包括:
映射关系调节子模块,用于根据对用户历史访问地址的数据统计的结果调节地址映射关系;和/或,
回收策略调节子模块,用于根据对用户历史操作频率的数据统计的结果调节垃圾回收策略;和/或,
划分策略调节子模块,用于根据对单比特存储单元使用量的数据统计的结果调节区域划分策略。
进一步的,所述映射关系调节子模块具体用于:
若用户历史访问地址中对同一地址的操作次数超过预设次数阈值,则调节闪存转换层中逻辑地址与物理地址之间的映射关系。
进一步的,所述回收策略调节子模块具体用于:
若在预定时间内用户历史操作频率小于预设最低频率阈值,则降低垃圾回收频率;
若在预定时间内用户历史操作频率大于预设最高频率阈值,则提高垃圾回收频率。
进一步的,所述划分策略调节子模块具体用于:
若单比特存储单元使用量低于预设最低百分比阈值,则减小所述单比特存储单元的区域划分比例;
若单比特存储单元使用量超过预设最高百分比阈值,则增大所述单比特存储单元的区域划分比例。
第二方面,本发明实施例还提供了一种闪存控制器功能的调节方法,包括:
获取闪存的用户历史操作数据并对所述用户历史操作数据进行数据统计;
基于预设的调整模型根据所述数据统计的结果调节闪存控制器的控制功能。
进一步的,所述用户历史操作数据包括:用户历史访问地址、用户历史操作频率以及单比特存储单元使用量中的至少一种数据。
进一步的,所述闪存控制器的控制功能包括:地址映射关系、垃圾回收策略以及区域划分策略中的至少一个功能。
进一步的,所述基于预设的调整模型根据所述数据统计的结果调节闪存控制器的控制功能,包括:
根据对用户历史访问地址的数据统计的结果调节地址映射关系;和/或,
根据对用户历史操作频率的数据统计的结果调节垃圾回收策略;和/或,
根据对单比特存储单元使用量的数据统计的结果调节区域划分策略。
进一步的,所述根据对用户历史访问地址的数据统计的结果调节地址映射关系,包括:
若用户历史访问地址中对同一物理地址的操作次数超过预设次数阈值,则调节闪存转换层中逻辑地址与物理地址之间的映射关系。
进一步的,所述根据对用户历史操作频率的数据统计的结果调节垃圾回收策略,包括:
若在预定时间内用户历史操作频率小于预设最低频率阈值,则降低垃圾回收频率;
若在预定时间内用户历史操作频率大于预设最高频率阈值,则提高垃圾回收频率。
进一步的,所述根据对单比特存储单元使用量的数据统计的结果调节区域划分策略,包括:
若单比特存储单元使用量低于预设最低百分比阈值,则减小所述单比特存储单元的区域划分比例;
若单比特存储单元使用量超过预设最高百分比阈值,则增大所述单比特存储单元的区域划分比例。
第三方面,本发明实施例还提供了一种终端设备,该设备包括本发明实施例中任一所述的闪存控制器。
本发明实施例通过在闪存控制器中设置数据统计模块以及功能调节模块,获取闪存的用户历史操作数据并对该用户历史操作数据进行数据统计,进而基于预设的调整模型根据数据统计的结果调节闪存控制器的控制功能,解决了现有技术中因闪存控制器的控制功能在设计完成后就不再改变,而导致的无法使闪存在不同使用环境中都达到最优性能的问题,实现了自适应调节闪存控制器对闪存的控制功能,使闪存在不同的使用环境下均能达到最优性能。
附图说明
图1是本发明实施例一提供的一种闪存控制器的结构示意图;
图2是本发明实施例二提供的一种闪存控制器功能的调节方法的流程示意图;
图3是本发明实施例三提供的一种闪存控制器功能的调节方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种闪存控制器的结构示意图。参考图1,闪存控制器包括:数据统计模块110以及功能调节模块120,下面对各模块进行具体说明。
数据统计模块110,用于获取闪存的用户历史操作数据并对所述用户历史操作数据进行数据统计。
可选的,用户历史操作数据可通过记录用户的操作和使用习惯获得,也可以通过获取预设时间内的用户操作记录获得。其中,闪存可以为非易失性存储器,例如与非闪存(NAND FLASH)。示例性的,对用户历史操作数据进行数据统计具体可以包括根据对不同类型的操作数据进行分类统计,例如可以对读取次数、擦写次数、目标存储单元的使用量、数据存储位置等方面分别进行统计。
对用户历史操作数据进行数据统计的目的在于,总结出用户的操作习惯,以便于根据用户操作习惯及时调节闪存控制器的功能,从而实现闪存控制器功能的自适应调节,使得不同操作习惯下的闪存性能均达到最优。
优选的,用户历史操作数据包括:用户历史访问地址、用户历史操作频率以及单比特存储单元使用量中的至少一种数据。
示例性的,用户历史访问地址可以是预设时间段内对目标地址的操作次数,例如预设时间段内对某个block的写入次数;用户历史操作频率可以是预设时间段内进行写、擦的频率,例如写入的频率;单比特存储单元使用量可以是当前单比特存储单元的使用量的大小,例如单比特存储单元总容量中已使用的比例大小。
功能调节模块120,用于基于预设的调整模型根据所述数据统计的结果调节闪存控制器的控制功能。
可选的,预设的调整模型可以是预设的调整机制,用于根据数据统计的结果来相应调节闪存控制器的功能。示例性的,事先可预设几种统计结果,其中,一种统计结果可对应于一种控制器功能,当实际的数据统计的结果出来时,与预设的几种统计结果一一比对,最符合哪种结果就按照该种结果所对应的控制器功能进行调节。
根据数据统计的结果调节闪存控制器功能的好处在于,利用了数据统计的统计学优点,自适应地将闪存控制器功能调整至该种用户历史操作数据下的最优性能,使得闪存能够在不同的使用环境下均能达到最优性能,提高了闪存的自适应能力。
优选的,闪存控制器功能包括:地址映射关系、垃圾回收策略以及区域划分策略中的至少一个功能。
示例性的,对于NAND FLASH,地址映射关系具体可以是FTL(Flash TranslationLayer,闪存转换层)中逻辑/物理地址映射;垃圾回收策略具体可以是Garbage collection频率;区域划分策略具体可以是MLC(Multi-Level Cell,二比特存储单元)/SLC(Single-Level Cell,单比特存储单元)或TLC(Triple-Level Cell,三比特存储单元)/SLC区域划分方式。
优选的,功能调节模块120包括但不限于:
映射关系调节子模块,用于根据对用户历史操作顺序的数据统计的结果调节地址映射关系;和/或,
回收策略调节子模块,用于根据对用户历史操作频率的数据统计的结果调节垃圾回收策略;和/或,
划分策略调节子模块,用于根据对历史数据存储模式的数据统计的结果调节区域划分策略。
可选的,根据预设时间内的用户历史访问地址中对同一地址操作次数的数据统计结果可调节地址映射关系,从而可以避免总是采用同一映射方法进行映射所导致的对同一地址操作次数过多进而降低闪存使用寿命的问题;根据预设时间内的用户历史操作频率的数据统计的结果可调节垃圾回收策略,进而可以根据实际情况及时进行垃圾回收,整理存储空间,提高闪存的利用率,提高操作速度,降低存储压力;根据当前单比特存储单元使用量的数据统计的结果可调节区域划分策略,以提高闪存中数据存储的可靠性。
优选的,所述映射关系调节子模块具体用于:
若用户历史访问地址中对同一物理地址的操作次数超过预设次数阈值,则调节闪存转换层中逻辑地址与物理地址之间的映射关系。
示例性的,对于NAND FLASH,若预设时间段内用户历史访问地址中对同一物理地址的操作次数超过预设次数阈值,则调整FTL中逻辑地址与物理地址之间的映射关系,例如,若预设时间段内总是对某一个block写数据,且对该block的写入次数超过了一定的预设次数,则为了保证该闪存的使用寿命,需要将写入时的映射地址由该block切换为其他block,以均衡各个block的擦写次数。
优选的,所述回收策略调节子模块具体可以用于:
若在预定时间内用户历史操作频率小于预设最低频率阈值,则降低垃圾回收频率;
若在预定时间内用户历史操作频率大于预设最高频率阈值,则提高垃圾回收频率。
示例性的,对于NAND FLASH,若在预定时间内用户进行写、擦等操作的频率很高,即高于预设最高频率阈值,则为了及时清理垃圾整理存储空间,需要提高垃圾回收的频率,以提高闪存的利用率,提高操作速度,降低存储压力;若在预定时间内用户进行写、擦等操作的频率很低,即低于预设最低频率阈值,则无需频繁清理垃圾,因而降低垃圾回收的频率;若在预定时间内用户进行写、擦等操作的频率处于正常水平,即低于最高频率阈值且高于最低频率阈值,则维持当前垃圾回收频率即可。
优选的,所述划分策略调节子模块具体用于:
若单比特存储单元使用量低于预设最低百分比阈值,则减小所述单比特存储单元的区域划分比例;
若单比特存储单元使用量超过预设最高百分比阈值,则增大所述单比特存储单元的区域划分比例。
示例性的,对于NAND FLASH,由于SLC的可靠性最高,因而在MLC与TLC中会划分出一定大小的SLC以供用户使用,但是SLC中可存储的内容最少,所以需要权衡MLC或TLC与SLC之间的区域划分大小。当用户存储的重要资料很多,即对SLC的使用量超过了预设最高百分比阈值,则适应性地增大SLC的划分区域;当用户存储的重要资料较少,即对SLC的使用量低于预设最低百分比阈值,则适应性地减小SLC的划分区域;若对SLC的使用量不超过预设最高百分比阈值且不低于预设最低百分比阈值,则维持原有的区域划分方式不变。
本发明实施例通过在闪存控制器中设置数据统计模块以及功能调节模块,获取闪存的用户历史操作数据并对该用户历史操作数据进行数据统计,进而基于预设的调整模型根据数据统计的结果调节闪存控制器的控制功能,解决了现有技术中因闪存控制器的控制功能在设计完成后就不再改变,而导致的无法使闪存在不同使用环境中都达到最优性能的问题,实现了自适应调节闪存控制器对闪存的控制功能,使闪存在不同的使用环境下均能达到最优性能。
实施例二
图2为本发明实施例二提供的一种闪存控制器功能的调节方法的流程示意图。该方法可适用于调节闪存控制器功能的情况,该方法可以由闪存控制器来执行,该装置可由硬件和/或软件组成,并一般可集成在闪存以及所有包含存储功能的终端设备中。具体包括如下:
S210、获取闪存的用户历史操作数据并对用户历史操作数据进行数据统计。
可选的,用户历史操作数据可通过记录用户的操作和使用习惯获得,也可以通过获取预设时间内的用户操作记录获得。其中,闪存可以为非易失性存储器,例如NANDFLASH。示例性的,对用户历史操作数据进行数据统计具体可以包括根据对不同类型的操作数据进行分类统计,例如可以对读取次数、擦写次数、目标存储单元的使用量、数据存储位置等方面分别进行统计。
对用户历史操作数据进行数据统计的目的在于,总结出用户的操作习惯,以便于根据用户操作习惯及时调节闪存控制器的功能,从而实现闪存控制器功能的自适应调节,使得不同操作习惯下的闪存性能均达到最优。
优选的,用户历史操作数据包括:用户历史访问地址、用户历史操作频率以及单比特存储单元使用量中的至少一种数据。
示例性的,用户历史访问地址可以是预设时间段内对目标地址的操作次数,例如预设时间段内对某个block的写入次数;用户历史操作频率可以是预设时间段内进行写、擦的频率,例如写入的频率;单比特存储单元使用量可以是当前单比特存储单元的使用量的大小,例如单比特存储单元总容量中已使用的比例大小。
S220、基于预设的调整模型根据数据统计的结果调节闪存控制器的控制功能。
可选的,预设的调整模型可以是预设的调整机制,用于根据数据统计的结果来相应调节闪存控制器的功能。示例性的,事先可预设几种统计结果,其中,一种统计结果可对应于一种控制器功能,当实际的数据统计的结果出来时,与预设的几种统计结果一一比对,最符合哪种结果就按照该种结果所对应的控制器功能进行调节。
根据数据统计的结果调节闪存控制器功能的好处在于,利用了数据统计的统计学优点,自适应地将闪存控制器功能调整至该种用户历史操作数据下的最优性能,使得闪存能够在不同的使用环境下均能达到最优性能,提高了闪存的自适应能力。
优选的,所述闪存控制器功能包括:地址映射关系、垃圾回收策略以及区域划分策略中的至少一个功能。
示例性的,对于NAND FLASH,地址映射关系具体可以是FTL中逻辑/物理地址映射;垃圾回收策略具体可以是Garbage collection频率;区域划分策略具体可以是MLC/SLC或TLC/SLC区域划分方式。
本实施例的技术方案,通过获取闪存的用户历史操作数据并对该用户历史操作数据进行数据统计,进而基于预设的调整模型根据数据统计的结果调节闪存控制器的控制功能,解决了现有技术中因控制功能在设计完成后就不再改变,而导致的无法使闪存在不同使用环境中都达到最优性能的问题,实现了自适应调节闪存控制器对闪存的控制功能,使闪存在不同的使用环境下均能达到最优性能。
实施例三
图3为本发明实施例三提供的一种闪存控制器功能的调节方法的流程示意图。本实施例以上述实施例为基础进行优化,提供了优选的闪存控制器功能的调节方法,具体是,将基于预设的调整模型根据数据统计的结果调节闪存控制器的控制功能进行进一步优化。具体包括如下:
S310、获取闪存的用户历史操作数据并对用户历史操作数据进行数据统计,其中,用户历史操作数据包括:用户历史访问地址、用户历史操作频率以及单比特存储单元使用量中的至少一种数据。
S320、根据对用户历史访问地址的数据统计的结果调节地址映射关系;和/或,根据对用户历史操作频率的数据统计的结果调节垃圾回收策略;和/或,根据对单比特存储单元使用量的数据统计的结果调节区域划分策略。
可选的,根据预设时间内的用户历史访问地址中对同一地址操作次数的数据统计结果可调节地址映射关系,从而可以避免总是采用同一映射方法进行映射所导致的对同一地址操作次数过多进而降低闪存使用寿命的问题;根据预设时间内的用户历史操作频率的数据统计的结果可调节垃圾回收策略,进而可以根据实际情况及时进行垃圾回收,整理存储空间,提高闪存的利用率,提高操作速度,降低存储压力;根据当前单比特存储单元使用量的数据统计的结果可调节区域划分策略,以提高闪存中数据存储的可靠性。
优选的,根据对用户历史访问地址的数据统计的结果调节地址映射关系,包括:
若用户历史访问地址中对同一物理地址的操作次数超过预设次数阈值,则调节闪存转换层中逻辑地址与物理地址之间的映射关系。
示例性的,对于NAND FLASH,若预设时间段内用户历史访问地址中对同一物理地址的操作次数超过预设次数阈值,则调整FTL中逻辑地址与物理地址之间的映射关系,例如,若预设时间段内总是对某一个block写数据,且对该block的写入次数超过了一定的预设次数,则为了保证该闪存的使用寿命,需要将写入时的映射地址由该block切换为其他block,以均衡各个block的擦写次数。
优选的,根据对用户历史操作频率的数据统计的结果调节垃圾回收策略,包括:
若在预定时间内用户历史操作频率小于预设最低频率阈值,则降低垃圾回收频率;
若在预定时间内用户历史操作频率大于预设最高频率阈值,则提高垃圾回收频率。
示例性的,对于NAND FLASH,若在预定时间内用户进行写、擦等操作的频率很高,即高于预设最高频率阈值,则为了及时清理垃圾整理存储空间,需要提高垃圾回收的频率,以提高闪存的利用率,提高操作速度,降低存储压力;若在预定时间内用户进行写、擦等操作的频率很低,即低于预设最低频率阈值,则无需频繁清理垃圾,因而降低垃圾回收的频率;若在预定时间内用户进行写、擦等操作的频率处于正常水平,即低于最高频率阈值且高于最低频率阈值,则维持当前垃圾回收频率即可。
优选的,根据对单比特存储单元使用量的数据统计的结果调节区域划分策略,包括:
若单比特存储单元使用量低于预设最低百分比阈值,则减小所述单比特存储单元的区域划分比例;
若单比特存储单元使用量超过预设最高百分比阈值,则增大所述单比特存储单元的区域划分比例。
示例性的,对于NAND FLASH,由于SLC的可靠性最高,因而在MLC与TLC中会划分出一定大小的SLC以供用户使用,但是SLC中可存储的内容最少,所以需要权衡MLC或TLC与SLC之间的区域划分大小。当用户存储的重要资料很多,即对SLC的使用量超过了预设最高百分比阈值,则适应性地增大SLC的划分区域;当用户存储的重要资料较少,即对SLC的使用量低于预设最低百分比阈值,则适应性地减小SLC的划分区域;若对SLC的使用量不超过预设最高百分比阈值且不低于预设最低百分比阈值,则维持原有的区域划分方式不变。
本实施例的技术方案,通过对用户历史访问地址、用户历史操作频率以及单比特存储单元使用量中的至少一种数据进行数据统计,并根据各数据统计结果分别调整地址映射关系、垃圾回收策略以及区域划分策略中的至少一个功能,实现了延长闪存使用寿命,提高操作速度,降低存储压力,提高闪存中数据存储的可靠性的效果。
实施例四
本发明实施例四还提供了一种终端设备,该终端设备使用如本发明实施例一提供的闪存控制器时,可实现如本发明实施例二提供的闪存控制器功能的调节方法,该方法包括:获取闪存的用户历史操作数据并对所述用户历史操作数据进行数据统计;基于预设的调整模型根据所述数据统计的结果调节闪存控制器的控制功能。
当然,本发明实施例所提供的一种终端设备,其上使用如本发明实施例一提供的闪存控制器时不限于实现如上所述的方法操作,还可以实现本发明任意实施例所提供的闪存控制器功能的调节方法中的相关操作。
通过以上关于实施方式的描述,所属领域的技术人员可以清楚地了解到,本发明可借助软件及必需的通用硬件来实现,当然也可以通过硬件实现,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以硬件产品的形式体现出来,该硬件产品可以设置在各种终端设备中,如计算机、手机、智能手表等,包括若干指令用以使得终端设备执行本发明各个实施例所述的方法。
值得注意的是,上述闪存控制器的实施例中,所包括的各个模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能模块的具体名称也只是为了便于相互区分,并不用于限制本发明的保护范围。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (3)
1.一种闪存控制器,其特征在于,包括:
数据统计模块,用于获取闪存的用户历史操作数据并对所述用户历史操作数据进行数据统计;所述用户历史操作数据包括:用户历史访问地址、单比特存储单元使用量和用户历史操作频率;
功能调节模块,用于基于预设的调整模型根据所述数据统计的结果调节所述闪存控制器的控制功能;其中,所述闪存控制器的控制功能包括:地址映射关系、区域划分策略以及垃圾回收策略;所述区域划分策略包括二比特存储单元/单比特存储单元或三比特存储单元/单比特存储单元区域划分方式;
则所述功能调节模块包括:
映射关系调节子模块,用于若用户历史访问地址中对同一物理地址的操作次数超过预设次数阈值,则调节闪存转换层中逻辑地址与物理地址之间的映射关系;
划分策略调节子模块,用于若单比特存储单元使用量低于预设最低百分比阈值,则减小所述单比特存储单元的区域划分比例;
若单比特存储单元使用量超过预设最高百分比阈值,则增大所述单比特存储单元的区域划分比例;
所述回收策略调节子模块,用于若在预定时间内用户历史操作频率小于预设最低频率阈值,则降低垃圾回收频率;
若在预定时间内用户历史操作频率大于预设最高频率阈值,则提高垃圾回收频率。
2.一种闪存控制器功能的调节方法,其特征在于,包括:
获取闪存的用户历史操作数据并对所述用户历史操作数据进行数据统计;所述用户历史操作数据包括:用户历史访问地址、单比特存储单元使用量以及用户历史操作频率;
基于预设的调整模型根据所述数据统计的结果调节闪存控制器的控制功能;
其中,基于预设的调整模型根据所述数据统计的结果调节闪存控制器的控制功能包括:
若用户历史访问地址中对同一物理地址的操作次数超过预设次数阈值,则调节闪存转换层中逻辑地址与物理地址之间的映射关系;
基于预设的调整模型根据所述数据统计的结果调节闪存控制器的控制功能还包括:
若单比特存储单元使用量低于预设最低百分比阈值,则减小所述单比特存储单元的区域划分比例;
若单比特存储单元使用量超过预设最高百分比阈值,则增大所述单比特存储单元的区域划分比例;
基于预设的调整模型根据所述数据统计的结果调节闪存控制器的控制功能还包括:
若在预定时间内用户历史操作频率小于预设最低频率阈值,则降低垃圾回收频率;
若在预定时间内用户历史操作频率大于预设最高频率阈值,则提高垃圾回收频率。
3.一种终端设备,其特征在于,所述设备包括权利要求1所述的闪存控制器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710617432.0A CN109308273B (zh) | 2017-07-26 | 2017-07-26 | 闪存控制器、闪存控制器功能的调节方法及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710617432.0A CN109308273B (zh) | 2017-07-26 | 2017-07-26 | 闪存控制器、闪存控制器功能的调节方法及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109308273A CN109308273A (zh) | 2019-02-05 |
CN109308273B true CN109308273B (zh) | 2020-11-20 |
Family
ID=65202324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710617432.0A Active CN109308273B (zh) | 2017-07-26 | 2017-07-26 | 闪存控制器、闪存控制器功能的调节方法及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109308273B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117687570B (zh) * | 2023-11-17 | 2024-06-18 | 鸿秦(北京)科技有限公司 | 一种固态硬盘中读写服务自适应的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101101569A (zh) * | 2007-06-28 | 2008-01-09 | 忆正存储技术(深圳)有限公司 | 基于多通道闪存设备逻辑条带的自适应控制方法 |
CN102147767A (zh) * | 2011-04-26 | 2011-08-10 | 记忆科技(深圳)有限公司 | 固态硬盘垃圾收集参数动态调整方法及其系统 |
CN103455443A (zh) * | 2013-09-04 | 2013-12-18 | 华为技术有限公司 | 一种缓存管理方法和装置 |
CN103778068A (zh) * | 2012-10-24 | 2014-05-07 | 北京兆易创新科技股份有限公司 | 一种闪速存储器及访问闪速存储器数据的方法 |
EP2846259A1 (en) * | 2013-09-02 | 2015-03-11 | Huawei Technologies Co., Ltd. | Method and apparatus for controlling memory startup |
CN104268094B (zh) * | 2014-09-23 | 2017-05-03 | 浪潮电子信息产业股份有限公司 | 一种优化的闪存地址映射方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5330136B2 (ja) * | 2009-07-22 | 2013-10-30 | 株式会社東芝 | 半導体記憶装置 |
-
2017
- 2017-07-26 CN CN201710617432.0A patent/CN109308273B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101101569A (zh) * | 2007-06-28 | 2008-01-09 | 忆正存储技术(深圳)有限公司 | 基于多通道闪存设备逻辑条带的自适应控制方法 |
CN102147767A (zh) * | 2011-04-26 | 2011-08-10 | 记忆科技(深圳)有限公司 | 固态硬盘垃圾收集参数动态调整方法及其系统 |
CN103778068A (zh) * | 2012-10-24 | 2014-05-07 | 北京兆易创新科技股份有限公司 | 一种闪速存储器及访问闪速存储器数据的方法 |
EP2846259A1 (en) * | 2013-09-02 | 2015-03-11 | Huawei Technologies Co., Ltd. | Method and apparatus for controlling memory startup |
CN103455443A (zh) * | 2013-09-04 | 2013-12-18 | 华为技术有限公司 | 一种缓存管理方法和装置 |
CN104268094B (zh) * | 2014-09-23 | 2017-05-03 | 浪潮电子信息产业股份有限公司 | 一种优化的闪存地址映射方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109308273A (zh) | 2019-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2565792B1 (en) | Block management schemes in hybrid SLC/MLC memory | |
US9104546B2 (en) | Method for performing block management using dynamic threshold, and associated memory device and controller thereof | |
US6865122B2 (en) | Reclaiming blocks in a block-alterable memory | |
CN108984429B (zh) | 具有缓冲器占有期管理的数据存储设备 | |
US8484406B2 (en) | Method of evenly using a plurality of blocks of a flash memory, and associated memory device and controller thereof | |
US8909895B2 (en) | Memory apparatus | |
US10126970B2 (en) | Paired metablocks in non-volatile storage device | |
US11294586B2 (en) | Method for performing read acceleration, associated data storage device and controller thereof | |
US8751735B2 (en) | Protection against data corruption for multi-level memory cell (MLC) flash memory | |
CN107102816B (zh) | 存储系统及其操作方法 | |
US11210005B2 (en) | Unbalanced plane management method, associated data storage device and controller thereof | |
US10503433B2 (en) | Memory management method, memory control circuit unit and memory storage device | |
CN110333770A (zh) | 存储器管理方法、存储器存储装置及存储器控制电路单元 | |
KR20120109903A (ko) | 불휘발성 메모리의 제어 방법 및 그것을 포함하는 메모리 시스템 | |
CN107924700B (zh) | 自适应多阶段擦除 | |
CN106951186B (zh) | 数据程序化方法、存储器存储装置及存储器控制电路单元 | |
US20110093649A1 (en) | Method for managing a plurality of blocks of a flash memory, and associated memory device and controller thereof | |
US10324959B2 (en) | Garbage collection in storage system | |
US11403018B2 (en) | Method and apparatus for performing block management regarding non-volatile memory | |
CN109308273B (zh) | 闪存控制器、闪存控制器功能的调节方法及设备 | |
US10642509B2 (en) | Method for designating specific world-lines of data storage device as reserved word-lines, and selecting a writing mode accordingly | |
CN108572924B (zh) | 一种3d mlc闪存设备的请求处理方法 | |
US20110055459A1 (en) | Method for managing a plurality of blocks of a flash memory, and associated memory device and controller thereof | |
US20100235563A1 (en) | Method for enhancing performance of a flash memory, and associated portable memory device and controller thereof | |
CN113311991B (zh) | 具有针对优选用户数据改进的写入性能的数据存储 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |