CN109308177B - 一种音频处理装置、耳机及音频播放机 - Google Patents

Abstract

本申请实施例中提供了一种音频处理装置、音频播放机及耳机，该装置包括：音频处理芯片、音频接口芯片、一时钟线SCLK和一双向数据线SDIO；音频处理芯片包括一控制器，该控制器根据该控制器接收到的操作命令对应的操作类型和待传输的数据类型，生成相应数据格式的数据包；并按照预先设置的优先级将该数据包串行传输至音频接口芯片，或者接收从该音频接口芯片返回的数据。采用本申请中的方案，使得音频处理芯片和音频接口芯片之间的仅需要两线连接，大大减少了芯片IO的使用。

Description

一种音频处理装置、耳机及音频播放机

技术领域

本申请涉及音频处理技术领域，尤其涉及一种音频处理装置、音频播放机及耳机。

背景技术

随着蓝牙技术的发展，蓝牙耳机和音箱被广泛应用，人们可以用音箱来听音乐，并可以通过蓝牙耳机来打电话和听音乐。

以蓝牙耳机为例，在打电话时，耳机和手机蓝牙匹配后，语音通过耳机的麦克风PDM(脉冲密度调制)接口发送给音频接口芯片，音频接口芯片将数据发送给音频处理芯片进行处理后，通过蓝牙发送端将语音信号发送到手机蓝牙接收端。在接听电话时，蓝牙耳机接收到的手机音频数据经音频处理芯片处理后，发送给音频接口芯片，最后音频接口芯片将音频数据通过I2S(Inter-IC sound)接口经DAC转换后发送给耳机的两个喇叭播放。听音乐时，处理方式和接听电话差不多，将手机播放的音乐用同样的方式发送给耳机。

在现有技术中，音频处理芯片和音频接口芯片之间通常采用以下数据传输方案：通过2条I2C总线传输控制字；再分别采用10根数据线传输音频数据，具体地，4根数据线用于传输从音频处理芯片到音频接口芯片的左声道音频数据，4根数据线用于传输从音频处理芯片到音频接口芯片的右声道音频数据，2根数据线用于传输从音频接口芯片到音频处理芯片的音频数据。

发明人认为，现有技术中的这种数据传输方案在音频处理芯片和音频接口芯片之间的连接线较多，使得芯片IO增加。

发明内容

本申请实施例中提供了一种音频处理装置、音频播放机及耳机，用于解决现有技术中在音频处理芯片和音频接口芯片之间的连接线较多，使得芯片IO增加的技术问题。

根据本申请实施例的第一个方面，提供了一种音频处理装置，包括：音频处理芯片，该音频处理芯片包括一控制器；该控制器用于根据该控制器接收到的操作命令对应的操作类型和待传输的数据类型，生成相应数据格式的数据包；并按照预先设置的优先级将该数据包串行传输至音频接口芯片，或者接收从该音频接口芯片返回的数据；一时钟线，用于将该控制器的工作时钟输出至该音频接口芯片；一双向数据线，用于基于该工作时钟在该控制器和音频接口芯片之间双向串行传输该数据包；音频接口芯片，用于从该控制器接收该数据包，并根据预先设置的数据格式获取数据，或者读取数据发送给该控制器。

根据本申请实施例的第二个方面，还提供了一种音频播放机，包括如本申请实施例的第一个方面的音频处理装置。

根据本申请实施例的第三个方面，还提供了一种耳机，包括如本申请实施例的第一个方面的音频处理装置。

采用本申请实施例中提供的音频处理装置、音频播放机及耳机，在音频处理芯片和音频接口芯片之间实现了串行的数据传输方式，使得音频处理芯片和音频接口芯片之间的仅需要两线连接，大大减少了芯片IO的使用。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请实施例的音频处理装置的结构示意图；

图2示出了根据本申请实施例的时钟线和双向数据线的时序图；

图3示出了根据本申请实施例的控制器的结构示意图；

图4示出了本申请实施例的控制器的实现流程图；

图5示出了根据本申请实施例的耳机的结构示意图；

图6示出了根据本申请实施例的音频播放机的结构示意图。

具体实施方式

在实现本申请的过程中，发明人发现，现有技术中的音频数据传输方案在音频处理芯片和音频接口芯片之间的连接线多达11根，使得芯片IO增加，导致集成电路面积增大。

为了解决上述问题，本申请实施例中提供了一种音频处理装置、音频播放机及耳机，在该音频处理装置中，分别将音频处理芯片和音频接口芯片上的两个IO脚接成两线连接，其中一根作为输出时钟线SCLK，另外一根作为双向数据线SDIO；并且在音频处理芯片中新增一控制器，并通过该控制器根据接收到的操作命令对应的操作类型和待传输的数据类型，生成相应数据格式的数据包；并按照预先设置的优先级将数据包通过双向数据线串行传输至音频接口芯片；并接收从音频接口芯片返回的、具有相应数据格式的数据包；音频接口芯片从控制器接收数据包，并根据工作时钟，根据预先设置的数据格式提取数据，或者填写数据。

采用本申请实施例中提供的音频处理装置、音频播放机及耳机，在音频处理芯片和音频接口芯片之间实现了串行的数据传输方式，使得音频处理芯片和音频接口芯片之间的仅需要两线连接，大大减少了芯片IO的使用。

另外，相关技术中采用的I2C(Inter IC Bus，芯片间串行传输)总线在高速模式下对控制字的数据传输速率可以达到3.4Mb/s，但是发明人认为，3.4Mb/s的速度对于高速双向传输音频数据是不够的。

而采用本申请实施例中提供的音频处理装置、音频播放机及耳机，基于控制器的系统工作时钟来串行传输数据，从而随着集成电路的系统时钟工作速度的提高，使得芯片间高速传输音频数据为了可能。例如，当工作时钟为18MHz时，数据传输速率可以达到18Mb/s；从而实现芯片间的高速串行传输。

另外，相关技术中，当接收端接收到发送端发送的数据时，需要向发送端返回ACK确认以避免重传；导致数据传输速率降低。而采用本申请实施例中的音频处理装置、音频播放机及耳机，采用同步单元来实现发送端与接收端之间的数据同步，不需要ACK确认及重传，能够提升传输速率。

另外，相关技术中还无法实现一些特殊的传输(例如，在音频数据流中插入读写控制字)。但采用本申请实施例中提供的音频处理装置及耳机，能够实现音频数据与控制字的混合读写。

本申请实施例中提供的音频处理装置有三种功能：1.发送：将蓝牙接收端音频数据经音频处理芯片处理后，通过控制器发送给音频接口芯片，然后音频接口芯片将音频数据通过I2S(Inter-IC sound，芯片间声音)接口经DAC(数字-模拟)转换后发送给喇叭播放。2.接收：将麦克风语音数据经PDM(脉冲密度调制)接口发送给音频接口芯片，控制器接收来自于音频接口芯片的音频数据，通过音频处理芯片处理后，发送到蓝牙发送端。3.同时发送和接收：同时进行以上两种传输，一边发送一边接收。另外，本申请实施例中提供的音频处理装置还可以在以上三种传输中实时插入读写控制字，不需要停下传输，大大提高了系统的效率。而且通过高速串行的方式，减少了芯片IO的使用。

本申请实施例中提供的音频处理方案可以应用到蓝牙耳机中。具体的实现场景如下：在打电话时，耳机和手机蓝牙匹配后，语音通过麦克风PDM接口发送给音频接口芯片，控制器接收来自于音频接口芯片的音频数据，通过音频处理芯片处理后，通过蓝牙发送端将语音信号发送到手机蓝牙接收端。在接听电话时，将蓝牙耳机接收到的手机音频数据经音频处理芯片处理后，通过控制器发送给音频接口芯片，由音频接口芯片将音频数据通过I2S接口经DAC转换后发送给耳机的两个喇叭播放。听音乐时，处理方式和接听电话类似。

本申请实施例中音频处理方案可以应用到音频播放机，例如，蓝牙音箱中。具体的实现场景如下：在播放音乐或收听语音时，将音箱接收到的音频数据经音频处理芯片处理后，通过控制器发送给音频接口芯片，由音频接口芯片将音频数据通过I2S接口经DAC转换后发送给音箱的两个喇叭播放。

本申请实施例中提供的方案可以通过FPGA(Field-Programmable Gate Array，现场可编程门阵列)实现。

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

图1示出了根据本申请实施例的音频处理装置的结构示意图。

如1所示，根据本申请实施例的音频处理装置100，包括：音频处理芯片101、音频接口芯片102、一时钟线SCLK 103和一双向数据线SDIO 104；音频处理芯片包括一控制器1011。

时钟线SCLK 103用于将控制器的系统工作时钟输出至音频接口芯片。双向数据线SDIO 104用于基于工作时钟在控制器和音频接口芯片之间双向串行传输数据包。

在具体实施时，时钟线SCLK和双向数据线SDIO可以采用如图2所示的时序图。具体地，可以在SCLK的一个时钟周期内传输1位数据。

在通过数据线发送或接收数据时，控制器或音频处理芯片可以将数据中的每一位放在工作时钟上升沿的中间。即，在SCLK的上升沿取数据，并将每个位数据放在SCLK上升沿的中间，即，在取数据的上升沿对应的、SCLK的下降沿到来时将SDIO置1或0，并保持到SCLK的下一个下降沿到来。这样可以避免在接收端由于线延迟和干扰产生采样不稳定。

在具体实施时，控制器可以采用如图3所示的结构实现。如图3所示，控制器1011可以包括：一高速串行处理模块1011a，一读缓存队列1011b以及一写缓存队列1011c。

具体地，音频处理芯片中的控制寄存器(Registers Block)1012可以用于接收并存储使能信号hd_enable；当使能信号为第一字段，例如1时，控制器启动，当该控制寄存器中的使能信号hd_enable为第二字段，例如0时，控制器关闭。具体地，可以通过APB总线1014将控制器的使能信号hd_enable配置成1，并写到控制寄存器1012，以启动控制器；也可以通过APB总线将控制器的使能信号hd_enable配置为0，以关闭控制器，该使能信号默认值为0。

具体地，高速串行处理模块1011a可以用于根据接收到的操作命令对应的操作类型和待传输的数据类型，生成相应数据格式的数据包；并按照预先设置的优先级串行传输该数据包。

具体地，读缓存队列1011b和写缓存队列1011c分别用于缓存控制器与DMA 1013(Direct Memory Access，直接内存存取)之间传输的、操作类型为读操作和写操作的音频数据。具体地，读缓存队列1011b和写缓存队列1011c均可以采用FIFO(先进先出)队列。

控制器1011可以根据接收到的操作命令对应的操作类型和待传输的数据类型，生成相应数据格式的数据包；并按照预先设置的优先级将该数据包串行传输至音频接口芯片102；并接收从该音频接口芯片返回的、具有相应数据格式的数据包。

在具体实施时，该操作命令对应的操作类型可以包括下述任意一种：写操作、读操作、或同时读写操作。数据类型可以包括下述任意一种：控制字或音频数据。因此，本申请实施例中的音频处理装置可以处理下述中的任意一种或多种操作命令：写控制字、读控制字、写音频数据、读音频数据、或者同时读写音频数据。

在具体实施时，该预先设置的优先级可以是由技术人员预先设定的，可以采用以下优先级顺序：写控制字为最高优先级，读控制字为第二优先级，同时读写音频数据为第三优先级，写音频数据为第四优先级，读音频数据为第五优先级。

图4示出了本申请实施例的控制器的实现流程图。如图4所示，控制器启动后，首先判断是否为最高优先级的写控制字操作，如果是，则执行写一帧控制字的操作并结束，如果否，则判断是否为第二优先级的读控制字操作，如果是，则执行读一帧控制字的操作并结束，如果否，则判断是否为第三优先级的同时读写音频数据操作，如果是，则执行先写一帧音频数据后读一帧音频数据的操作并结束，如果否，则判断是否为第四优先级的写音频数据操作，如果是，则执行写一帧音频数据的操作并结束，如果否，则执行读一帧音频数据的操作并结束。

具体地，该相应数据格式可以为帧格式。具体地，该帧可以包括9个单元，每单元为10位数据长度。即，一帧固定为90位数据，以10位为一个单元。为了方便说明，该9个单元可以依次命名为单元1至单元9。

在本申请实施例中，对应于不同操作类型和数据类型，数据的帧格式包括三种：音频数据包、写控制字包、读控制字包。接下来，将针对这三种帧格式一一分别介绍。

应当理解，在本申请实施例中各单元或各字段的数量仅作为本申请的一种实施方式，并不用于限制本申请。

1.音频数据包(Audio flow packet)

在具体实施时，当对应的操作类型为写操作、读操作或同时读写操作时，对于音频数据，均可以采用下述所示的数据格式：一帧包括2个同步单元；1个命令字单元；和6个音频数据单元。

具体地，音频数据包的帧格式可以采用以下结构：

下面，将结合如上表所示帧结构对音频数据包的帧结构的一种具体实施方式进行描述。应当理解，上述帧结构仅作为本申请的一种实施方式，并不用于限制本申请。

在本申请实施例中，为了简化描述，可以将音频处理芯片简称为CHIP1，将音频接口芯片简称为CHIP2。

(1)前2个单元为同步单元，又可以声称为同步头。具体地，sync word0可以用10个1(10’b1111111111)表示；sync word1可以用10个0(10’b0000000000)表示。这20位数据表示一帧的开始，CHIP2根据同步头来定位数据，获取命令和音频数据。

(2)第3单元为命令字单元。在具体实施时，命令字单元可以包括：1位数据类型字段、1位传输方向字段、1位操作类型字段、1位芯片状态字段。

命令字单元的10位字段可以采用以下结构：

其中C/D：0表示音频数据；1表示控制字；

Dir：表示传输方向，0表示CHIP1到CHIP2；1表示CHIP2到CHIP1；

R/W：0表示当前写操作；1表示当前读操作；

Busy:0表示CHIP1不忙，可以发送数据，CHIP2可以接收数据；

1表示CHIP1忙，不能发送数据；

剩下位未被使用；在Busy前面一位可以用0表示，其他5位作为保留字段，用11110填充；这些保留字段可以在将来扩展功能时使用。

(3)第4到第9单元为左右2声道音频数据。

音频数据左右声道都是24位，总共48位，分别放在6个单元中。具体地，可以第4-6单元放左声道音频数据，第7-9单元放右声道音频数据。在每个单元中，可以在中间放8位有效音频数据，最高位作为有效位，剩下最后一位补上0。当有效位valid为1时，传输数据为有效数据，0为无效数据。

1)第4单元左声道字节0

Valid

左声道低8位数据

0

2)第5单元左声道字节1

Valid

左声道中8位数据

0

3)第6单元左声道字节2

Valid

左声道高8位数据

0

4)第7单元左声道字节0

Valid

右声道低8位数据

0

5)第8单元左声道字节1

Valid

右声道中8位数据

0

6)第9单元左声道字节2

Valid

右声道高8位数据

0

2.写控制字帧格式(Write control packet)

在具体实施时，当该数据类型为控制字时，该操作类型为写操作时，对应的写控制字帧可以包括：2个同步单元；1个命令字单元；1个写控制字寄存器地址单元；和1个写入控制字单元。

具体地，写控制字帧格式可以采用以下结构：

下面，将结合如上表所示帧结构对写控制字的帧结构的一种具体实施方式进行描述。应当理解，上述帧结构仅作为本申请的一种实施方式，并不用于限制本申请。

(1)前2个单元为同步头，同音频数据包帧格式一样。

(2)第3单元为命令字，同音频数据包帧格式一样。

(3)第4单元为写控制字寄存器地址

0

8位写控制字寄存器地址

0

在第4单元中，可以在中间放8位写控制字寄存器地址，最高位和最后一位补上0。

(4)第5单元为控制字

0

8位写控制字

0

在第5单元中，可以在中间放8位写控制字，最高位和最后一位补上0。

在CHIP2接收到写控制字帧后，可以根据第4单元的地址，将第5单元中的8位写控制字写入CHIP2的对应寄存器。

(5)第6单元到第9单元为等待字节。

目前通常一次只写一个控制字，4个单元就可以完成操作，剩下的4个单元可以暂时不赋予具体意义。具体地，可以以相同的固定值1010101010填充。

3.读控制字帧格式(Read control packet)

在具体实施时，当该数据类型为控制字时，该操作类型为读操作时，对应的读控制字帧可以包括：2个同步单元；1个命令字单元；1个读控制字寄存器地址单元；和1个读出控制字单元。

具体地，读控制字帧格式可以采用以下结构：

下面，将结合如上表所示帧结构对写控制字的帧结构的一种具体实施方式进行描述。应当理解，上述帧结构仅作为本申请的一种实施方式，并不用于限制本申请。

(1)前2个单元为同步头，同音频数据包帧格式一样。

(2)第3单元为命令字，同音频数据包帧格式一样。

(3)第4单元为读控制字寄存器地址

0

8位读控制字寄存器地址

0

在第4单元中，可以在中间放8位写控制字寄存器地址，最高位和最后一位补上0。

(4)第5单元到第8单元为等待字节

目前通常一次只写一个控制字，4个单元就可以完成操作，剩下的4个单元可以不赋予具体意义。具体的，剩下的每个单元可以以相同的固定值1010101010填充。

(5)第9单元为读出控制字

0

8位读出控制字

0

在第9单元中，可以在中间放8位读出控制字，最高位和最后一位补上0。

在CHIP2接收到读控制字帧后，可以根据第4单元的地址，将CHIP2中对应寄存器中的数据读出并发回给CHIP1。

在具体实施时，为了防止在传输中数据出现和同步头一样的字节而找到错误的帧开始信号，在上述三种帧中，除同步单元之外，其他各单元的最后一位均可以设置为0。

上面已经介绍了本申请实施例中的音频数据包帧格式、写控制字帧格式、读控制字帧格式，接下来，将结合具体的帧格式和图4中所示的优先级，介绍根据本申请实施例中的音频处理装置的写控制字、读控制字、同时读写音频数据、写音频数据、和读音频数据的具体实施过程。

1.控制字写操作

参考图4，控制字写操作具有最高优先级。在具体实施时，在接收到写控制字的操作命令，例如，调整音量的命令时，音频处理芯片可以通过APB总线将写控制字帧格式中单元3到单元5配置为相应的值。

单元3：C/D＝1，Dir＝0，R/W＝0，busy＝0

1

0

0

0

0

1

1

1

1

0

单元4：配置为CHIP2对应的8位寄存器地址

单元5：配置为CHIP2对应的8位寄存器的值。

以上配置都是先配置到寄存器，然后通过控制器中的高速串行处理模块hd_serial_proc，分别将数据配置到90位的数据流中。再通过APB总线将写控制字信号cmd_wr_ctrl配置成1，启动写控制字操作。控制器接收到写控制字命令时，开始进行写控制字操作：将90位数据从单元1到单元9按位在SDIO上输出，直到输出完成。

2.控制字读操作

参考图4，控制字读操作具有次高优先级。在具体实施时，在接收到读控制字的操作命令，例如，读取麦克风状态参数的命令时，音频处理芯片可以通过APB总线将读控制字帧格式中单元3和单元4配置为相应的值。

单元3：C/D＝1，Dir＝1，R/W＝1，busy＝0

1

1

1

0

0

1

1

1

1

0

单元4：配置为CHIP2对应的寄存器地址。

以上配置都是先配置到寄存器，然后通过高速串行处理模块hd_serial_proc，分别将数据配置到90位的数据流中。接下来，通过APB总线将写控制字信号cmd_wr_ctrl配置成0，读信号cmd_rd_ctrl配置成1，启动读控制字操作。控制器接收到读控制字命令时，开始进行读控制字操作：将80位数据从单元1到单元8按位输出，然后释放SDIO线，由输出变为输入，在第9单元时间段内接收从CHIP2上发出的8位读控制字值。

3.音频数据写操作

参考图4，音频数据写操作具有第4高优先级。在具体实施时，在接收到写音频数据的操作命令，例如，手机向耳机传输音乐或者语音时，音频处理芯片可以通过APB总线将音频数据帧中单元3配置为相应的值。

单元3：C/D＝0，Dir＝0，R/W＝0，busy＝0

0

0

0

0

0

1

1

1

1

0

然后，通过APB总线将写控制字信号cmd_wr_ctrl配置成0和读信号cmd_rd_ctrl配置成0，将写音频数据发送控制信号tx_en配置为1，启动写音频数据操作：通过DMA控制器将预先存在RAM中的音频数据(48位，包括左右声道)发送到控制器中的写缓存队列audio_write_FIFO，然后高速串行处理模块hd_serial_proc从写缓存队列audio_write_FIFO中读取48位数据，再分别将这些数据写到音频数据帧的单元4到单元9中，并将单元1到单元9的90位数据串行发送给音频接口芯片CHIP2。

4.音频数据读操作

参考图4，音频数据读操作具有第5高优先级。在具体实施时，在接收到读音频数据的操作命令，例如，用户通过麦克风输入语音时，音频处理芯片可以通过APB总线将音频数据帧中单元3配置为相应的值。

单元3：C/D＝0，Dir＝1，R/W＝1，busy＝0

0

1

1

0

0

1

1

1

1

0

然后，通过APB总线将写控制字信号cmd_wr_ctrl和读控制字信号cmd_rd_ctrl以及音频数据写控制信号tx_en配置成0，将读音频数据控制信号rx_en配置为1，启动读音频数据操作：将单元1到单元3的30位数据按位输出，然后释放SDIO线，由输出变为输入，在第4单元到第9单元时间段内接收从CHIP2上发出的48位音频数据；再由hd_serial_proc模块将数据存在读缓存队列audio_read_FIFO中，最后通过DMA控制器将这48位音频数据发送到RAM中。

5.音频数据同时读写操作

参考图4，音频数据同时读写操作具有第3高优先级。

在具体实施时，在接收到同时读写音频数据的操作命令时，可以通过APB总线将写控制字信号cmd_wr_ctrl和读控制字信号cmd_rd_ctrl配置为0，音频数据写控制信号tx_en和读音频数据控制信号rx_en都置为1。

具体地，在同时读写时，可以设置写音频数据的优先级高于读音频数据。即，可以先写一帧音频数据，写完后，再读一帧音频数据，依次循环。

在此过程中写音频数据的操作可以与上述音频数据的写操作过程一致：通过DMA控制器将预先存在RAM中的音频数据(48位，包括左右声道)发送到控制器中的写缓存队列audio_write_FIFO，然后高速串行处理模块hd_serial_proc从写缓存队列audio_write_FIFO中读取48位数据，再分别将这些数据写到音频数据帧的单元4到单元9中，并将单元1到单元9的90位数据串行发送给音频接口芯片CHIP2。

在此过程中读音频数据的操作可以与上述音频数据的读操作过程一致：将单元1到单元3的30位数据按位输出，然后释放SDIO线，由输出变为输入，在第4单元到第9单元时间段内接收从CHIP2上发出的48位音频数据；再由hd_serial_proc模块将数据存在读缓存队列audio_read_FIFO中，最后通过DMA控制器将这48位音频数据发送到RAM中。

6.控制字和音频混合读写操作

采用本申请实施例中的音频处理方案还能够实现混合读写，即，在读写音频数据时，中途插入控制字读写。可以分为：写音频数据期间插入读写控制字操作；读音频数据期间插入读写控制字操作；同时读写音频数据期间插入读写控制字操作。

具体地，在本申请实施例中，可以等当前操作完成后，再开始新的读写，以避免发送或接收到错误的信息。例如，当控制器在传输音频数据期间，接收到读写控制字操作，则控制器会先完成当前操作，然后再执行读写控制字操作。

采用本申请实施例中提供的音频处理装置，在音频处理芯片和音频接口芯片之间实现了串行的数据传输方式，使得音频处理芯片和音频接口芯片之间的仅需要两线连接，大大减少了芯片IO的使用。

采用本申请实施例中提供的音频处理装置，基于控制器的系统工作时钟来串行传输数据，从而随着集成电路的系统时钟工作速度的提高，使得芯片间高速传输音频数据为了可能。例如，当工作时钟为18MHz时，数据传输速率可以达到18Mb/s；从而实现芯片间的高速并行传输。

采用本申请实施例中提供的音频处理装置，能够实现音频数据与控制字的混合读写。

基于同一发明构思，本申请实施例中还提供了一种耳机。图5示出了根据本申请实施例的耳机的结构示意图。如图5所示，根据本申请实施例的耳机500包括音频处理装置100。

由于该耳机解决问题的原理与本申请实施例所提供的音频处理装置相似，因此该耳机的实施可以参见方法的实施，重复之处不再赘述。

采用本申请实施例中提供的耳机，在音频处理芯片和音频接口芯片之间实现了串行的数据传输方式，使得音频处理芯片和音频接口芯片之间的仅需要两线连接，大大减少了芯片IO的使用。

采用本申请实施例中提供的耳机，基于控制器的系统工作时钟来串行传输数据，从而随着集成电路的系统时钟工作速度的提高，使得芯片间高速传输音频数据为了可能。例如，当工作时钟为18MHz时，数据传输速率可以达到18Mb/s；从而实现芯片间的高速并行传输。

采用本申请实施例中提供的耳机，能够实现音频数据与控制字的混合读写。

基于同一发明构思，本申请实施例中还提供了一种音频播放机。图6示出了根据本申请实施例的音频播放机的结构示意图。如图6所示，根据本申请实施例的音频播放机600包括音频处理装置100。

由于该音频播放机解决问题的原理与本申请实施例所提供的音频处理装置相似，因此该音频播放机的实施可以参见方法的实施，重复之处不再赘述。

应当理解，在音频播放机不具有音频输入部件，例如，麦克风，而仅具有音频播放功能时，音频处理芯片中的控制器可以仅提供控制字写操作、控制字读操作、音频数据写操作、控制字和音频数据混合读写操作。相应的，这些操作之间的优先级顺序可以与音频处理装置中的相应操作的顺序保持一致。

采用本申请实施例中提供的音频播放机，在音频处理芯片和音频接口芯片之间实现了串行的数据传输方式，使得音频处理芯片和音频接口芯片之间的仅需要两线连接，大大减少了芯片IO的使用。

采用本申请实施例中提供的音频播放机，基于控制器的系统工作时钟来串行传输数据，从而随着集成电路的系统时钟工作速度的提高，使得芯片间高速传输音频数据为了可能。例如，当工作时钟为18MHz时，数据传输速率可以达到18Mb/s；从而实现芯片间的高速并行传输。

采用本申请实施例中提供的音频播放机，能够实现音频数据与控制字的混合读写。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (11)

1.一种音频处理装置，其特征在于，包括：

音频处理芯片，所述音频处理芯片包括一控制器；所述控制器用于根据所述控制器接收到的操作命令对应的操作类型和待传输的数据类型，生成相应数据格式的数据包；并按照预先设置的优先级将所述数据包串行传输至音频接口芯片，或者接收从所述音频接口芯片返回的数据；

其中，所述操作类型包括以下任意一种：写操作、读操作、或同时读写操作；所述数据类型包括以下任意一种：控制字或音频数据；所述相应数据格式的数据包为帧格式，所述帧为音频数据帧、写控制字帧、或读控制字帧；

一时钟线，用于将所述控制器的工作时钟输出至所述音频接口芯片；

一双向数据线，用于基于所述工作时钟在所述控制器和音频接口芯片之间双向串行传输所述数据包；

音频接口芯片，用于从所述控制器接收所述数据包，并根据预先设置的数据格式获取数据，或者读取数据发送给所述控制器。

2.根据权利要求1所述的装置，其特征在于，所述控制器包括：

一高速串行处理模块，用于根据接收到的操作命令对应的操作类型和待传输的数据类型，生成相应数据格式的数据包；并按照预先设置的优先级串行传输所述数据包；

一读缓存队列，用于缓存操作类型为读操作的音频数据；

一写缓存队列，用于缓存操作类型为写操作的音频数据。

3.根据权利要求1所述的装置，其特征在于，通过所述数据线发送或接收数据时，所述控制器或音频处理芯片将所述数据中的每一位放在所述工作时钟上升沿的中间。

4.根据权利要求1所述的装置，其特征在于，所述帧包括9个单元，每单元为10位数据长度。

5.根据权利要求2所述的装置，其特征在于，

当所述数据类型为音频数据、所述操作类型为以下任意一种时：写操作、读操作、或同时读写操作时，所述帧为音频数据帧，所述音频数据帧包括：同步单元；命令字单元；和音频数据单元；或者

当所述数据类型为控制字时，所述操作类型为写操作时，所述帧为写控制字帧，所述写控制字帧包括：同步单元；命令字单元；写控制字寄存器地址单元；和写入控制字单元；或者

当所述数据类型为控制字时，所述操作类型为读操作时，所述帧为读控制字帧，所述读控制字帧包括：同步单元；命令字单元；读控制字寄存器地址单元；和读出控制字单元。

6.根据权利要求5所述的装置，其特征在于，所述命令字单元包括：数据类型字段、传输方向字段、操作类型字段、芯片状态字段。

7.根据权利要求5所述的装置，其特征在于，所述音频数据单元包括左声道音频数据单元和右声音频数据单元；所述音频数据单元包括：有效位字段、音频数据字段。

8.根据权利要求5所述的装置，其特征在于，

每帧包括预定数目个单元，每个单元包括预定位数；

每帧中的同步单元的个数为一个或多个，每帧中的命令字单元的个数为一个，

当所述数据类型为音频数据、所述操作类型为以下任意一种时：写操作、读操作、或同时读写操作时，所述帧中的音频数据单元的个数为多个；

当所述数据类型为控制字时，所述操作类型为写操作时，所述帧中的写控制字寄存器地址单元和写入控制字单元的个数为1个；

当所述数据类型为控制字时，所述操作类型为读操作时，所述帧中的读控制字寄存器地址单元和读出控制字单元的个数为1个。

9.根据权利要求1所述的装置，其特征在于，所述预先设置的优先级包括：当所述数据类型为控制字时，所述操作类型为写操作时，所述操作命令为最高优先级，当所述数据类型为控制字时，所述操作类型为读操作时，所述操作命令为第二优先级，当所述数据类型为音频数据、所述操作类型为同时读写操作时，所述操作命令为第三优先级，当所述数据类型为音频数据、所述操作类型为写操作时，所述操作命令为第四优先级，当所述数据类型为音频数据、所述操作类型为读操作时，所述操作命令为第五优先级。

10.一种音频播放机，其特征在于，包括如权利要求1-9中任一项所述的音频处理装置。

11.一种耳机，其特征在于，包括如权利要求1-9中任一项所述的音频处理装置。

Images