CN109301806B

CN109301806B - 一种浪涌保护电路

Info

Publication number: CN109301806B
Application number: CN201811324820.0A
Authority: CN
Inventors: 罗旭程; 程剑涛; 胡建伟
Original assignee: Shanghai Awinic Technology Co Ltd
Current assignee: Shanghai Awinic Technology Co Ltd
Priority date: 2018-11-08
Filing date: 2018-11-08
Publication date: 2023-09-15
Anticipated expiration: 2038-11-08
Also published as: CN109301806A

Abstract

本申请公开了一种浪涌保护电路，包括：连接在充电电压输入端VIN与地之间的浪涌检测电路、N型开关管M₀、P型开关管S₁、S₂、…、S_m和控制电路；浪涌检测电路由n个二极管和1个电阻R₀串联而成，这n个二极管中有y个反向串联的齐纳二极管和n‑y个正向串联的二极管；M₀的第二管脚接地、第一管脚接VIN，R₀接在M₀的第二管脚和驱动管脚之间；Z_j接在S_j的第二管脚和第一管脚之间，j＝1、2、…、m，n＞m≥1；控制电路检测M₀上流过浪涌电流IIN的大小，并设定不同阈值满足IN₁<IIN₂<…<IIN_m，如果IIN＞IIN_j，控制S₁、S₂、…、S_j导通。本申请实现了充电接口的浪涌保护。

Description

一种浪涌保护电路

技术领域

本发明涉及电力电子技术领域，更具体地说，涉及一种浪涌保护电路。

背景技术

电子设备充电时，可能由于电网遭遇雷击、工业电机扰动电网、静电放电、充电线热插拔、使用劣质充电头等原因导致电子设备的充电接口遇到浪涌电压。浪涌电压是指超出正常工作电压的瞬间过电压，容易导致电子设备的寿命缩短甚至直接炸毁。因此，在电子设备充电接口必须增加浪涌保护电路。

发明内容

有鉴于此，本发明提供一种浪涌保护电路，以实现电子设备充电接口的浪涌保护。

一种浪涌保护电路，包括：

连接在充电电压输入端与地之间的浪涌检测电路，其中：所述浪涌检测电路由n个二极管Z₁、Z₂、Z₃、…、Z_n和1个电阻R₀串联而成，Z₁、Z₂、Z₃、…、Z_n中有y个反向串联的齐纳二极管和n-y个正向串联的二极管，y≥0；

N型开关管M₀，其中：M₀的第二管脚接地；M₀的第一管脚接充电电压输入端；R₀接在M₀的第二管脚和驱动管脚之间；

m个P型开关管S₁、S₂、S₃、…、S_m，其中：Z_j接在S_j的第二管脚和第一管脚之间，j＝1、2、…、m，n＞m≥1；

以及控制电路，其中：所述控制电路的输出端连接S₁、S₂、S₃、…、S_m的驱动管脚；所述控制电路用于检测M₀上流过的浪涌电流IIN的大小，并设定不同阈值IIN₁、IIN₂、IIN₃、…、IIN_m的大小，IIN₁<IIN₂<IIN₃<…<IIN_m，如果检测到IIN＞IIN_j，控制S₁、S₂、…、S_j导通。

可选的，所述浪涌保护电路还包括：m个齐纳二极管ZD₁、ZD₂、ZD₃、…、ZD_m；

ZD_j接在S_j的第二管脚与驱动管脚之间，用于保护S_j的第二管脚与驱动管脚之间的压差不超过S_j的击穿电压。

可选的，所述控制电路包括m个N型开关管M₁、M₂、…、M_m，以及m个电阻R₁、R₂、…、R_m，其中：

电阻R_j接在所述充电电压输入端与S_j的驱动管脚之间；

电阻R₀接在M_j的第二管脚和驱动管脚之间；M_j的第一管脚经R_j接所述充电电压输入端；

M_j与M₀的尺寸不同。

可选的，所述控制电路包括N型开关管M₁，以及m个电阻R₁、R₂、…、R_m，其中：

电阻R₀接在M₁的第二管脚和驱动管脚之间；M₁的第一管脚依次经过R_m、…、R₂、R₁接入所述充电电压输入端；

电阻R₁接在所述充电电压输入端与S₁的驱动管脚之间，电阻R₂接在S₁的驱动管脚与S₂的驱动管脚之间，电阻R₃接在S₂的驱动管脚与S₃的驱动管脚之间，…，电阻R_m接在S_m-1的驱动管脚与S_m的驱动管脚之间；

M₀与M₁的尺寸不同。

可选的，Z₁、Z₂、Z₃、…、Z_n中的任意一个是单个独立的二极管，或者是多个二极管的串联组合体。

可选的，每一个N型开关管为NPN型三极管或N型MOSFET。

可选的，每一个P型开关管为PNP型三极管或P型MOSFET。

从上述的技术方案可以看出，本发明在充电接口出现浪涌时，开通M₀将浪涌能量泄放到大地，实现了充电接口的浪涌保护。而且，本发明还设置了多个阈值，浪涌电流每升高到一个阈值时就提高M₀泄放浪涌电流的能力、降低充电接口电压，从而使浪涌保护电路呈现负阻特性；基于该负阻特性，只要合理设置浪涌保护电路的参数，就能够降低浪涌保护电路所承受的最大瞬态功率；由于能够降低充电接口电压以及最大瞬态功率，使得浪涌保护电路更加安全。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种浪涌保护电路结构示意图；

图2为又一种浪涌保护电路结构示意图；

图3为图2所示浪涌保护电路遇到100V浪涌时的仿真结果；

图4为图1所示浪涌保护电路遇到100V浪涌时的仿真结果；

图5为又一种浪涌保护电路结构示意图；

图6为应用于图5所示浪涌保护电路中的一种控制电路结构示意图；

图7为应用于图5所示浪涌保护电路中的又一种控制电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1，本发明实施例公开了一种浪涌保护电路，包括：

连接在充电电压输入端VIN与地GND之间的浪涌检测电路，其中：所述浪涌检测电路由n个二极管Z₁、Z₂、Z₃、…、Z_n和1个电阻R₀串联而成，n≥2；Z₁、Z₂、Z₃、…、Z_n中有y个反向串联的二极管(例如图1中的Z₁)和n-y个正向串联的二极管，y≥0；所述反向串联的二极管为反向串联的齐纳二极管；所述正向串联的二极管可以是正向串联的齐纳二极管(例如图1中的Z₂)，也可以是正向串联的普通二极管；

N型开关管M₀，其中：M₀的第二管脚接地GND；M₀的第一管脚接充电电压输入端VIN；R₀接在M₀的第二管脚和驱动管脚之间；

m个P型开关管S₁、S₂、S₃、…、S_m，其中：Z_j接在S_j的第二管脚和第一管脚之间，j＝1、2、…、m，n＞m≥1；图1中仅以m＝2作为示例；

以及控制电路，其中：所述控制电路的输出端连接S₁、S₂、S₃、…、S_m的驱动管脚；所述控制电路用于检测M₀上流过的浪涌电流IIN的大小，并设定有不同阈值IIN1、IIN2、IIN3、…、IINm的大小，IIN1<IIN2<IIN3<…<IINm，如果IIN大于第一阈值IIN1，就控制S₁导通，如果IIN大于第二阈值IIN2，就控制S₁和S₂导通，如果IIN大于第三阈值IIN3，就控制S₁、S₂和S₃导通，…，如果IIN大于第m阈值IINm，就控制S₁、S₂、S₃、…、S_m导通。

可选的，本发明实施例中的N型开关管可以是NPN型三极管或N型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)，并不局限。具体的，当N型开关管为NPN型三极管时，N型开关管的第一管脚为NPN型三极管的集电极，N型开关管的第二管脚为NPN型三极管的发射极，N型开关管的驱动管脚为NPN型三极管的基极。当N型开关管为N型MOSFET时，N型开关管的第一管脚为N型MOSFET的漏极，N型开关管的第二管脚为N型MOSFET的源极，N型开关管的驱动管脚为N型MOSFET的栅极。图1中仅以N型开关管为N型MOSFET作为示例。

对应的，本发明实施例中的P型开关管可以是PNP型三极管或P型MOSFET。具体的，当P型开关管为PNP型三极管时，P型开关管的第一管脚为PNP型三极管的集电极，P型开关管的第二管脚为PNP型三极管的发射极，P型开关管的驱动管脚为PNP型三极管的基极。当P型开关管为P型MOSFET时，P型开关管的第一管脚为P型MOSFET的漏极，P型开关管的第二管脚为P型MOSFET的源极，P型开关管的驱动管脚为P型MOSFET的栅极。图1中仅以P型开关管为P型MOSFET作为示例。

本发明实施例的工作原理如下：

齐纳二极管具有如下特性：将齐纳二极管的反向击穿电压设为VBR(例如为5V)，则齐纳二极管的反向电压<VBR时，齐纳二极管处于截止状态；当齐纳二极管的反向电压>VBR时，齐纳二极管反向击穿导通，并且将两端电压箝位在VBR。齐纳二极管正向导通电压与普通二级管一样，约为0.7V。

在图1中，当VIN<0.7*(n-y)+y*VBR(VIN一方面表示充电电压输入端口，另一方面也表示该端口的电压值)时，y个反向串联的齐纳二极管都没有发生反向击穿，电阻R₀上无电流流过，电阻R₀上的分压也即M₀的驱动电压为零，M₀关断；当VIN>0.7*(n-y)+y*VBR时，y个反向串联的齐纳二极管都发生了反向击穿，电阻R₀上流过电流；当VIN>0.7*(n-y)+y*VBR+Vth_M₀时(Vth_M₀是M₀的阈值电压)，电阻R₀上的分压足以驱动M₀导通，M₀导通后将充电电压输入端VIN遇到的浪涌能量泄放到地(浪涌电流IIN主要是从M₀上流过，浪涌检测电路中只有非常微弱的浪涌电流流过，忽略不计)，从而实现了充电电压输入端VIN的浪涌保护。

可见，即便图1所示浪涌保护电路中未设置控制电路以及S₁、S₂、S₃、…、S_m，对应的电路图如图2所示，则图2也是具备浪涌保护能力的。图3是图2所示浪涌保护电路遇到100V浪涌时的仿真结果，图3中的NGATE表示R₀上的分压，VIN最高电压为38.3V左右，最大浪涌电流IIN为29.9A左右，t1为最大瞬态功率点，最大瞬态功率Pmax＝38.3V*29.9A＝1145W。

图1中，所述控制电路用于检测M₀上流过的浪涌电流IIN的大小，并设定不同阈值IIN1、IIN2、IIN3、…、IINm的大小，IIN1<IIN2<IIN3<…<IINm，具体设置多少个阈值根据实际应用需求而定，具有可扩展性；如果IIN＞第一阈值IIN1，所述控制电路就控制S₁导通，从而将Z₁旁路；如果IIN＞第二阈值IIN2，就控制S₁、S₂导通，从而将Z₁、Z₂旁路；…；如果IIN＞第m阈值IINm，就控制S₁、S₂、S₃、…、S_m导通，从而将Z₁、Z₂、Z₃、…、Z_m旁路。可见，IIN每升高到一个更大阈值，Z₁、Z₂、Z₃、…、Z_m中就有越多的二极管被旁路。被旁路的二极管越多，M₀的驱动电压越大，M₀泄放电流的能力就越强(即M₀上流过的浪涌电流IIN越大)，电压VIN被拉低越多，整个浪涌保护电路呈现负阻特性。

与此同时，电压VIN被拉低后，又会反过来使M₀的驱动电压减小，进而使M₀上流过的浪涌电流IIN有所回落而不至于过大，只要合理设置浪涌保护电路的参数，就能够降低浪涌保护电路承受的最大瞬态功率。

图4是图1所示浪涌保护电路遇到100V浪涌时的仿真结果，图4中的NGATE表示R₀上的分压，VIN最高电压为37.05V左右，最大电流为35A左右，t2为最大瞬态功率点，最大瞬态功率Pmax＝28.25V*35A＝989W。将图3和图4进行对比，可以看到，对同等的100V浪涌能量，图4将浪涌保护电路两端电压从38.3V降低到了37V，将最大瞬态功率从1145W降低到了989W，这都使得浪涌保护电路更加安全，因为VIN电压过高或最大瞬态功率过大都容易损坏浪涌保护电路自身，而且VIN电压过高也容易损坏后级被保护器件。

由以上描述可以看出，本发明实施例在充电接口VIN出现浪涌时，开通M₀将浪涌能量泄放到大地，实现了充电接口VIN的浪涌保护。而且，本发明实施例还设置了多个阈值，浪涌电流每升高到一个阈值时就提高M₀泄放浪涌电流的能力、降低VIN电压，从而使浪涌保护电路呈现负阻特性；基于该负阻特性，只要合理设置浪涌保护电路的参数，就能够降低浪涌保护电路所承受的最大瞬态功率；由于能够降低VIN电压以及最大瞬态功率，使得浪涌保护电路更加安全。

需要说明的是，每旁路一个反向串联在电路中的齐纳二极管，M₀的驱动电压提升VBR，每旁路一个正向串联在电路中的二极管，M₀的驱动电压只提升0.7V，可以通过设置齐纳二极管的VBR大小或是正反接二极管的数量分配，来调节每达到设定的阈值时要对M₀的驱动电压提升多少幅度。

上述原理分析仅是以所述浪涌检测电路中的每个二极管都是单个独立的二极管为例进行说明，除此之外，所述浪涌检测电路中的任意一个二极管也可以是多个二极管的串联组合体。另外，本发明实施例中的任意一个电阻可以是单个独立的电阻，也可以是多个电阻的串并联组合体。

可选的，参见图5，所述浪涌保护电路还包括：m个齐纳二极管ZD₁、ZD₂、ZD₃、…、ZD_m；ZD_j接在S_j的第二管脚与驱动管脚之间，用于保护S_j的第二管脚与驱动管脚之间的压差不超过S_j的击穿电压。

可选的，如图6所示，在上述公开的任一种浪涌保护电路中，所述控制电路包括m个N型开关管M₁、M₂、…、M_m，以及m个电阻R₁、R₂、…、R_m，其中：

电阻R_j接在充电电压输入端VIN与S_j的驱动管脚之间；

电阻R₀接在M_j的第二管脚和驱动管脚之间；M_j的第一管脚经R_j接充电电压输入端VIN；

M_j与M₀的尺寸不同。

图6的工作原理如下：

当R₀上的分压驱动M₀导通时，也同时驱动M₁、M₂、…、M_m导通。将M₀、M₁、M₂、…、M_m的尺寸比例设置为1:(1/a₁):(1/a₂):…:(1/a_m)，则流过M₀、M₁、M₂、…、M_m的电流大小比例为1:(1/a₁):(1/a₂):…:(1/a_m)，a₁、a₂、…、a_m可以相等，也可以不等，但a₁、a₂、…、a_m均不等于1。

只有M_j上的电流与R_j的乘积，也就是R_j上的分压，超过S_j的阈值电压时，S_j才能导通，Z_j才能被旁路。对应的，阈值IIN_i＝Vth_S_i*a_i/R_i，Vth_S_i是S_j的阈值电压，通过设置a_j和R_j的值，可以自由设定当浪涌电流IIN达到多大阈值时去旁路Z_j。同时，在图6的电路设计上，保证浪涌电流IIN主要是从M₀上流过，M₁、M₂、…、M_m上只有非常微弱的浪涌电流流过，可以忽略不计。

或者，作为图6的替换方案，如图7所示，所述控制电路包括：N型开关管M₁，以及m个电阻R₁、R₂、…、R_m，其中：

电阻R₀接在M₁的第二管脚和驱动管脚之间；M₁的第一管脚依次经过R_m、…、R₂、R₁接入充电电压输入端VIN；

电阻R₁接在充电电压输入端VIN与S₁的驱动管脚之间，电阻R₂接在S₁的驱动管脚与S₂的驱动管脚之间，电阻R₃接在S₂的驱动管脚与S₃的驱动管脚之间，…，电阻R_m-1接在S_m-2的驱动管脚与S_m-1的驱动管脚之间，电阻R_m接在S_m-1的驱动管脚与S_m的驱动管脚之间；

M₀与M₁的尺寸不同。

图7的工作原理如下：

当R₀上的分压驱动M₀导通时，也同时驱动M₁导通。M₀与M₁的尺寸比例为1:(1/a₁)，则流过M₀、M₁的电流大小比例为1:(1/a₁)。

只有M₁上的电流与R_j的乘积，也就是R_j上的分压，达到S_j的阈值电压时，S_j才能导通，Z_j才能被旁路。对应的，阈值IIN_i＝Vth_S_i*a₁/(R₁+R₂+…+R_i)，Vth_S_i是S_j的阈值电压，通过设置R₁、R₂、…、R_m和a₁的值，可以自由设定当浪涌电流达到多大阈值时去旁路Z_j。同时，在图7的电路设计上，保证浪涌电流IIN主要是从M₀上流过，M₁上只有非常微弱的浪涌电流流过，可以忽略不计。

图6和图7设计的浪涌保护电路可以集成在兼容CMOS工艺的集成电路中。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其它实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种浪涌保护电路，其特征在于，包括：

2.根据权利要求1所述的浪涌保护电路，其特征在于，所述浪涌保护电路还包括：m个齐纳二极管ZD₁、ZD₂、ZD₃、…、ZD_m；

3.根据权利要求1或2所述的浪涌保护电路，其特征在于，所述控制电路包括m个N型开关管M₁、M₂、…、M_m，以及m个电阻R₁、R₂、…、R_m，其中：

电阻R_j接在所述充电电压输入端与S_j的驱动管脚之间；

M_j与M₀的尺寸不同。

4.根据权利要求1或2所述的浪涌保护电路，其特征在于，所述控制电路包括N型开关管M₁，以及m个电阻R₁、R₂、…、R_m，其中：

M₀与M₁的尺寸不同。

5.根据权利要求1或2所述的浪涌保护电路，其特征在于，Z₁、Z₂、Z₃、…、Z_n中的任意一个是单个独立的二极管；或者，Z₁、Z₂、Z₃、…、Z_n中的任意一个是多个二极管的串联组合体。

6.根据权利要求1或2所述的浪涌保护电路，其特征在于，每一个N型开关管为NPN型三极管或N型MOSFET。

7.根据权利要求1或2所述的浪涌保护电路，其特征在于，每一个P型开关管为PNP型三极管或P型MOSFET。