CN109274483A - 一种格雷码编排模式的重组s盒并行实现方法 - Google Patents

一种格雷码编排模式的重组s盒并行实现方法 Download PDF

Info

Publication number
CN109274483A
CN109274483A CN201811179473.7A CN201811179473A CN109274483A CN 109274483 A CN109274483 A CN 109274483A CN 201811179473 A CN201811179473 A CN 201811179473A CN 109274483 A CN109274483 A CN 109274483A
Authority
CN
China
Prior art keywords
box
module
gray code
input
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811179473.7A
Other languages
English (en)
Inventor
邹祎
李浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hengyang Normal University
Original Assignee
Hengyang Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hengyang Normal University filed Critical Hengyang Normal University
Priority to CN201811179473.7A priority Critical patent/CN109274483A/zh
Publication of CN109274483A publication Critical patent/CN109274483A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种格雷码编排模式的重组S盒并行实现方法，包括可重构S盒，可重构S盒一侧设有S盒输入端口，另一侧设有S盒输出端口，可重构S盒内部设有电路板，电路板上设有控制模块、存储模块、转换模块、加密模块和格雷码编码S盒模块，S盒输入端口分别连接格雷码编码S盒模块和控制模块，控制模块分别连接存储模块、转换模块和格雷码编码S盒模块，转换模块连接格雷码编码S盒模块，加密模块连接格雷码编码S盒模块，格雷码编码S盒模块还连接S盒输出端口，本发明结构原理简单，能够实现对重组S盒的加密，加密效率高，提高安全性，而且还能够实现二进制码和格雷码之间的转换。

Description

一种格雷码编排模式的重组S盒并行实现方法
技术领域
本发明涉及格雷码技术领域，具体为一种格雷码编排模式的重组S盒并行实现方法。
背景技术
S盒用在分组密码算法中，是非线性结构，其密码强度直接决定了密码算法的好坏；S盒的功能就是一种简单的“代替”操作。一个n输入、m输出的S盒所实现的功能是从二元域F2上的n维向量空间F2到二元域F2上的m维向量空间F2的映射：F2——>F2,该映射被称为S盒代替函数；构造S盒常用的方法有如下3种：随机选择、人为构造和数学方法构造。
目前，重组S盒的原理复杂，而且安全性能差，因此，有必要进行改进。
发明内容
本发明的目的在于提供一种格雷码编排模式的重组S盒并行实现方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种格雷码编排模式的重组S盒并行实现方法,包括可重构S盒，所述可重构S盒一侧设有S盒输入端口，另一侧设有S盒输出端口，所述可重构S盒内部设有电路板，所述电路板上设有控制模块、存储模块、转换模块、加密模块和格雷码编码S盒模块，所述S盒输入端口分别连接格雷码编码S盒模块和控制模块，所述控制模块分别连接存储模块、转换模块和格雷码编码S盒模块，所述转换模块连接格雷码编码S盒模块，所述加密模块连接格雷码编码S盒模块，所述格雷码编码S盒模块还连接S盒输出端口。
优选的，所述加密模块包括加密芯片，所述加密芯片的VPP端分别连接VCC端、电阻A一端、电容A一端，所述加密芯片的SDA端分别连接电阻A另一端、电阻B一端，电阻B另一端通过电容B接地，所述加密芯片的GND端接地，SCL端分别连接电阻C一端、电阻E一端，电阻E另一端通过电容C接地，电阻C另一端连接电阻D一端，电阻D另一端连接电源端。
优选的，所述转换模块包括第一信号输入端、第二信号输入端、第三信号输入端、第四信号输入端以及第一输入SET/MOS混合电路、第二输入SET/MOS混合电路、第三输入SET/MOS混合电路；所述第一信号输入端与所述第一SET/MOS混合电路的第一输入端连接；所述第二信号输入端与所述第一SET/MOS混合电路的第二输入端以及所述第二SET/MOS混合电路的第一输入端连接；所述第三信号输入端与所述第二SET/MOS混合电路的第二输入端以及所述第三SET/MOS混合电路的第一输入端连接；所述第四信号输入端与所述第三SET/MOS混合电路的第二输入端连接。
优选的，所述SET/MOS混合电路包括PMOS管、NMOS管和SET管，所述PMOS管源极接电源端Vdd；所述NMOS管漏极与所述PMOS管的漏极连接；所述SET管与所述NMOS管的源极连接。
优选的，一种格雷码编排模式的重组S盒并行实现方法，包括以下步骤：
A、S盒输入端口输入加密算法中S盒变换前的状态信号，输入的信号发送至转换模块，得到格雷码信号，格雷码信号发送至控制模块中，控制模块将格雷码信号发送至格雷码编码S盒模块中；
B、加密模块对格雷码信号进行加密；
C、转换模块对加密后的格雷码进行转换，形成新的格雷码S盒，从S盒输出端口输出。
与现有技术相比，本发明的有益效果是：
(1)本发明结构原理简单，能够实现对重组S盒的加密，加密效率高，提高安全性，而且还能够实现二进制码和格雷码之间的转换。
(2)本发明采用的加密模块性能稳定，抗干扰能力强，且能够防止加密芯片出现数据错误故障，确保了数据的加密安全性。
(3)本发明采用的转换模块功耗低、节省了芯片面积，能够提高转换效率。
附图说明
图1为本发明结构示意图；
图2为本发明加密模块原理图；
图3为本发明转换模块示意图；
图4为本发明SET/MOS混合电路原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-4，本发明提供一种技术方案：一种格雷码编排模式的重组S盒并行实现方法,包括可重构S盒1，所述可重构S盒1一侧设有S盒输入端口2，另一侧设有S盒输出端口3，所述可重构S盒1内部设有电路板4，所述电路板4上设有控制模块5、存储模块6、转换模块7、加密模块8和格雷码编码S盒模块9，所述S盒输入端口2分别连接格雷码编码S盒模块9和控制模块5，所述控制模块5分别连接存储模块6、转换模块7和格雷码编码S盒模块9，所述转换模块7连接格雷码编码S盒模块9，所述加密模块8连接格雷码编码S盒模块9，所述格雷码编码S盒模块9还连接S盒输出端口3。
本发明中，加密模块8包括加密芯片10，加密芯片10的VPP端分别连接VCC端、电阻A1a一端、电容A1b一端，所述加密芯片10的SDA端分别连接电阻A1a另一端、电阻B2a一端，电阻B2a另一端通过电容B2b接地，所述加密芯片10的GND端接地，SCL端分别连接电阻C3a一端、电阻E5a一端，电阻E5a另一端通过电容C3b接地，电阻C3a另一端连接电阻D4a一端，电阻D4a另一端连接电源端；加密芯片10型号采用ALPU-C-10B或ALPU-C-139。本发明采用的加密模块性能稳定，抗干扰能力强，且能够防止加密芯片出现数据错误故障，确保了数据的加密安全性。
本发明中，转换模块7包括第一信号输入端11、第二信号输入端12、第三信号输入端13、第四信号输入端14以及第一输入SET/MOS混合电路15、第二输入SET/MOS混合电路16、第三输入SET/MOS混合电路17；所述第一信号输入端11与所述第一SET/MOS混合电路15的第一输入端连接；所述第二信号输入端12与所述第一SET/MOS混合电路15的第二输入端以及所述第二SET/MOS混合电路16的第一输入端连接；所述第三信号输入端13与所述第二SET/MOS混合电路16的第二输入端以及所述第三SET/MOS混合电路17的第一输入端连接；所述第四信号输入端14与所述第三SET/MOS混合电路17的第二输入端连接；SET/MOS混合电路包括PMOS管18、NMOS管19和SET管20，所述PMOS管18源极接电源端Vdd；所述NMOS管19漏极与所述PMOS管18的漏极连接；所述SET管20与所述NMOS管19的源极连接。本发明采用的转换模块功耗低、节省了芯片面积，能够提高转换效率。
工作原理：一种格雷码编排模式的重组S盒并行实现方法，包括以下步骤：
A、S盒输入端口输入加密算法中S盒变换前的状态信号，输入的信号发送至转换模块，得到格雷码信号，格雷码信号发送至控制模块中，控制模块将格雷码信号发送至格雷码编码S盒模块中；
B、加密模块对格雷码信号进行加密；
C、转换模块对加密后的格雷码进行转换，形成新的格雷码S盒，从S盒输出端口输出。
本发明结构原理简单，能够实现对重组S盒的加密，加密效率高，提高安全性，而且还能够实现二进制码和格雷码之间的转换。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.一种格雷码编排模式的重组S盒并行实现方法,包括可重构S盒(1)，其特征在于：所述可重构S盒(1)一侧设有S盒输入端口(2)，另一侧设有S盒输出端口(3)，所述可重构S盒(1)内部设有电路板(4)，所述电路板(4)上设有控制模块(5)、存储模块(6)、转换模块(7)、加密模块(8)和格雷码编码S盒模块(9)，所述S盒输入端口(2)分别连接格雷码编码S盒模块(9)和控制模块(5)，所述控制模块(5)分别连接存储模块(6)、转换模块(7)和格雷码编码S盒模块(9)，所述转换模块(7)连接格雷码编码S盒模块(9)，所述加密模块(8)连接格雷码编码S盒模块(9)，所述格雷码编码S盒模块(9)还连接S盒输出端口(3)。
2.根据权利要求1所述的一种格雷码编排模式的重组S盒并行实现方法，其特征在于：所述加密模块包括加密芯片(10)，所述加密芯片(10)的VPP端分别连接VCC端、电阻A(1a)一端、电容A(1b)一端，所述加密芯片(10)的SDA端分别连接电阻A(1a)另一端、电阻B(2a)一端，电阻B(2a)另一端通过电容B(2b)接地，所述加密芯片(10)的GND端接地，SCL端分别连接电阻C(3a)一端、电阻E(5a)一端，电阻E(5a)另一端通过电容C(3b)接地，电阻C(3a)另一端连接电阻D(4a)一端，电阻D(4a)另一端连接电源端。
3.根据权利要求1所述的一种格雷码编排模式的重组S盒并行实现方法，其特征在于：所述转换模块(7)包括第一信号输入端(11)、第二信号输入端(12)、第三信号输入端(13)、第四信号输入端(14)以及第一输入SET/MOS混合电路(15)、第二输入SET/MOS混合电路(16)、第三输入SET/MOS混合电路(17)；所述第一信号输入端(11)与所述第一SET/MOS混合电路(15)的第一输入端连接；所述第二信号输入端(12)与所述第一SET/MOS混合电路(15)的第二输入端以及所述第二SET/MOS混合电路(16)的第一输入端连接；所述第三信号输入端(13)与所述第二SET/MOS混合电路(16)的第二输入端以及所述第三SET/MOS混合电路(17)的第一输入端连接；所述第四信号输入端(14)与所述第三SET/MOS混合电路(17)的第二输入端连接。
4.根据权利要求3所述的一种格雷码编排模式的重组S盒并行实现方法，其特征在于：所述SET/MOS混合电路包括PMOS管(18)、NMOS管(19)和SET管(20)，所述PMOS管(18)源极接电源端Vdd；所述NMOS管(19)漏极与所述PMOS管(18)的漏极连接；所述SET管(20)与所述NMOS管(19)的源极连接。
5.根据权利要求1所述的一种格雷码编排模式的重组S盒并行实现方法，其特征在于：包括以下步骤：
A、S盒输入端口输入的是密码算法中S盒变换前的状态值，转换模块对输入的状态值进行变换，得到格雷码信号，此信号发送至控制模块中，控制模块将格雷码信号发送至格雷码编码S盒模块中；
B、加密模块对格雷码信号进行加密；
C、转换模块对加密后的格雷码进行转换，形成新的格雷码S盒，从S盒输出端口输出。
CN201811179473.7A 2018-10-10 2018-10-10 一种格雷码编排模式的重组s盒并行实现方法 Withdrawn CN109274483A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811179473.7A CN109274483A (zh) 2018-10-10 2018-10-10 一种格雷码编排模式的重组s盒并行实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811179473.7A CN109274483A (zh) 2018-10-10 2018-10-10 一种格雷码编排模式的重组s盒并行实现方法

Publications (1)

Publication Number Publication Date
CN109274483A true CN109274483A (zh) 2019-01-25

Family

ID=65196418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811179473.7A Withdrawn CN109274483A (zh) 2018-10-10 2018-10-10 一种格雷码编排模式的重组s盒并行实现方法

Country Status (1)

Country Link
CN (1) CN109274483A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110266470A (zh) * 2019-06-24 2019-09-20 清华大学 新型分组密码算法轮函数的构造方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110266470A (zh) * 2019-06-24 2019-09-20 清华大学 新型分组密码算法轮函数的构造方式

Similar Documents

Publication Publication Date Title
CN103890712B (zh) 用于随机数产生器的具有磁阻元件的熵源
CN202189369U (zh) 一种防御功耗攻击的集成电路
CN107623675B (zh) 电子装置的网络、电子装置及其检查步骤
CN106850227A (zh) 一种采用cnfet实现的三值puf单元及电路
US9767281B2 (en) Device and method for processing data
CN104318181A (zh) 基于阈值偏差延迟的物理不可克隆函数电路
CN103339891A (zh) 具有有限资源的优良通用散列函数的设计
CN104168012B (zh) 电压电平转换器和实现其的系统
CN109274483A (zh) 一种格雷码编排模式的重组s盒并行实现方法
CN103532700A (zh) 用电信息采集系统通信报文加解密模型
CN108304339B (zh) 一种动态管控系统的串口扩展电路及其工作方法
CN104360976A (zh) 一种ddr接口的数据编解码方法
CN105303127B (zh) 基于三态反相器的物理不可克隆函数电路结构及其应用
WO2004104820A3 (en) A sum bit generation circuit
CN108965118B (zh) 一种dp转ff通信网关及dp转ff的方法
CN110532815B (zh) 一种基于cnfet的三值sram-puf电路
Prasanna et al. Implementation of the advanced encryption standard algorithm on an FPGA for image processing through the universal asynchronous receiver-transmitter protocol
CN102543182B (zh) 随机化电路、存储器控制单元、存储器、通信系统及方法
US20080172512A1 (en) Network card with built-in card reader
CN107766279B (zh) 一种电池通讯隔离电路及装置
CN104463304B (zh) 一种sim卡信号转换方法及装置
CN203573322U (zh) 加密磁头
CN201845339U (zh) Usb安全存储加密电路
CN205453789U (zh) 一种终端内嵌型安全接入模块
CN104601395A (zh) 基于变电站数字化通信的智能记录分析系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190125