CN109273432A - 用于通孔的cdsem检测的对准标记及其制造方法 - Google Patents

用于通孔的cdsem检测的对准标记及其制造方法 Download PDF

Info

Publication number
CN109273432A
CN109273432A CN201810927274.3A CN201810927274A CN109273432A CN 109273432 A CN109273432 A CN 109273432A CN 201810927274 A CN201810927274 A CN 201810927274A CN 109273432 A CN109273432 A CN 109273432A
Authority
CN
China
Prior art keywords
hole
metal
alignment mark
photoresist
cdsem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810927274.3A
Other languages
English (en)
Other versions
CN109273432B (zh
Inventor
邓国贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810927274.3A priority Critical patent/CN109273432B/zh
Publication of CN109273432A publication Critical patent/CN109273432A/zh
Application granted granted Critical
Publication of CN109273432B publication Critical patent/CN109273432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种用于通孔的CDSEM检测的对准标记，包括：形成于半导体衬底上第一金属层，在第一金属层上形成有金属对准标记，金属对准标记由对第一金属层进行刻蚀形成的金属线组成；金属线和第一金属层连接，长度边外侧为沟槽；在第一金属层的表面形成有第一层间膜，在第一层间膜的表面形成有由光阻经过曝光和显影形成的光阻图形，光阻图形中形成有光阻通孔和通孔对准标记；通孔对准标记包括多个且形成于金属对准标记的金属线的正上方。本发明还公开了一种用于通孔的CDSEM检测的对准标记的制造方法。本发明能防止在SEM的对准标记中产生电子积累并消除由电子积累而产生的对准失败的缺陷，能提高、测量的可靠性和提高产量。

Description

用于通孔的CDSEM检测的对准标记及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种用于通孔的关键尺寸(Critical Dimension，CD)扫描电子显微镜(SEM)检测的对准标记。本发明还涉及一种用于通孔的CDSEM检测的对准标记的制造方法。
背景技术
光刻工艺包括光阻涂布，曝光，显影以及后续的检测，检测包括套准精度(overlay)测量，CDSEM测量即采用SEM测量图形的关键尺寸，显影后检测(ADI)。本发明涉及CDSEM测量，在CDSEM测量中，需要先进行光学显微镜(OM)对准，再进行SEM的对准，再进行SEM测量CD值。
为了实现SEM的对准，需要进行SEM的对准标记的设置。SEM测量的CD值是光阻即光刻胶在曝光和显影后形成的光刻胶图形的尺寸，只有在SEM测量结果符合要求时，才进行后续的离子注入或刻蚀工艺。
在集成电路制造中，通孔是形成于金属层之间并用于实现上下金属层的连接。现有工艺中，用于实现通孔的CDSEM检测的对准标记主要是通过在通孔底层的金属层中进行金属刻蚀实现，现说明如下：
首先、如图1A所示，是现有CDSEM检测中进行光学对准的光学对准标记的结构图；即在进行SEM的对准之前，先进行光学对准，这里的光学对准即光学显微镜对准，由图1A所示可知，光学对准标记2形成于半导体衬底如硅衬底1的表面。图1A中的虚线3所示区域为SEM的对准标记，光学对准标记2的尺寸较大，容易实现对准。如图1B所示，是采用图1A的光学对准标记进行光学对准的照片，可以看出，光学对准基本不会出问题。
光学对准完成之后，后续会进行SEM对准。如图2A所示，是现有CDSEM检测中进行SEM对准的对准标记的俯视结构图；图3是沿图2A的AA线的剖面结构图；现有的对准标记3包括金属对准标记101和通孔对准标记102。
金属对准标记101是通过对金属层103进行刻蚀后形成的沟槽组成，在沟槽中填充由层间膜104。
通孔对准标记102是通过光阻105进行曝光和显影后形成。在进行显影之后，还会进行去离子水冲洗工艺，用于去除显影后的残留物。在去离子水冲洗工艺会产生电子106，且电子106会积聚在金属对准标记101的沟槽的底部。
由于SEM是采用电子束进行测量的，金属对准标记101的沟槽的底部积累的电子106会影响到SEM的对准。如图2B所示，是采用图1B的对准标记进行SEM对准的照片；可以看出，照片中找不到对准标记，从而无法实现对准。
而SEM无法实现对准时，也即无法进行后续的CD测量的步骤。如图4所示，是在SEM对准正常情形下进行的CDSEM测量的照片；图4中的光阻通孔102a是由光阻105经过曝光和显影后形成。如果对光阻通孔102a的CDSEM测量结果正常，则会进行后续的ADI检测，ADI检测正常的话则会进行后续的工艺，即以光阻105为掩膜对层间膜104进行刻蚀形成通孔。
由上可知，现有CDSEM测量中，SEM的对准标记中容易产生电子积聚，使得SEM的对准失败，也就无法完成后续的CD测量。
发明内容
本发明要解决的技术问题是提供一种用于通孔的CDSEM检测的对准标记，能防止在SEM的对准标记中产生电子积累并消除由电子积累而产生的对准失败的缺陷。本发明还提供一种用于通孔的CDSEM检测的对准标记的制造方法。
为解决上述技术问题，本发明提供的用于通孔的CDSEM检测的对准标记包括：
第一金属层，所述第一金属层形成于半导体衬底上。
在所述第一金属层上形成有金属对准标记，所述金属对准标记由对所述第一金属层进行刻蚀形成的金属线组成，所述金属线的两条宽度边和所述第一金属层连接，所述金属线的两条长度边外侧形成有由对所述第一金属层刻蚀后形成沟槽。
在所述第一金属层的表面形成有第一层间膜，所述第一层间膜还将所述沟槽填充。
在所述第一层间膜的表面形成有由光阻经过曝光和显影形成的光阻图形，所述光阻图形中形成有将通孔区域打开的光阻通孔，所述光阻图形中还形成有通孔对准标记，所述光阻通孔和所述通孔对准标记中的光阻都被显影去除。
所述通孔对准标记包括多个且形成于所述金属对准标记的金属线的正上方；在所述光阻的显影完成后的去离子水冲洗工艺会在所述通孔对准标记的底部产生电子，所述去离子水冲洗工艺在所述通孔对准标记底部产生的电子会通过所述金属线传导到所述第一金属层上并去除，避免在所述通孔对准标记的底部产生电子积聚，从而消除电子积聚使CDSEM无法对准的缺陷。
进一步的改进是，所述第一金属层的材料包括TiN。
进一步的改进是，在所述半导体衬底上形成有半导体器件，在所述半导体衬底和所述第一金属层之间形成有一层以上的前层层间膜和0层以上的前层金属层。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述半导体器件包括PMOS管和NMOS管。
进一步的改进是，在所述第一层间膜的表面形成有底部抗反射层。
进一步的改进是，组成所述金属对准标记的金属线包括两根且两根所述金属线呈十字交叉结构。
进一步的改进是，所述沟槽包括四个且都为块状结构，四个所述沟槽对称分布在所述金属线的十字交叉结构所分割的四个区域块中。
为解决上述技术问题，本发明提供的用于通孔的CDSEM检测的对准标记的制造方法包括如下步骤：
步骤一、在半导体衬底上形成第一金属层。
步骤二、对所述第一金属层进行光刻刻蚀形成金属线并由所述金属线组成金属对准标记，所述金属线的两条宽度边和所述第一金属层连接，所述金属线的两条长度边外侧形成有由对所述第一金属层刻蚀后形成沟槽。
步骤三、在所述第一金属层的表面形成第一层间膜，所述第一层间膜还将所述沟槽填充。
步骤四、在所述第一层间膜的表面形成光阻，对所述光阻进行曝光和显影形成的光阻图形；所述光阻图形中形成有将通孔区域打开的光阻通孔，所述光阻图形中还形成有通孔对准标记，所述光阻通孔和所述通孔对准标记中的光阻都被显影去除。
所述通孔对准标记包括多个且形成于所述金属对准标记的金属线的正上方；在所述光阻的显影完成后进行去离子水冲洗工艺，所述去离子水冲洗工艺会在所述通孔对准标记的底部产生电子，所述去离子水冲洗工艺在所述通孔对准标记底部产生的电子会通过所述金属线传导到所述第一金属层上并去除，避免在所述通孔对准标记的底部产生电子积聚，从而消除电子积聚使CDSEM无法对准的缺陷。
进一步的改进是，所述第一金属层的材料包括TiN。
进一步的改进是，在所述半导体衬底上形成有半导体器件，在所述半导体衬底和所述第一金属层之间形成有一层以上的前层层间膜和0层以上的前层金属层。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，步骤四在形成所述光阻之前还包括在所述第一层间膜的表面形成底部抗反射层的步骤。
进一步的改进是，组成所述金属对准标记的金属线包括两根且两根所述金属线呈十字交叉结构。
进一步的改进是，所述沟槽包括四个且都为块状结构，四个所述沟槽对称分布在所述金属线的十字交叉结构所分割的四个区域块中。
本发明的技术方案是根据本发明所要解决的技术问题进行精心设计的，本发明的技术方案中，金属对准标记不再是由金属被刻蚀后形成的沟槽区域组成，而是由金属线组成，金属线的宽度边则和大块的金属层接触连接，在金属线的长度边外侧则形成沟槽；后续的由光阻经过曝光和显影形成的通孔对准标记位于金属对准标记的金属线的正上方，这样，在光阻的显影完成后的去离子水冲洗工艺在通孔对准标记的底部产生电子会通过金属线传导到第一金属层上并去除，从而避免在通孔对准标记的底部产生电子积聚，从而消除电子积聚使CDSEM无法对准的缺陷，所以本发明能防止在SEM的对准标记中产生电子积累并消除由电子积累而产生的对准失败的缺陷。
由于本发明能实现很好的SEM的对准，故能提高CDSEM测量的可靠性以及提高产量(throughput)。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1A是现有CDSEM检测中进行光学对准的光学对准标记的结构图；
图1B是采用图1A的光学对准标记进行光学对准的照片；
图2A是现有CDSEM检测中进行SEM对准的对准标记的俯视结构图；
图2B是采用图1B的对准标记进行SEM对准的照片；
图3是沿图2A的AA线的剖面结构图；
图4是在SEM对准正常情形下进行的CDSEM测量的照片；
图5是本发明实施例CDSEM检测中进行SEM对准的对准标记的俯视结构图；
图6是沿图5的BB线的剖面结构图；
图7是本发明实施例中采用图5的对准标记进行SEM对准的照片。
具体实施方式
如图5所示，是本发明实施例CDSEM检测中进行SEM对准的对准标记的俯视结构图；图6是沿图5的BB线的剖面结构图；本发明实施例用于通孔的CDSEM检测的对准标记3a包括：
第一金属层203，所述第一金属层203形成于半导体衬底1上；
在所述第一金属层203上形成有金属对准标记，所述金属对准标记由对所述第一金属层203进行刻蚀形成的金属线201组成，所述金属线201的两条宽度边201a和所述第一金属层203连接，所述金属线201的两条长度边201b外侧形成有由对所述第一金属层203刻蚀后形成沟槽205。所述沟槽205和所述金属线201能形成反差以便进行SEM对准。
在所述第一金属层203的表面形成有第一层间膜204，所述第一层间膜204还将所述沟槽205填充。
在所述第一层间膜204的表面形成有由光阻206经过曝光和显影形成的光阻206图形，所述光阻206图形中形成有将通孔区域打开的光阻通孔，所述光阻206图形中还形成有通孔对准标记202，所述光阻通孔和所述通孔对准标记202中的光阻206都被显影去除。
所述通孔对准标记202包括多个且形成于所述金属对准标记的金属线201的正上方；在所述光阻206的显影完成后的去离子水冲洗工艺会在所述通孔对准标记202的底部产生电子，所述去离子水冲洗工艺在所述通孔对准标记202底部产生的电子会通过所述金属线201传导到所述第一金属层203上并去除，避免在所述通孔对准标记202的底部产生电子积聚，从而消除电子积聚使CDSEM无法对准的缺陷。
本发明实施例中，所述第一金属层203的材料包括TiN。
在所述半导体衬底1上形成有半导体器件，在所述半导体衬底1和所述第一金属层203之间形成有一层以上的前层层间膜和0层以上的前层金属层。
所述半导体衬底1为硅衬底。
所述半导体器件包括PMOS管和NMOS管。
在所述第一层间膜204的表面形成有底部抗反射层。
组成所述金属对准标记的金属线201包括两根且两根所述金属线201呈十字交叉结构。
所述沟槽205包括四个且都为块状结构，四个所述沟槽205对称分布在所述金属线201的十字交叉结构所分割的四个区域块中。
本发明实施例的技术方案是根据本发明所要解决的技术问题进行精心设计的，本发明实施例的技术方案中，金属对准标记不再是由金属被刻蚀后形成的沟槽区域组成，而是由金属线201组成，这和现有技术中通过沟槽形成金属对准标记正好相反；金属线201的宽度边201a则和大块的金属层203接触连接，在金属线201的长度边201b外侧则形成沟槽205；后续的由光阻经过曝光和显影形成的通孔对准标记202位于金属对准标记的金属线201的正上方，这样，在光阻206的显影完成后的去离子水冲洗工艺在通孔对准标记的底部产生电子会通过金属线传导到第一金属层203上并去除，从而避免在通孔对准标记的底部产生电子积聚，从而消除电子积聚使CDSEM无法对准的缺陷，所以本发明实施例能防止在SEM的对准标记中产生电子积累并消除由电子积累而产生的对准失败的缺陷。
由于本发明实施例能实现很好的SEM的对准，故能提高CDSEM测量的可靠性以及提高产量(throughput)。如图7所示，是本发明实施例中采用图5的对准标记进行SEM对准的照片，可以看出，图7的照片中能找到由金属线201组成的金属对准标记。
本发明实施例用于通孔的CDSEM检测的对准标记的制造方法包括如下步骤：
步骤一、在半导体衬底1上形成第一金属层203。
所述第一金属层203的材料包括TiN。
在所述半导体衬底1上形成有半导体器件，在所述半导体衬底1和所述第一金属层203之间形成有一层以上的前层层间膜和0层以上的前层金属层。
所述半导体衬底1为硅衬底。
步骤二、对所述第一金属层203进行光刻刻蚀形成金属线201并由所述金属线201组成金属对准标记，所述金属线201的两条宽度边201a和所述第一金属层203连接，所述金属线201的两条长度边201b外侧形成有由对所述第一金属层203刻蚀后形成沟槽205。
组成所述金属对准标记的金属线201包括两根且两根所述金属线201呈十字交叉结构。
所述沟槽205包括四个且都为块状结构，四个所述沟槽205对称分布在所述金属线201的十字交叉结构所分割的四个区域块中。
步骤三、在所述第一金属层203的表面形成第一层间膜204，所述第一层间膜204还将所述沟槽205填充。
步骤四、在所述第一层间膜204的表面形成底部抗反射层。
在所述第一层间膜204的表面的底部抗反射层表面形成光阻206，对所述光阻206进行曝光和显影形成的光阻206图形；所述光阻206图形中形成有将通孔区域打开的光阻通孔，所述光阻206图形中还形成有通孔对准标记202，所述光阻通孔和所述通孔对准标记202中的光阻206都被显影去除。
所述通孔对准标记202包括多个且形成于所述金属对准标记的金属线201的正上方；在所述光阻206的显影完成后进行去离子水冲洗工艺，所述去离子水冲洗工艺会在所述通孔对准标记202的底部产生电子，所述去离子水冲洗工艺在所述通孔对准标记202底部产生的电子会通过所述金属线201传导到所述第一金属层203上并去除，避免在所述通孔对准标记202的底部产生电子积聚，从而消除电子积聚使CDSEM无法对准的缺陷。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种用于通孔的CDSEM检测的对准标记，其特征在于，包括：
第一金属层，所述第一金属层形成于半导体衬底上；
在所述第一金属层上形成有金属对准标记，所述金属对准标记由对所述第一金属层进行刻蚀形成的金属线组成，所述金属线的两条宽度边和所述第一金属层连接，所述金属线的两条长度边外侧形成有由对所述第一金属层刻蚀后形成沟槽；
在所述第一金属层的表面形成有第一层间膜，所述第一层间膜还将所述沟槽填充；
在所述第一层间膜的表面形成有由光阻经过曝光和显影形成的光阻图形，所述光阻图形中形成有将通孔区域打开的光阻通孔，所述光阻图形中还形成有通孔对准标记，所述光阻通孔和所述通孔对准标记中的光阻都被显影去除；
所述通孔对准标记包括多个且形成于所述金属对准标记的金属线的正上方；在所述光阻的显影完成后的去离子水冲洗工艺会在所述通孔对准标记的底部产生电子，所述去离子水冲洗工艺在所述通孔对准标记底部产生的电子会通过所述金属线传导到所述第一金属层上并去除，避免在所述通孔对准标记的底部产生电子积聚，从而消除电子积聚使CDSEM无法对准的缺陷。
2.如权利要求1所述的用于通孔的CDSEM检测的对准标记，其特征在于：所述第一金属层的材料包括TiN。
3.如权利要求1所述的用于通孔的CDSEM检测的对准标记，其特征在于：在所述半导体衬底上形成有半导体器件，在所述半导体衬底和所述第一金属层之间形成有一层以上的前层层间膜和0层以上的前层金属层。
4.如权利要求3所述的用于通孔的CDSEM检测的对准标记，其特征在于：所述半导体衬底为硅衬底。
5.如权利要求3所述的用于通孔的CDSEM检测的对准标记，其特征在于：所述半导体器件包括PMOS管和NMOS管。
6.如权利要求1所述的用于通孔的CDSEM检测的对准标记，其特征在于：在所述第一层间膜的表面形成有底部抗反射层。
7.如权利要求1所述的用于通孔的CDSEM检测的对准标记，其特征在于：组成所述金属对准标记的金属线包括两根且两根所述金属线呈十字交叉结构。
8.如权利要求7所述的用于通孔的CDSEM检测的对准标记，其特征在于：所述沟槽包括四个且都为块状结构，四个所述沟槽对称分布在所述金属线的十字交叉结构所分割的四个区域块中。
9.一种用于通孔的CDSEM检测的对准标记的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上形成第一金属层；
步骤二、对所述第一金属层进行光刻刻蚀形成金属线并由所述金属线组成金属对准标记，所述金属线的两条宽度边和所述第一金属层连接，所述金属线的两条长度边外侧形成有由对所述第一金属层刻蚀后形成沟槽；
步骤三、在所述第一金属层的表面形成第一层间膜，所述第一层间膜还将所述沟槽填充；
步骤四、在所述第一层间膜的表面形成光阻，对所述光阻进行曝光和显影形成的光阻图形；所述光阻图形中形成有将通孔区域打开的光阻通孔，所述光阻图形中还形成有通孔对准标记，所述光阻通孔和所述通孔对准标记中的光阻都被显影去除；
所述通孔对准标记包括多个且形成于所述金属对准标记的金属线的正上方；在所述光阻的显影完成后进行去离子水冲洗工艺，所述去离子水冲洗工艺会在所述通孔对准标记的底部产生电子，所述去离子水冲洗工艺在所述通孔对准标记底部产生的电子会通过所述金属线传导到所述第一金属层上并去除，避免在所述通孔对准标记的底部产生电子积聚，从而消除电子积聚使CDSEM无法对准的缺陷。
10.如权利要求9所述的用于通孔的CDSEM检测的对准标记的制造方法，其特征在于：所述第一金属层的材料包括TiN。
11.如权利要求9所述的用于通孔的CDSEM检测的对准标记的制造方法，其特征在于：在所述半导体衬底上形成有半导体器件，在所述半导体衬底和所述第一金属层之间形成有一层以上的前层层间膜和0层以上的前层金属层。
12.如权利要求11所述的用于通孔的CDSEM检测的对准标记的制造方法，其特征在于：所述半导体衬底为硅衬底。
13.如权利要求9所述的用于通孔的CDSEM检测的对准标记的制造方法，其特征在于：步骤四在形成所述光阻之前还包括在所述第一层间膜的表面形成底部抗反射层的步骤。
14.如权利要求9所述的用于通孔的CDSEM检测的对准标记的制造方法，其特征在于：组成所述金属对准标记的金属线包括两根且两根所述金属线呈十字交叉结构。
15.如权利要求14所述的用于通孔的CDSEM检测的对准标记的制造方法，其特征在于：所述沟槽包括四个且都为块状结构，四个所述沟槽对称分布在所述金属线的十字交叉结构所分割的四个区域块中。
CN201810927274.3A 2018-08-15 2018-08-15 用于通孔的cdsem检测的对准标记及其制造方法 Active CN109273432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810927274.3A CN109273432B (zh) 2018-08-15 2018-08-15 用于通孔的cdsem检测的对准标记及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810927274.3A CN109273432B (zh) 2018-08-15 2018-08-15 用于通孔的cdsem检测的对准标记及其制造方法

Publications (2)

Publication Number Publication Date
CN109273432A true CN109273432A (zh) 2019-01-25
CN109273432B CN109273432B (zh) 2020-10-09

Family

ID=65153458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810927274.3A Active CN109273432B (zh) 2018-08-15 2018-08-15 用于通孔的cdsem检测的对准标记及其制造方法

Country Status (1)

Country Link
CN (1) CN109273432B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111447364A (zh) * 2020-04-15 2020-07-24 上海华力集成电路制造有限公司 一种cdsem图像处理方法及其装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143519A (zh) * 2014-08-01 2014-11-12 上海华力微电子有限公司 一种产品通孔刻蚀缺陷的检测方法
US20150076665A1 (en) * 2013-09-18 2015-03-19 United Microelectronics Corp. Alignment mark structure
JP2015226998A (ja) * 2014-05-30 2015-12-17 株式会社ソノコム アライメントマークを有するスクリーン製版
CN205452279U (zh) * 2016-03-22 2016-08-10 中芯国际集成电路制造(北京)有限公司 具有对准标记的半导体结构
CN205452277U (zh) * 2016-03-22 2016-08-10 中芯国际集成电路制造(北京)有限公司 具有对准标记的半导体结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150076665A1 (en) * 2013-09-18 2015-03-19 United Microelectronics Corp. Alignment mark structure
JP2015226998A (ja) * 2014-05-30 2015-12-17 株式会社ソノコム アライメントマークを有するスクリーン製版
CN104143519A (zh) * 2014-08-01 2014-11-12 上海华力微电子有限公司 一种产品通孔刻蚀缺陷的检测方法
CN205452279U (zh) * 2016-03-22 2016-08-10 中芯国际集成电路制造(北京)有限公司 具有对准标记的半导体结构
CN205452277U (zh) * 2016-03-22 2016-08-10 中芯国际集成电路制造(北京)有限公司 具有对准标记的半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111447364A (zh) * 2020-04-15 2020-07-24 上海华力集成电路制造有限公司 一种cdsem图像处理方法及其装置
CN111447364B (zh) * 2020-04-15 2021-11-26 上海华力集成电路制造有限公司 一种cdsem图像处理方法及其装置

Also Published As

Publication number Publication date
CN109273432B (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
JP4567110B2 (ja) 装置能力測定による近接効果測定方法及び装置
JP5359430B2 (ja) パターン形成方法、インプリントモールド及びフォトマスク
TWI655674B (zh) 使用極紫外線光微影技術形成積體電路結構之方法及相關積體電路結構
US6251745B1 (en) Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits
US7865866B2 (en) Method of inspecting mask using aerial image inspection apparatus
US10833022B2 (en) Structure and method to improve overlay performance in semiconductor devices
CN109273432A (zh) 用于通孔的cdsem检测的对准标记及其制造方法
Flack et al. One micron redistribution for fan-out wafer level packaging
US7736844B2 (en) Overlay mark and method of forming the same
US8003311B2 (en) Integrated circuit system employing multiple exposure dummy patterning technology
TW201036034A (en) Semiconductor-device manufacturing method and exposure method
KR20110001804A (ko) 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
KR100771378B1 (ko) 반도체 소자 및 그 제조 방법
US7989228B2 (en) Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing
US6455332B1 (en) Methodology to mitigate electron beam induced charge dissipation on polysilicon fine patterning
JP4541847B2 (ja) 位置合わせ精度検出方法
US6680474B2 (en) Semiconductor calibration wafer with no charge effect
JP2008243916A (ja) 荷電粒子線露光用マスクの製造方法および荷電粒子線露光用マスク
JP5034410B2 (ja) 現像ローディング測定方法および現像ローディング測定基板
TWI789254B (zh) 選擇光刻製程的方法及半導體處理系統
KR100868634B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
CN116156998A (zh) 超导约瑟夫森结及其制备方法
US20050019697A1 (en) Method of treating wafers with photoresist to perform metrology analysis using large current e-beam systems
CN117878098A (zh) 一种用于硅通孔tsv套刻标记
CN116156999A (zh) 约瑟夫森结及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant