CN109254795A - 并行控制方法及电子设备 - Google Patents
并行控制方法及电子设备 Download PDFInfo
- Publication number
- CN109254795A CN109254795A CN201710571070.6A CN201710571070A CN109254795A CN 109254795 A CN109254795 A CN 109254795A CN 201710571070 A CN201710571070 A CN 201710571070A CN 109254795 A CN109254795 A CN 109254795A
- Authority
- CN
- China
- Prior art keywords
- operating system
- data packet
- processor
- coagulation device
- destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000015271 coagulation Effects 0.000 claims abstract description 155
- 238000005345 coagulation Methods 0.000 claims abstract description 155
- 238000005192 partition Methods 0.000 claims abstract description 100
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 22
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 239000003550 marker Substances 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 9
- 235000013399 edible fruits Nutrition 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000006399 behavior Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8038—Associative processors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供的并行控制方法及电子设备，通过采用存储器、至少两个环状互联的处理器、和至少一个桥片，至少两个处理器中包括至少一个连接有桥片的一级处理器，存储器包括若干存储分区，每个存储分区分别连接一个处理器，每个存储分区分别运行有一操作系统，一级处理器接收由其相应的第一操作系统根据数据包确定的发送执行指令或转发指令，并根据执行指令处理数据包将处理结果存储在一级处理器连接的存储分区中，还根据转发指令向与目标操作系统相应的目标处理器转发数据包，目标处理器处理数据包并将处理结果存储相应的存储分区中，从而使单板卡上的每个操作系统的硬件资源能够实现物理隔离，提高数据安全。
Description
技术领域
本发明涉及一种计算机技术，尤其涉及一种并行控制方法及电子设备。
背景技术
现有的基于单板卡的多操作系统并行控制方法都是通过架设虚拟机的方式实现的。具体来说，其首先运行拥有管理所有单板卡的硬件资源权限的监管机操作系统，由监管机操作系统将单板卡的硬件资源抽象出来，并赋予架设在该单板卡上的各个虚拟机使用这些抽象出来的硬件资源的权限，其中的硬件资源例如处理器资源和内存存储器资源，通过这样的方式实现对单板卡上的多操作系统并行控制。
但是，在运行多个操作系统时，各个虚拟机使用的硬件资源监管机操作系统是与各个虚拟机共享是基于同一单板卡上的硬件资源的，其无法做到在硬件资源的绝对隔离，容易发生数据泄露等安全问题。
发明内容
本发明是针对上述现有技术中的多个操作系统在同时运行时，单板卡上的硬件资源不能绝对隔离，容易发生数据泄露等安全问题的缺陷所提出的。
一方面，本发明提供的并行控制方法应用于电子设备中，电子设备包括存储器、至少两个环状互联的处理器、和至少一个桥片；其中，所述至少两个环状互联的处理器中包括至少一个连接有桥片的一级处理器；所述存储器包括若干存储分区，每个存储分区分别连接一个处理器，每个存储分区分别安装有一操作系统；
所述并行控制方法，包括：
所述一级处理器向第一操作系统发送数据包，所述第一操作系统为运行在与所述一级处理器连接的存储分区上的操作系统；
所述第一操作系统根据所述数据包确定目标操作系统；
若所述目标操作系统是所述第一操作系统，则所述第一操作系统向所述一级处理器发送执行指令；所述一级处理器处理所述数据包并将处理结果存储在所述一级处理器连接的存储分区中；
若所述目标操作系统不是所述第一操作系统，则所述第一操作系统向所述一级处理器发送转发指令；所述一级处理器向目标处理器转发所述数据包，所述目标处理器为所述目标操作系统所在的存储分区所连接的处理器；所述目标处理器处理所述数据包并将处理结果存储在所述目标操作系统所在的存储分区中。
进一步地，所述一级处理器向第一操作系统发送数据包之前，还包括：
所述一级处理器通过连接的桥片接收所述数据包。
进一步地，所述第一操作系统根据所述数据包确定目标操作系统包括：
所述第一操作系统根据所述数据包中的标识位确定所述目标操作系统。
进一步地，所述一级处理器向目标处理器转发所述数据包，包括：
所述一级处理器向自身连接的下一级处理器转发所述数据包和目标处理器标识，所述一级处理器连接的下一级处理器向自身连接的下一级处理器转发所述数据包和目标处理器标识，直至所述数据包发送至所述目标处理器。
进一步地，所述一级处理器向第一操作系统发送数据包之前，还包括：
根据操作系统的数量，对所述存储器进行分区。
另一方面，本发明还提供了一种电子设备，包括：
存储器、至少两个环状互联的处理器、至少一个桥片和操作系统；其中，所述至少两个环状互联的处理器中包括至少一个连接有桥片的一级处理器；所述存储器包括若干存储分区，每个存储分区分别连接一个处理器，每个存储分区分别运行有一操作系统，其中，所述操作系统中包括运行在与所述一级处理器连接的存储分区上的第一操作系统；
所述第一操作系统用于根据接收的所述一级处理器发送的数据包确定目标操作系统；在确定所述目标操作系统是所述第一操作系统时，向所述一级处理器发送执行指令，在确定所述目标操作系统不是所述第一操作系统时，向所述一级处理器发送转发指令；
所述一级处理器用于向所述第一操作系统发送数据包；在接收所述第一操作系统发送的所述执行指令之后，处理所述数据包并将处理结果存储在所述一级处理器连接的存储分区中；在接收所述第一操作系统发送的转发指令后，向目标处理器转发所述数据包，所述目标处理器为所述目标操作系统所在的存储分区所连接的处理器；其中，当所述目标操作系统不是所述第一操作系统时，所述目标处理器处理所述数据包并将处理结果存储在所述目标操作系统所在的存储分区中。
进一步地，所述一级处理器在向所述第一操作系统发送数据包之前，还通过连接的桥片接收所述数据包。
进一步地，所述第一操作系统用于根据所述数据包中的标识位确定所述目标操作系统。
进一步地，所述一级处理器具体用于：
所述一级处理器向自身连接的下一级处理器转发所述数据包和目标处理器标识，所述一级处理器连接的下一级处理器向自身连接的下一级处理器转发所述数据包和目标处理器标识，直至所述数据包发送至所述目标处理器。
进一步地，所述电子设备还包括：分区模块；所述分区模块用于在一级处理器向第一操作系统发送数据包之前，根据操作系统的数量，对所述存储器进行分区。
本发明提供的并行控制方法及电子设备，通过采用存储器、至少两个环状互联的处理器、和至少一个桥片，至少两个环状互联的处理器中包括至少一个连接有桥片的一级处理器，存储器包括若干存储分区，每个存储分区分别连接一个处理器，每个存储分区分别运行有一操作系统的结构；并且采用一级处理器向与一级处理器相应的第一操作系统发送数据包，第一操作系统根据数据包确定目标操作系统。在目标操作系统是第一操作系统时，一级处理器根据接收的由第一操作系统发送的执行指令处理数据包并将处理结果存储在一级处理器连接的存储分区中；在目标操作系统不是第一操作系统时，一级处理器根据接收的由第一操作系统发送的转发指令向目标操作系统所在的存储分区连接的目标处理器转发数据包，目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中，从而使单板卡上运行多个操作系统时，每个操作系统的硬件资源能够实现物理隔离，数据的安全得到了保障。
附图说明
图1为本发明实施例一提供的一种并行控制方法的流程示意图；
图2为本发明实施例二提供的一种并行控制方法的流程示意图；
图3为本发明实施例三提供的一种电子设备的结构示意图；
图4为本发明实施例三提供的一种电子设备的连接结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
图1为本发明实施例一提供的一种并行控制方法的流程示意图。
需要说明的是，图1所示的并行控制方法是应用于电子设备中的，该电子设备包括存储器、至少两个环状互联的处理器、和至少一个桥片；其中，至少两个环状互联的处理器中包括至少一个一级处理器，每个一级处理器连接有一个桥片；存储器包括若干存储分区，每个存储分区分别连接一个处理器，每个存储分区分别安装有一操作系统，具体可根据操作系统的数量，对存储器进行分区。
如图1所示，该并行控制方法具体包括：
步骤101、一级处理器向第一操作系统发送数据包，所述第一操作系统为运行在与一级处理器连接的存储分区上的操作系统。
具体来说，每个一级处理器连接有一桥片，一级处理器可通过桥片接收和发送数据包。因此，在一级处理器向运行在与一级处理器连接的存储分区上的操作系统发送数据包之前，一级处理器可通过连接的桥片接收该数据包，此外每个一级处理器还连接有一存储分区，且该存储分区上运行有一操作系统，在一级处理器接收数据包之后，将数据包发送至该一级处理器连接的存储分区上的第一操作系统，该数据包具体可为由用户触发输入输出(Input Output,简称IO)设备所产生的，也可为按照既定IO操作生成的，其数据包中具体可包括有用于表示数据包指向信息的标识位以及用于表示数据包内容的数据信息。
步骤102、第一操作系统根据数据包判定目标操作系统是否为第一操作系统。
若目标操作系统是一级处理器连接的存储分区运行的第一操作系统，则执行步骤103；若目标操作系统不是一级处理器连接的存储分区运行的第一操作系统，则执行步骤105。
步骤103、第一操作系统向一级处理器发送执行指令。
步骤104、一级处理器处理数据包并将处理结果存储在一级处理器连接的存储分区中。
步骤105、第一操作系统向一级处理器发送转发指令。
步骤106、一级处理器向目标操作系统所在的存储分区连接的目标处理器转发数据包。
步骤107、目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中。
具体来说，在上述步骤102-107中，接收到一级处理器所发送的数据包的第一操作系统，将根据数据包中的标识位对该数据包所指向的目标操作系统进行判定，该标识位具体可为物理地址，如各分区操作系统的网络物理地址，各分区操作系统的物理编号等，该标识位具体可为虚拟地址，如该操作系统所基于的局域网络的网络协议地址等。即，第一操作系统根据数据包中的标识位确定该数据包所针对的目标操作系统。
当目标操作系统是一级处理器连接的存储分区运行的第一操作系统时，一级处理器向目标操作系统所在的存储分区连接的目标处理器转发数据包，目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中。也就是说，在本实施例一所基于的电子设备中，当第一操作系统确定该目标操作系统为自己时，直接向一级处理器发送执行该数据包的执行指令，一级处理器将根据接收的执行指令对数据包进行处理，并将处理结果存储在与自己连接的第一存储分区中。
当目标操作系统不是一级处理器连接的存储分区运行的第一操作系统时，第一操作系统向一级处理器发送转发指令，一级处理器向目标操作系统所在的存储分区连接的目标处理器转发数据包，目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中。
也就是说，在本实施例一所基于的电子设备中，当第一操作系统确定该目标操作系统不为自己时，向一级处理器发送转发该数据包的转发指令，一级处理器将根据接收的转发指令将该数据包以直接或间接的方式转发至目标处理器，目标处理器可对该数据包进行处理并将处理结果存储在与该目标处理器相连的存储分区中。
进一步来说，以处理器的数量是三为例，由于三个处理器之间为环状互联的，其中的任意两个处理器均可进行数据传输。当一级处理器在接收转发指令后，可将该数据包分别同时转发至其他两个处理器处，以使其他两个处理器中的目标处理器对该数据包进行处理；或者，一级处理器也可将该数据包转发至其他两个处理器中的任意一个处理器处，若接收到该数据包的处理器为目标处理器，则该处理器对数据包进行处理，若接收到该数据包的处理器不为目标处理器，则该处理器可将该数据包转发至其他两个处理器中的另一个处理器处，并由该另一个处理器对数据包进行处理；或者，一级处理器还可将该数据包转发至其他两个处理器中的任意一个处理器处，若接收到该数据包的处理器为目标处理器，则该处理器对数据包进行处理，若接收到该数据包的处理器不为目标处理器，则该处理器向一级处理器反馈相应处理失败的信息，以使一级处理器将该数据包发送至其他两个处理器中的另一个处理器处，并由该另一个处理器对数据包进行处理。
通过上述步骤101-107的并行控制方法，从而使该电子设备中所运行的每一个操作系统都各自拥有独立的处理器资源和存储资源，其可有效保证数据的安全。而当需要使用IO资源时，则通过第一操作系统的判定机制，利用一级处理器对该数据包进行执行处理或转发处理的操作，从而满足各操作系统对IO资源的需求，相应的，由于处理后所得到的结果均存储在与各处理器连接的存储分区中，其数据安全能够得到保障。
本发明实施例一提供的并行控制方法采用一级处理器向与一级处理器相应的第一操作系统发送数据包，第一操作系统根据数据包确定目标操作系统。在目标操作系统是一级处理器连接的存储分区运行的第一操作系统时，一级处理器根据接收的由操作系统发送的执行指令处理数据包并将处理结果存储在一级处理器连接的存储分区中；在目标操作系统不是一级处理器连接的存储分区运行的第一操作系统时，一级处理器根据接收的由第一操作系统发送的转发指令向目标操作系统所在的存储分区连接的目标处理器转发数据包，目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中，从而使单板卡上运行多个操作系统时，每个操作系统的硬件资源能够实现物理隔离，数据的安全得到了保障。
为了便于对本实施例二提供的并行控制方法进行阐述，本实施例二以处理器的数量为四个为例，对并行控制方法进行说明。图2为本发明实施例二提供的一种并行控制方法的流程示意图，在图1所示实施方式的基础上，如图2所示，该方法包括：
步骤201、一级处理器向安装在与一级处理器连接的存储分区上的第一操作系统发送数据包。
步骤202、第一操作系统根据数据包判定目标操作系统是否为与一级处理器连接的存储分区运行的第一操作系统。
若目标操作系统是一级处理器连接的存储分区运行的第一操作系统，则执行步骤203；若目标操作系统不是一级处理器连接的存储分区运行的第一操作系统，则执行步骤205。
步骤203、第一操作系统向一级处理器发送执行指令。
步骤204、一级处理器处理数据包并将处理结果存储在一级处理器连接的存储分区中。
步骤205、第一操作系统向一级处理器发送转发指令；
步骤206、一级处理器向自身连接的下一级处理器转发数据包和目标处理器标识，一级处理器连接的下一级处理器向自身连接的下一级处理器转发数据包和目标处理器标识，直至数据包发送至目标处理器。
步骤207、目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中。
在上述步骤201-207中，与实施例一类似的是：
一级处理器可通过连接的桥片接收数据包，并向其相应的第一操作系统发送数据包，该数据包具体可为由用户触发输入输出(Input Output,简称IO)设备所产生的，也可为按照既定IO操作生成的，其数据包中具体可包括有用于表示数据包指向信息的标识位以及用于表示数据包内容的数据信息。
第一操作系统在接收到一级处理器所发送的数据包之后，根据数据包中的标识位对该数据包所指向的目标操作系统进行判定，该标识位具体可为物理地址，如各分区操作系统的网络物理地址，各分区操作系统的物理编号等，该标识位具体可为虚拟地址，如操作系统所基于的局域网络的网络协议地址等。即，第一操作系统根据数据包中的标识位确定该数据包所针对的目标操作系统。
当目标操作系统是一级处理器连接的存储分区所运行的第一操作系统时，一级处理器向目标操作系统所在的存储分区连接的目标处理器转发数据包，目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中。也就是说，在本实施例二所基于的电子设备中，当第一操作系统确定该目标操作系统为自己时，直接向一级处理器发送执行该数据包的执行指令，一级处理器将根据接收的执行指令对数据包进行处理，并将处理结果存储在与自己连接的存储分区中。
与实施例一不同的是：
由于本实施例二中的处理器的数量为四个，且这四个处理器为环状互联的，也就是说，仅有两个处理器与一级处理器连接，剩余的最后一个处理器并不与一级处理器连接。当第一操作系统向一级处理器发送转发指令时，该转发指令中可包括由目标处理器标识。
具体来说，当目标操作系统不是一级处理器连接的存储分区运行的第一操作系统，且该目标操作系统是与一级处理器连接的两个处理器所对应的操作系统时，则与实施例一类似：第一操作系统向一级处理器发送转发指令，一级处理器向目标操作系统所在的存储分区连接的目标处理器转发数据包，目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中。也就是说，在本实施例二所基于的电子设备中，当第一操作系统确定该目标操作系统不为自己时，直接向一级处理器发送转发该数据包的转发指令，一级处理器将根据接收的转发指令中的目标处理器标识将该数据包转发至目标处理器，目标处理器可对该数据包进行处理并将处理结果存储在与该目标处理器相连的存储分区中，即一级处理器可根据转发指令将数据包转发至与自己环状互联的其他两个处理器中的目标处理器处，以使该目标处理器对数据包进行处理。
而当目标操作系统不是一级处理器连接的存储分区安装的第一操作系统，且该目标操作系统为与一级处理器不连接的处理器所对应的第一操作系统时，则首先由一级处理器向自身连接的下一级处理器转发数据包和目标处理器标识，一级处理器连接的下一级处理器向自身连接的下一级处理器转发数据包和目标处理器标识，直至数据包发送至目标处理器。也就是说，在本实施例二所基于的电子设备中，当第一操作系统确定该目标操作系统为不与一级处理器连接的处理器时，第一操作系统可向一级处理器发送包括目标处理器标识的转发指令，一级处理器根据接收到的转发指令将数据包和目标处理器标识转发至与一级处理器连接的两个处理器，当这两个处理器接收到数据包和目标处理器标识时，若该目标处理器标识与自身标识不符，则将该数据包和目标处理器标识继续转发至下一级处理器，直至数据包被转发至目标处理器。目标处理器可对该数据包进行处理并将处理结果存储在与该目标处理器相连的存储分区中。
需要进一步说明的是：在上述实任意实施方式的基础上，当电子设备中的至少两个环状互联的处理器中的多个处理器都连接有桥片时，通过桥片接收到数据包的那个处理器则直接作为一级处理器并执行上述的并行控制方法。
举例来说，若电子设备中的处理器数量为四个，其分别为0号处理器、1号处理器、2号处理器和3号处理器，其中，0号处理器分别与1号处理器和2号处理器通过HT总线连接，3号处理器分别与1号处理器和2号处理器通过HT总线连接。同时，0号处理器、1号处理器和3号处理器分别接有一桥片，当数据包通过0号处理器上的桥片发送至0号处理器时，该0号处理器可作为一级处理器；类似的，当数据包通过3号处理器上的桥片发送至3号处理器时该3号处理器可作为一级处理器。
本发明实施例二提供的并行控制方法，通过采用一级处理器向自身连接的下一级处理器转发数据包和目标处理器标识，一级处理器连接的下一级处理器向自身连接的下一级处理器转发数据包和目标处理器标识，直至数据包发送至目标处理的转发机制，能够增加基于单板卡的多操作系统的数量，且各操作系统之间的硬件资源隔离，数据的安全得到了保障。
为了解决在运行多个操作系统时，各个虚拟机使用的硬件资源监管机操作系统是与各个虚拟机共享是基于同一单板卡上的硬件资源的，其无法做到在硬件资源的绝对隔离，容易发生数据泄露等安全问题，本发明实施例三提供了一种电子设备，该电子设备包括：
存储器、至少两个环状互联的处理器、至少一个桥片和操作系统；其中，至少两个环状互联的处理器中包括至少一个一级处理器，每个一级处理器连接一个桥片；存储器包括若干存储分区，每个存储分区分别连接一个处理器，每个存储分区分别运行有一操作系统，其中，所述操作系统中包括运行在与所述一级处理器连接的存储分区上的第一操作系统。
其中，第一操作系统用于根据接收的一级处理器发送的数据包确定目标操作系统；在确定目标操作系统是第一操作系统时，向一级处理器发送执行指令，在确定目标操作系统不是第一操作系统时，向一级处理器发送转发指令。一级处理器用于向第一操作系统发送数据包；在接收第一操作系统发送的执行指令之后，处理数据包并将处理结果存储在一级处理器连接的存储分区中；在接收第一操作系统发送的转发指令后，向目标处理器转发数据包，目标处理器为目标操作系统所在的存储分区连接处理器；其中，当目标操作系统不是第一操作系统时，目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中。
举例来说，图3为本发明实施例三提供的一种电子设备的连接结构示意图，环状互联的处理器具体的连接方式可如图3所示，当环状互联的处理器为0号处理器10和1号处理器11时，0号处理器10的HT总线的低位HT0_LO与1号处理器11的高位HT0_HI通过8位HT总线连接，0号处理器10的HT总线的高位HT0_HI低位HT0_LO与1号处理器11的低位HT0_LO通过8位HT总线连接。此外，若0号处理器10作为一级处理器，则0号处理器10的HT1号端口HT1还通过16位HT总线连接有桥片20。此外，0号处理器10的CPU0还连接有储存器中的0号存储分区30，1号处理器11的CPU1还连接有储存器中的1号存储分区31。
进一步地，一级处理器在向第一操作系统发送数据包之前，还通过连接的桥片接收数据包。
进一步地，第一操作系统用于根据数据包中的标识位确定目标操作系统。
进一步地，该电子设备还包括：分区模块，该分区模块用于在一级处理器向第一操作系统发送数据包之前，根据操作系统的数量，对存储器进行分区。
为了更好的说明本发明提供的电子设备，本发明实施例三将以处理器的数量为4个为例进行说明：
图4为本发明实施例三提供的一种电子设备的连接结构示意图,如图4所示，该电子设备具体包括：
0号处理器10、1号处理器11、2号处理器12和3号处理器13之间采用环状互联的方式进行连接，具体来说，可采用HT总线将各个处理器连接在一起，如采用图4所示的结构，0号处理器10的HT端口中的低位与1号处理器11的HT端口中的高位通过8位HT总线连接，1号处理器11的HT端口中的低位与2号处理器12的HT端口中的高位通过8位HT总线连接，2号处理器12的HT端口中的低位与3号处理器13的HT端口中的高位通过8位HT总线连接，3号处理器13的HT端口中的低位与0号处理器10的HT端口中的高位通过8位HT总线连接，通过这样的连接方式使各处理器进行环状互联。其中，0号处理器10与桥片20通过16位HT总线连接，即该0号处理器10作为本实施例中的一级处理器。
存储器则包括与0号处理器10连接的0号存储分区30、与1号处理器11连接的1号存储分区31、与2号处理器12连接的2号存储分区32和与3号处理器13连接的3号存储分区33。此外，0号存储分区30、1号存储分区31、2号存储分区32和3号存储分区33上分别运行有一操作系统。
0号处理器10通过桥片20接收数据包，并向运行在0号存储分区30上的第一操作系统发送数据包，该第一操作系统根据数据包中的标识位确定目标操作系统。
此时，若目标操作系统是0号处理器10对应的第一操作系统，则第一操作系统向0号处理器10发送执行指令，0号处理器10处理数据包并将处理结果存储在0号存储分区30中。
若目标操作系统不是0号处理器10对应的第一操作系统，举例来说，可为1号处理器11对应的操作系统，则与0号处理器10对应的第一操作系统将向0号处理器10发送转发指令。0号处理器10根据转发指令向1号处理器11转发数据包，1号处理器11处理数据包并将处理结果存储1号存储分区31中。
此外，若目标操作系统不是0号处理器10对应的操作系统，举例来说，可为2号处理器12对应的操作系统，则与0号处理器10对应的操作系统将向0号处理器10发送转发指令。此时，0号处理器10根据转发指令将数据包和2号处理器标识一同发至1号处理器11或/和3号处理器13，接收到转发信息的1号处理器11或/和3号处理器13根据2号处理器标识继续进行转发处理，也就是说1号处理器11或/和3号处理器13将该数据包和2号处理器标识转发至2号处理器12。2号处理器12根据接收到的2号处理器标识对数据包进行处理，并将处理结果存储在2号存储分区32中。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统的具体工作过程以及相应的有益效果，可以参考前述方法实施例中的对应过程，在此不再赘述。
本发明提供的电子设备，通过采用存储器、至少两个环状互联的处理器、和至少一个桥片，至少两个环状互联的处理器中包括至少一个一级处理器，每个一级处理器连接一个桥片，存储器包括若干存储分区，每个存储分区分别连接一个处理器，每个存储分区分别运行有一操作系统的结构；并且采用一级处理器向与一级处理器相应的第一操作系统发送数据包，第一操作系统根据数据包确定目标操作系统。在目标操作系统是第一操作系统时，一级处理器根据接收的由第一操作系统发送的执行指令处理数据包并将处理结果存储在一级处理器连接的存储分区中；在目标操作系统不是第一操作系统时，一级处理器根据接收的由第一操作系统发送的转发指令向目标操作系统所在的存储分区连接的目标处理器转发数据包，目标处理器处理数据包并将处理结果存储在目标操作系统所在的存储分区中，从而使单板卡上运行多个操作系统时，每个操作系统的硬件资源能够实现物理隔离，数据的安全得到了保障。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种并行控制方法，其特征在于，所述并行控制方法应用于电子设备中，所述电子设备包括存储器、至少两个环状互联的处理器、和至少一个桥片；其中，所述至少两个环状互联的处理器中包括至少一个连接有桥片的一级处理器；所述存储器包括若干存储分区，每个存储分区分别连接一个处理器，每个存储分区分别运行有一操作系统；
所述并行控制方法，包括：
所述一级处理器向第一操作系统发送数据包，所述第一操作系统为运行在与所述一级处理器连接的存储分区上的操作系统；
所述第一操作系统根据所述数据包确定目标操作系统；
若所述目标操作系统是所述第一操作系统，则所述第一操作系统向所述一级处理器发送执行指令；所述一级处理器处理所述数据包并将处理结果存储在所述一级处理器连接的存储分区中；
若所述目标操作系统不是所述第一操作系统，则所述第一操作系统向所述一级处理器发送转发指令；所述一级处理器向目标处理器转发所述数据包，所述目标处理器为所述目标操作系统所在的存储分区所连接的处理器；所述目标处理器处理所述数据包并将处理结果存储在所述目标操作系统所在的存储分区中。
2.根据权利要求1所述的并行控制方法，其特征在于，所述一级处理器向第一操作系统发送数据包之前，还包括：
所述一级处理器通过连接的桥片接收所述数据包。
3.根据权利要求1所述的并行控制方法，其特征在于，所述第一操作系统根据所述数据包确定目标操作系统包括：
所述第一操作系统根据所述数据包中的标识位确定所述目标操作系统。
4.根据权利要求1所述的并行控制方法，其特征在于，所述一级处理器向目标处理器转发所述数据包，包括：
所述一级处理器向自身连接的下一级处理器转发所述数据包和目标处理器标识，所述一级处理器连接的下一级处理器向自身连接的下一级处理器转发所述数据包和目标处理器标识，直至所述数据包发送至所述目标处理器。
5.根据权利要求1所述的并行控制方法，其特征在于，所述一级处理器向第一操作系统发送数据包之前，还包括：
根据操作系统的数量，对所述存储器进行分区。
6.一种电子设备，其特征在于，包括：
存储器、至少两个环状互联的处理器、至少一个桥片和操作系统；其中，所述至少两个环状互联的处理器中包括至少一个连接有桥片的一级处理器；所述存储器包括若干存储分区，每个存储分区分别连接一个处理器，每个存储分区分别运行有一操作系统，其中，所述操作系统中包括运行在与所述一级处理器连接的存储分区上的第一操作系统；
所述第一操作系统用于根据接收的所述一级处理器发送的数据包确定目标操作系统；在确定所述目标操作系统是所述第一操作系统时，向所述一级处理器发送执行指令，在确定所述目标操作系统不是所述第一操作系统时，向所述一级处理器发送转发指令；
所述一级处理器用于向所述第一操作系统发送数据包；在接收所述第一操作系统发送的所述执行指令之后，处理所述数据包并将处理结果存储在所述一级处理器连接的存储分区中；在接收所述第一操作系统发送的转发指令后，向目标处理器转发所述数据包，所述目标处理器为所述目标操作系统所在的存储分区所连接的处理器；其中，当所述目标操作系统不是所述第一操作系统时，所述目标处理器处理所述数据包并将处理结果存储在所述目标操作系统所在的存储分区中。
7.根据权利要求6所述的电子设备，其特征在于，所述一级处理器在向所述第一操作系统发送数据包之前，还通过连接的桥片接收所述数据包。
8.根据权利要求6所述的电子设备，其特征在于，所述第一操作系统用于根据所述数据包中的标识位确定所述目标操作系统。
9.根据权利要求6所述的电子设备，其特征在于，所述一级处理器具体用于：
所述一级处理器向自身连接的下一级处理器转发所述数据包和目标处理器标识，所述一级处理器连接的下一级处理器向自身连接的下一级处理器转发所述数据包和目标处理器标识，直至所述数据包发送至所述目标处理器。
10.根据权利要求6所述的电子设备，其特征在于，还包括：分区模块；所述分区模块用于在一级处理器向第一操作系统发送数据包之前，根据操作系统的数量，对所述存储器进行分区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710571070.6A CN109254795B (zh) | 2017-07-13 | 2017-07-13 | 并行控制方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710571070.6A CN109254795B (zh) | 2017-07-13 | 2017-07-13 | 并行控制方法及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109254795A true CN109254795A (zh) | 2019-01-22 |
| CN109254795B CN109254795B (zh) | 2021-01-26 |
Family
ID=65051790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710571070.6A Active CN109254795B (zh) | 2017-07-13 | 2017-07-13 | 并行控制方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109254795B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111866069A (zh) * | 2020-06-04 | 2020-10-30 | 西安万像电子科技有限公司 | 数据处理方法及装置 |
| CN112329046A (zh) * | 2020-11-25 | 2021-02-05 | 北京元心科技有限公司 | 安全通信方法、装置、电子设备及计算机可读存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090044187A1 (en) * | 2007-08-10 | 2009-02-12 | Smith Ned M | Methods And Apparatus For Creating An Isolated Partition For A Virtual Trusted Platform Module |
| US20090113171A1 (en) * | 2007-10-26 | 2009-04-30 | Herrell Russ W | Tpm device for multi-processor systems |
| CN103677887A (zh) * | 2012-09-26 | 2014-03-26 | 联想(北京)有限公司 | 一种信息处理方法以及一种电子设备 |
| CN103853664A (zh) * | 2012-11-28 | 2014-06-11 | 联想(北京)有限公司 | 一种实现多操作系统的方法及电子设备 |
| CN104424122A (zh) * | 2013-09-09 | 2015-03-18 | 联想(北京)有限公司 | 一种电子设备及内存划分方法 |
-
2017
- 2017-07-13 CN CN201710571070.6A patent/CN109254795B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090044187A1 (en) * | 2007-08-10 | 2009-02-12 | Smith Ned M | Methods And Apparatus For Creating An Isolated Partition For A Virtual Trusted Platform Module |
| US20090113171A1 (en) * | 2007-10-26 | 2009-04-30 | Herrell Russ W | Tpm device for multi-processor systems |
| CN103677887A (zh) * | 2012-09-26 | 2014-03-26 | 联想(北京)有限公司 | 一种信息处理方法以及一种电子设备 |
| CN103853664A (zh) * | 2012-11-28 | 2014-06-11 | 联想(北京)有限公司 | 一种实现多操作系统的方法及电子设备 |
| CN104424122A (zh) * | 2013-09-09 | 2015-03-18 | 联想(北京)有限公司 | 一种电子设备及内存划分方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111866069A (zh) * | 2020-06-04 | 2020-10-30 | 西安万像电子科技有限公司 | 数据处理方法及装置 |
| CN112329046A (zh) * | 2020-11-25 | 2021-02-05 | 北京元心科技有限公司 | 安全通信方法、装置、电子设备及计算机可读存储介质 |
| CN112329046B (zh) * | 2020-11-25 | 2023-06-23 | 北京元心科技有限公司 | 安全通信方法、装置、电子设备及计算机可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109254795B (zh) | 2021-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240168823A1 (en) | Computer cluster arrangement for processing a computation task and method for operation thereof | |
| CN102346460B (zh) | 一种基于事务的服务控制系统及其控制方法 | |
| US7661006B2 (en) | Method and apparatus for self-healing symmetric multi-processor system interconnects | |
| CN104871493B (zh) | 用于高性能计算网络中的通信信道故障切换的方法和设备 | |
| CN108696461A (zh) | 用于智能网络接口卡的共享存储器 | |
| EP3058690B1 (en) | System and method for creating a distributed transaction manager supporting repeatable read isolation level in a mpp database | |
| CN103414535B (zh) | 数据发送方法和数据接收方法及相关装置 | |
| CN108459988A (zh) | 持续性远程直接存储器存取 | |
| US20170075710A1 (en) | Automatically determining sensor location in a virtualized computing environment | |
| JP3640187B2 (ja) | マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード | |
| CN108694068A (zh) | 用于虚拟环境中的方法和系统 | |
| US20210051066A1 (en) | Impartial buffering in stream processing | |
| US11178063B2 (en) | Remote hardware acceleration | |
| CN103218380B (zh) | 服务器装置和保证数据次序的方法 | |
| CN103365741A (zh) | 用于虚拟机集群的快照和恢复的方法和设备 | |
| CN106462599A (zh) | 缓存存储器与工作进程的关联 | |
| CN108924008A (zh) | 一种双控制器数据通信方法、装置、设备及可读存储介质 | |
| CN106878204A (zh) | 一种虚拟机的创建方法和装置 | |
| CN108702339A (zh) | 结构架构中用于基于服务质量进行节流的技术 | |
| CN109254795A (zh) | 并行控制方法及电子设备 | |
| US8972802B2 (en) | Providing high availability to a hybrid application server environment containing non-java containers | |
| CN103412739A (zh) | 一种基于地震数据处理的数据传输方法及系统 | |
| US20150095476A1 (en) | Dynamic port naming in a chassis | |
| CN106878075B (zh) | 一种报文处理方法和装置 | |
| CN104104594B (zh) | Vsu的协议报文发送与接收方法、设备及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |