CN109219822B

CN109219822B - 用于超导通量量子比特的耦合架构

Info

Publication number: CN109219822B
Application number: CN201680086379.XA
Authority: CN
Inventors: 陈宇; H.内文; A.G.福勒; A.S.巴泽加
Original assignee: Google LLC
Current assignee: Google LLC
Priority date: 2016-04-25
Filing date: 2016-12-30
Publication date: 2022-04-12
Anticipated expiration: 2036-12-30
Also published as: CN109219822A; US10832156B2; US20190147359A1; EP4307181A1; CA3022039C; EP3449427B1; CN114742229A; CA3022039A1; EP3449427A1; WO2017189053A1

Abstract

一种量子计算设备，包括：量子比特的第一阵列，其沿着第一轴布置；以及量子比特的第二阵列，其沿着不同于第一轴的第二轴布置使得第二阵列的量子比特与第一阵列的量子比特相交以形成晶格结构，其中第一阵列中的每个量子比特相对于第一阵列中的直接相邻的量子比特沿着第二轴偏移，第二阵列中的每个量子比特相对于第二阵列中的直接相邻的量子比特沿着第一轴偏移，并且在晶格结构中来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点包括耦合器，该耦合器被布置成将来自第一阵列的量子比特感应耦合到来自第二阵列的量子比特。

Description

用于超导通量量子比特的耦合架构

技术领域

本公开涉及用于超导通量量子比特的耦合架构。

背景技术

量子计算是一种相对新的计算方法，它利用诸如基本状态叠加以及纠缠的量子效应的优点，以比经典数字计算机更有效地执行某些计算。与以比特(例如，“1”或“0”)的形式存储和操纵信息的数字计算机相比，量子计算系统可以使用量子比特来操纵信息。量子比特可以指使能多个状态(例如，“0”和“1”状态的两者中的数据)的叠加的量子设备和/或指多个状态中的数据的叠加本身。根据传统术语，量子系统中“0”和“1”状态的叠加可以被表示为，例如，α│0>+β│1>。数字计算机的“0”和“1”状态分别类似于量子比特的│0>和│1>基本状态。值│α│²表示量子比特处于│0>状态的概率，而值│β│²表示量子比特处于│1>基本状态的概率。

量子退火是量子计算的模拟方案。利用量子退火，也称为绝热量子计算，初始哈密顿量H₀被编码在多个量子比特之间的相互作用中。编码的量子比特的集合然后被缓慢退火到最终问题哈密顿量H_f的最低能量配置。这种最低能量配置代表了编码的问题的解决方案。这种模型有时可以被称为量子计算的绝热模型。

发明内容

一般来说，在一些方面，本公开的主题可以体现在量子计算设备中，该量子计算设备包括：量子比特的第一阵列，其沿着第一轴布置；和量子比特的第二阵列，其沿着不同于第一轴的第二轴布置，使得第二阵列的量子比特与第一阵列的量子比特相交以形成晶格结构，其中第一阵列中的每个量子比特相对于第一阵列中的直接相邻的量子比特沿着第二轴偏移，第二阵列中的每个量子比特相对于第二阵列中的直接相邻的量子比特沿着第一轴偏移，以及在晶格结构中来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点(intersection)包括耦合器，该耦合器被布置成将来自第一阵列的量子比特感应耦合(inductively couple)到来自第二阵列的量子比特。

量子计算设备的实施方式可以包括以下特征中的一个或多个。例如，在一些实施方式中，晶格结构的每个量子比特包括电耦合到超导量子干涉设备(SuperconductingQuantum Interference Device，SQUID)的共面波导。

在一些实施方式中，第一阵列包括N个量子比特，第二阵列包括N个量子比特，其中N大于或等于2，第一阵列中的每个量子比特相对于第一阵列中的直接相邻的量子比特沿着第二轴偏移第一距离，该第一距离大约等于以相同方向定向的√N个均等间隔的量子比特，并且第二阵列中的每个量子比特相对于第二阵列中的直接相邻的量子比特沿着第一轴偏移第一距离。

在一些实施方式中，第一轴相对于第二轴正交。

在一些实施方式中，在晶格结构中来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点包括两个耦合器，该两个耦合器被布置成将来自第一阵列的量子比特感应耦合到来自第二阵列的量子比特。

在一些实施方式中，在来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点处的耦合器被布置成将来自第一阵列的量子比特的共面波导感应耦合到来自第二阵列的量子比特的共面波导。

在一些实施方式中，单元格(unit cell)被布置成提供c路耦合，并且c大于或等于2。

在一些实施方式中，量子计算设备还包括量子比特的第三阵列，其沿着不同于第一轴和第二轴的第三轴布置，使得第三阵列的量子比特与第一阵列和第二阵列的量子比特相交以形成晶格结构。

在一些实施方式中，第一阵列中的第一量子比特相对于第一阵列中的直接相邻的第二量子比特沿着第二轴偏移第一量，并且第一阵列中的第三量子比特相对于第一阵列中的直接相邻的第四量子比特沿着第二轴偏移不同于第一量的第二量。

一般来说，在一些方面，本公开的主题可以体现在具有多个单元格的量子计算设备中，其中多个单元格中的每个单元格包括：量子比特的第一阵列，其沿着第一轴布置；和量子比特的第二阵列，其沿着不同于第一轴的第二轴布置，使得第二阵列的量子比特与第一阵列的量子比特相交以形成晶格结构，其中第一阵列中的每个量子比特相对于第一阵列中的直接相邻的量子比特沿着第二轴偏移，第二阵列中的每个量子比特相对于第二阵列中的直接相邻的量子比特沿着第一轴偏移，以及在晶格结构中来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点包括耦合器，该耦合器被布置成将来自第一阵列的量子比特感应耦合到来自第二阵列的量子比特。多个单元格被拼接(tiled)，使得多个单元格中的每个单元格可操作地耦合到其邻近的单元格。

量子计算设备的实施方式可以具有以下特征中的一个或多个。例如，在一些实施方式中，每个单元格的每个量子比特包括电耦合到超导量子干涉设备(SQUID)的共面波导。

在一些实施方式中，对于多个单元格的每个单元格，单元格的第一阵列包括N个量子比特，单元格的第二阵列包括N个量子比特，N大于或等于2，单元格的第一阵列中的每个量子比特相对于第一阵列中的直接相邻的量子比特沿着第二轴偏移第一距离，该第一距离大约等于以相同方向定向的√N个均等间隔的量子比特，并且单元格的第二阵列中的每个量子比特相对于第二阵列中的直接相邻的量子比特沿着第一轴偏移第一距离。

在一些实施方式中，对于多个单元格中的每个单元格，第一轴相对于第二轴正交。

在一些实施方式中，对于多个单元格中的每个单元格，在晶格结构中来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点包括两个耦合器，该两个耦合器被布置成将来自第一阵列的量子比特感应耦合到来自第二阵列的量子比特。

在一些实施方式中，对于多个单元格中的每个单元格，在来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点处的耦合器被布置成将来自第一阵列的量子比特的共面波导感应耦合到来自第二阵列的量子比特的共面波导。

在一些实施方式中，多个单元格被拼接，使得对于多个单元格的每个单元格，来自单元格的量子比特的至少一个共面波导被耦合到来自不同单元格的量子比特的至少一个其它共面波导。例如，对于多个单元格的每个单元格，来自单元格的每个量子比特的每个共面波导被耦合到来自不同单元格的量子比特的至少一个其它共面波导。

在一些实施方式中，拼接片(tile)沿着U行和U列的网格布置，并且U大于或等于2。

在一些实施方式中，网格的直径为2U。

在一些实施方式中，多个单元格中的每个单元格被布置成提供c路耦合，并且c大于或等于2。

在一些实施方式中，多个单元格包括大约2U²c个量子比特。

在一些实施方式中，量子计算设备包括谐振器，其中谐振器的第一端耦合到第一量子比特，并且谐振器的第二端耦合到不同于第一量子比特的第二量子比特。

一般来说，在另一方面，本公开的主题可以体现在量子计算设备中，该量子计算设备包括：多个量子比特；至少一个耦合器，每个耦合器与多个量子比特的对应的量子比特对相邻地被定位，使得该量子比特对中的一个量子比特可操作地耦合到该量子比特对中的另一量子比特；和谐振器，其中谐振器的第一部分定位于多个量子比特中的第一量子比特附近，以便可操作地耦合到第一量子比特，并且谐振器的第二部分定位于多个量子比特中的第二量子比特附近，以便可操作地耦合到第二量子比特。

量子计算设备的实施方式可以具有以下一个或多个特征。例如，在一些实施方式中，多个量子比特、至少一个耦合器和谐振器共同能够处于至少两种配置中的任何一种，该至少两种配置包括以初始哈密顿量H₀表征的第一配置和以问题哈密顿量H_P表征的第二配置，该问题哈密顿量具有基态，其中多个量子比特中的每个相应量子比特和多个量子比特中的对应的其它量子比特定义了相关联的量子比特到量子比特的耦合强度，第一量子比特和谐振器定义了第一量子比特到谐振器的耦合强度，第二量子比特和谐振器定义了第二量子比特到谐振器的耦合强度，以及其中每个相应的量子比特和对应的其它量子比特之间的量子比特到量子比特的耦合强度、第一量子比特到谐振器的耦合强度和第二量子比特到谐振器的耦合强度共同定义了待解决的计算问题。

在一些实施方式中，多个量子比特包括多个超导共面波导通量量子比特、多个环形通量量子比特或多个电荷量子比特。

在一些实施方式中，谐振器的第一部分包括谐振器的第一端，第二部分包括谐振器的第二端，并且第二端与第一端相对。

在一些实施方式中，谐振器的第三部分定位于多个量子比特中的第三量子比特附近，以便可操作地耦合到第三量子比特，并定义有效的第一到第二到第三量子比特的耦合强度。

在一些实施方式中，谐振器的频率大约等于第一量子比特和/或第二量子比特的频率。

在一些实施方式中，谐振器的长度在大约1000μm到大约15000μm之间。

前述和其它实施方式可以具有以下优点中的一个或多个。例如，在一些实施方式中，本文公开的架构提供了量子比特密度的增加。随着量子比特密度的增加，可以表示和解决更大范围和问题的复杂性。在一些实施方式中，与实现相同或更少量子比特密度的其它耦合架构所要求的硬件相比，可以在量子比特之间使用较少量的硬件(例如，耦合器)来实现量子比特密度的增加。量子比特之间的硬件越少，量子系统就被认为越不“刚性(stiff)”，也就是说，在不同的量子状态之间转变越容易，陷入不期望的状态的可能性就越低。在一些实施方式中，密度的增加可以通过在耦合架构内均匀地间隔开量子比特来实现。通过均等间隔量子比特，不同量子比特之间的串扰更加对称，从而简化了系统中串扰的计算和补偿。随着用于计算和补偿串扰的计算要求的降低，可以容纳其间更大的串扰量，从而允许量子比特更紧密地放置在一起。在一些实施方式中，本文公开的耦合架构提供了量子比特之间更大的互连性，从而使能潜在的计算能力更强的量子计算机。

在附图和下面的描述中阐述了一个或多个实施例的细节。根据具体实施方式、附图和权利要求书，其它特征和优点将变得显而易见。

附图说明

图1A是示出共面波导通量量子比特的示例的顶视图的示意图。

图1B是示出来自图1A的共面波导通量量子比特中使用的示例超导量子干涉设备(SQUID)的近视图的示意图。

图1C是示出表示图1A的共面波导通量量子比特的电路图的示意图。

图2是示出使用共面波导通量量子比特而可能的两种不同耦合布置的示例的示意图。

图3是示出共面波导通量量子比特的简化表示的示意图。

图4A是示出单元格设计的示例的示意图，其中使用图3中所示的简化共面波导通量量子比特表示来描绘单元格的量子比特。

图4B是示出图4A的多个单元格的拼接布置的示例的示意图。

图5是示出图4A的单元格的修改版本的示例的示意图。

图6是示出图5的多个单元格的拼接布置的示例的示意图。

图7至图8是示出量子比特耦合结构的示例的示意图。

图9是示出耦合到两个共面波导通量量子比特的主环路的谐振器的示例的示意图。

图10是示出能隙E₁-E₀的示意图。

图11是示出感应耦合到谐振器的环形通量量子比特的示意图。

图12是示出使用电容耦合到谐振器的电荷量子比特的示意图。

图13是示出将三个分离的共面波导通量量子比特耦合在一起的长距离谐振器的示意图。

具体实施方式

在绝热量子计算设备中，也称为量子退火器(annealer)，退火器的量子比特在耦合架构内以可控方式可操作地耦合在一起，使得每个量子比特的量子状态影响其耦合到的量子比特的对应的量子状态。

各种参数可以被用于表征特定量子比特耦合架构的益处和/或优点。这种量子比特耦合架构参数的示例包括耦合量子比特的数量、图形直径、图形树宽和图形电导以及自旋玻璃化转变温度。在某些实施方式中，量子退火器的计算能力可以通过增加每个量子比特在量子比特耦合架构内耦合到的其它量子比特的数量来显著提高。通常，图形直径可以理解为图形中任何顶点的最大偏心率。为了找到图形的直径，在每对顶点之间确定最短路径，使得这些路径的中的任何的最大长度与图形的直径相对应。关于量子比特耦合架构，架构内的每个量子比特与图形的顶点相对应，使得耦合架构的直径可以表示为架构中任何量子比特的最大偏心率。较小的直径表明从系统的初始状态到可以与全局最优或最佳解决方案相对应的任何状态的较短路径。对于量子比特耦合架构，图形树宽可以被理解为是架构内的量子比特之间互连性的测量。大的树宽表明量子比特之间的增加的互连性，并且作为结果，计算能力强的架构有能力解决(或至少更有效地解决)比具有较小树宽的图形或通过经典计算架构解决的问题更复杂的问题。图形电导可以理解为图形内缺少瓶颈的测量。例如，在一些情况下，耦合架构要求相对较多数量的耦合器，这些耦合器必须在量子比特之间遍历，这可以增加系统的刚度。也就是说，在所选择的系统中，在不同量子态之间转变变得更加困难。因此，越大电导表明越少的瓶颈，量子态之间的转变越容易。在量子比特耦合架构的背景下，自旋玻璃化转变温度是由耦合图形表示的一个问题有多难的指标。因此，具有较高自旋玻璃化转变温度的架构能够解决更困难的问题。

一般来说，在一些方面，本公开的主题涉及采用用于耦合量子比特的架构的量子退火器，其中在某些实施方式中，耦合架构提供了量子比特耦合的增加、低图形直径、大树宽、高电导、高自旋玻璃化转变温度和/或实施架构所要求的量子硬件量的减少。此外，在一些实施方式中，本文公开的处理器架构提供了高度灵活且基础的设计，随着更多量子比特被添加到系统中，该设计可以容易地扩展。

共面波导通量量子比特

本文公开的架构依赖于量子比特的使用，由于其结构，相对于诸如持续电流通量量子比特的其它量子比特类型，该量子比特可以提供与其它类似量子比特的更高数量的可调相互作用。可以提供更大量可调相互作用的量子比特的示例是共面波导通量量子比特。在提供量子处理器架构的描述之前，参考图1A至图1C和图2提供了共面波导通量量子比特以及如何执行量子比特耦合的概述。图1A是示出共面波导通量量子比特100的示例的顶视图的示意图。量子比特100包括耦合到量子设备104的共面波导102。量子设备104可以包括但不限于超导量子干涉设备(SQUIDS)。在本示例中，量子设备104是DC超导量子干涉设备(DC-SQUID)，尽管也可以使用其它SQUID设备。共面波导102和DC-SQUID 104被接地面106包围并与该接地面106电接触。波导102、DC-SQUID 104和接地面106中的每一个都由使用电介质衬底(例如，蓝宝石或SiO₂、或者诸如Si的半导体)上的标准薄膜制造工艺的超导薄膜材料形成。

波导102作为细长薄膜布置在衬底上，其中薄膜的一端108与接地面106电接触，并且薄膜的另一端110与DC-SQUID 104电接触。在其它实施方式中，波导102的两个端与接地面106电接触，并且量子设备104电耦合在波导的两个端之间(例如，在波导102的中点处或中点附近)。波导102的细长侧通过对应的且共扩展的间隙105从接地面106分离。在本示例中，每个相应间隙105的宽度沿着细长波导的长度是恒定的，例如，以避免电磁波的不必要反射。波导的期望模式轮廓是对称共面波导(co-planar waveguide，CPW)模式，其中中心迹线的任一侧的两个接地面保持相同的电压。在一些实施方式中，波导102可以具有高达约几千微米或更多的长度(沿细长侧测量的)，以及高达约几十微米的宽度(横向于长度测量的)。形成波导102(以及接地面106、和DC-SQUID的部分)的沉积膜(多个沉积膜)的厚度可以在几十到几千纳米之间，例如，约100到200nm的数量级。

在一些实施方式中，波导102的端108具有弯曲或钩形，以便提供用于将量子比特感应耦合到读出设备(未示出)或用于感应耦合到另一量子比特的波导的区域。图1B是示出耦合到波导102的DC-SQUID 104的近视图的示意图。DC-SQUID 104包括被两个约瑟夫森结(Josephson junction)114中断的超导材料的环路112，该约瑟夫森结中的每个可以由薄膜非超导/绝缘材料形成。例如，约瑟夫森结114可以由三层Al/Al₂O₃/Al薄膜形成。因此，约瑟夫森结114彼此并联耦合，其中第一公共节点与波导102电接触，并且第二公共节点与接地面106电接触。约瑟夫森结114通过由与环路112相同或不同的超导材料形成的接触焊盘115电连接到环路112。在一些实施方式中，不存在接触焊盘115，并且约瑟夫森结114与环路112直接物理和电接触。环路112、接触焊盘115和约瑟夫森结的厚度可以在几十到几千纳米之间，例如，约100到200nm的数量级。波导102、DC-SQUID 104和接地面106中的每一个可以由在超导临界温度或低于超导临界温度处表现出超导特性的材料(诸如铝(超导临界温度为1.2开尔文)或铌(超导临界温度为9.3开尔文))形成。在其上形成了波导102、DC-SQUID 104和接地面106的衬底包括诸如蓝宝石、SiO₂或Si的介电材料。在一些实施方式中，蓝宝石具有低介电损耗的优点，因此导致更高的退相干(decoherence)时间。

在一些实施方式中，共面波导通量量子比特100可以以类似于持续电流通量量子比特的方式操作。也就是说，当磁通量被引入到共面波导时，可以生成在共面波导环路中以相反的方向循环的两个持续电流状态。这种磁通量可以通过例如片上通量偏置线来引入。该通量偏置线可以是薄膜超导体，并且当通量偏置线通过向偏置线提供电流而被激活时可以感应耦合到共面波导。波导102还充当谐振器，通过该谐振器可以实现到其它量子比特的强且长距离耦合。图1C是示出表示量子比特100的电路图116的示意图。如电路图116所示，量子比特100与电容118和电感120两者相关联，该电容118和电感120与由DC-SQUID 104提供的两个约瑟夫森结114并联耦合。电路图116中的接地122由接地平面106提供。波导的电容和电感值基于薄膜厚度、宽度、长度、到共面接地面的间隙间隔、和衬底来确定。因此，对于诸如量子比特100的共面波导通量量子比特，量子比特的谐振器部分的电容118和电感120由波导102提供，然而对于持续电流通量量子比特，使用超导环路内的第三约瑟夫森结来建立电容和电感。

相对于持续电流通量量子比特，共面波导通量量子比特设计可以有若干优点。例如，共面波导通量量子比特可能表现出相对较长的退相干时间。在不希望受到理论的束缚的情况下，据信，改进的退相干时间部分地是由于主要利用单层超导材料以形成通量量子比特的共面波导通量量子比特。通过在衬底上使用单层超导材料，移除了由于附加材料层而以其它方式存在的退相干源。类似地，据信，在通量量子比特中，通常用于形成约瑟夫森结的介电材料也是强的退相干源。因此，通过用共面波导代替持续电流通量量子比特中的第三约瑟夫森结，消除了附加的退相干源，并且与量子比特相关联的退相干时间可以显著增加。

此外，共面波导通量量子比特允许耦合到更多数量的量子比特。为了增加耦合到典型持续电流通量量子比特的量子比特数量，要求增加与量子比特相关联的超导环路的面积。然而，随着环路面积的增加，与量子比特相关联的电感迅速增加，从而潜在地限制了量子比特有用性。此外，考虑到在采用持续电流量子比特时典型地使用的Chimera图形架构的约束，量子处理器还可能受到所谓嵌入问题(embedding problem)的复杂性的限制。

相反，与共面波导通量量子比特耦合是通过感应耦合到量子比特的共面波导部分来实现的。由于波导在宏观长度(例如，几毫米)上分布其电感和电容，所以电感不会随着波长大小的增加而快速增加，并且因此可以耦合的量子比特的数量可以显著增加。此外，在一些实施方式中，共面波导可以通过在量子比特之间建立更直接的路径来简化嵌入问题。

图2是示出使用共面波导通量量子比特而可能的两种不同耦合布置的示例的示意图。具体地，三个不同的共面波导通量量子比特(202、204、206)在图2中示出，其中第一量子比特202以“端到端”的方式与第二量子比特204耦合，而第二量子比特204“正交”耦合到第三量子比特206。尽管其它耦合取向也是可能的，但是图2中所示的两种布置将用于待描述的量子比特耦合架构。为了便于观察，通量偏置线、用于操作量子比特的其它控制线、以及接地面在图2中省略。

每个量子比特(202、204或206)包括耦合到量子设备(212a、212b或212c)(例如，如图2中所示的DC-SQUID)的共面波导(210a、210b或210c)。每个DC-SQUID的约瑟夫森结由图2中的X表示，并且并联耦合在一起。共面波导(210a、210b、210c)和量子设备(212a、212b、212c)的端被耦合到接地面216。共面波导通量量子比特的设计与图1A至图1B中所示的布置略有不同。与图1A中所示的设计相反，每个量子比特的DC-SQUID在波导中点处或中点附近被电耦合到波导，而波导的端被耦合到地。

在图2所示的“端到端”布置中，第一量子比特202和第二量子比特204相对于彼此定位，使得每个量子比特的共面波导部分210对准成大约共线。例如，如图2所示，量子比特202的波导部分210a的大部分被布置成沿着相同的水平路径与量子比特204的波导部分210b的大部分共线。在“正交”布置中，第二量子比特204的波导部分210b的大部分被布置为相对于第三量子比特206的波导部分210c的大部分正交。在两种类型的布置中，共面波导210的端可以沿着不同的方向弯曲或偏离。共面波导的端的弯曲允许量子比特之间的耦合。

每个量子比特可以通过超导耦合器218对可操作地耦合到另一量子比特。也就是说，在量子比特的操作期间，通过允许第一量子比特的波导和第二量子比特的波导之间通过耦合器218的感应耦合，第一量子比特的量子状态可以与第二量子比特的量子状态缠结(entangled)。利用一对耦合器218的放置，可以通过调节穿过每个耦合器218的通量来实现量子比特之间的正耦合或负耦合。每个耦合器218包括例如超导薄膜材料(例如，铝)的环路，其中该环路的第一部分沿着第一量子比特的共面波导在第一方向上扩展，并且该环路的第二部分沿着第二量子比特的共面波导在第二方向(例如，正交方向)上扩展。例如，图2中所示的耦合器218在共面波导210a和210b交叉或共面波导210b和210c交叉的地方具有直角弯曲。每个耦合器218通过薄间隙(例如，几微米的数量级)与相邻波导横向分离。每个耦合器218也从共面接地面物理分离。在操作期间，来自一个波导(例如，210a)的能量可以感应耦合到超导薄膜耦合器218，该超导薄膜耦合器218然后感应耦合到布置在耦合器元件218附近的另一波导(例如，波导210b)。

尽管相邻量子比特的共面波导在图2中被示为在耦合器对附近彼此重叠，但是波导实际上并不在这些交叉处电接触。相反，它们使用跳线器(诸如允许两个波导中的一个波导在交叉处越过另一波导而没有产生接触的跨接空气桥(cross-over air-bridge))与彼此分离。可以替代地使用用于使波导能够在没有电接触的情况下彼此交叉的其它设计。

为了简化复杂量子比特耦合架构的绘制，共面波导通量量子比特也可以使用图3的示意图来表示。共面波导通量量子比特的量子设备在图3中被耦合在波导304中点或中点附近的正方形302代替。波导304被示出为在任一端具有轻微弯曲的细长线。为了清楚起见，省略了接地连接和约瑟夫森结。改进的量子比特耦合架构

使用超导共面波导通量量子比特和图2所示的不同耦合布置，有可能构造用于长距离量子比特耦合的可缩放量子处理器架构。这种架构可以提供各种优点。例如，在一些实施方式中，本文公开的架构提供了量子比特密度的增加。随着量子比特密度更高，可以表示和解决问题的更大范围和复杂性。在一些实施方式中，与实现相同或更少量子比特密度的其它耦合架构所要求的硬件相比，可以在量子比特之间使用较少量的硬件(例如，耦合器)来实现量子比特密度的增加。量子比特之间的硬件越少，量子系统就被认为具有更高的电导或者越不“刚性”，也就是说，在不同的量子状态之间转变越容易，并且陷入不期望的状态的可能性就越低。在一些实施方式中，密度的增加可以通过在耦合架构内均匀地间隔开量子比特来实现。通过均等间隔量子比特，不同量子比特之间的串扰更加对称，从而简化了系统中串扰的计算和补偿。随着用于计算和补偿串扰的计算要求的降低，可以容纳其间更大的串扰量，从而允许量子比特更紧密地放置在一起。可以由可接受的串扰的水平确定量子比特可以间隔多近的限制。例如，在一些情况下，量子比特间隔太近，使得串扰变得很高，补偿串扰成为棘手的问题。可接受串扰量的示例限制包括例如来自待测量的量子比特的信号的1％。在一些实施方式中，本文公开的耦合架构提供了量子比特之间更大的互连性，从而使能潜在的计算能力更强的量子计算机。实现前述优点的耦合架构可以理解为具有高树宽和低直径。

此外，由于可以耦合到的其它量子比特的精确数量可能会随着待解决的计算问题而变化，如果量子处理器架构设计在容纳不同数量的量子比特方面提供灵活性，这可以是有利的。也就是说，如果量子处理器架构是可缩放的，那么理论上该设计可以用来解决要求任意数量的量子比特的问题。

下文阐述了能够耦合到具有高电导、高树宽和低直径的相对大量的量子比特的可缩放量子处理器架构的示例以及用于产生其的过程。一般来说，该过程可以包括提供基础的单元格设计，该基础的单元格设计包括量子比特的两个或多个重叠阵列，其中单元的量子比特耦合到彼此。然后，每个阵列中量子比特的位置被移动了一定量，从而产生了修改的量子比特单元。根据施加到每个量子比特的移动，在某些实施方式中，修改的量子比特单元可以拼接以形成互连量子比特的更大图案。

构造量子处理器架构的第一步包括从基础的单元格开始，该基础的单元格考虑到每个量子比特可以耦合到的可变数量的量子比特。图4A是示出这种基础的单元格设计400的示例的示意图，其中使用图3中所示的简化共面波导通量量子比特表示来描绘量子比特402。为了清楚起见，省略了接地面。在图4中所示的视图中，假设量子比特形成并布置在衬底(例如，蓝宝石、SiO₂或Si)上。为了在量子比特402上提供电控制和操作，通量偏置线和其它控制线可以形成在位于形成量子比特402的平面之上或之下的分离的一个或多个层中。包含通量偏置线和其它控制线的一个或多个层可以使用半导体制造和芯片接合技术形成并附着到量子比特402。

单元格400包括沿着第一轴或方向401布置的量子比特402的第一阵列，以及沿着不同于第一轴401的第二轴或方向403布置的量子比特402的第二阵列，使得两个阵列的量子比特402形成晶格结构，其中第一量子比特的共面波导与第二不同量子比特的共面波导之间的晶格或交叉点的每个交点对应于耦合点。在该具体示例中，第一轴线与第二轴线正交，尽管其它布置也是可能的。给定两个阵列的正交布置，单元400内的每个量子比特402基于本文描述的“正交”耦合耦合到单元400内的多个其它量子比特。

尽管量子比特402的波导在图4A中显示为在晶格交点处彼此重叠，但是波导在这些交叉处实际上并不电接触。相反，它们使用跳线器(诸如允许两个波导中的一个波导在交叉处越过另一波导而没有产生接触的跨接空气桥)与彼此分离。如关于图2所述，每个量子比特的波导在交叉处使用一个或多个超导耦合器元件可操作地耦合，为了清楚起见，图4中省略了该一个或多个超导耦合器元件。

示例单元格400被构造用于c路耦合，其中c＝10。也就是说，单元内的量子比特402被布置成其可以可操作地直接耦合到10个其它量子比特(例如，单元内的其它量子比特)。然而，通过拼接单元格400，有可能为单元格400的每个量子比特提供在共面波导的端处通过“端到端”耦合404到两个附加量子比特的直接耦合，如图4B中所示。为了便于观察单元格的拼接，在“端到端”耦合位置404处的共面波导的端之间示出了间隙，但是应当理解的是，来自每个单元格的端可以可操作地耦合在一起，诸如图2中的量子比特202和204之间所示。虽然图4A的单元格400被描绘为c＝10的c路耦合，但是也可以选择c的其它值，其中最小单元格可能具有c＝2。

通过拼接单元格400，得到的量子处理器架构简单地对应于Chimera图形(Chimera具有c＝4的相同结构)的稍微大一点的版本。也就是说，单元格400的拼接布置将仅仅提供弱连接到其邻近单元的完全连接的二分单元。因此，给定的量子比特不会在所有方向上与邻近量子比特强烈纠缠。此外，这种拼接单元格布置将包括区域，通过其可以切割出存在少量耦合器的区域，这表示相对差的互连性，并且因此耦合架构可能不太强大。

相对量子比特位置从图4A中所示的配置垂直且水平偏移，以改善单元格的互连性。图5中示出了布置在N×N个单元格500中的2N个量子比特的示例间距调整，其中N等于10，并且如下所述。

从图4A的量子比特402的第一阵列(沿着轴401布置)开始，第一阵列中的每个量子比特402相对于第一阵列中的直接相邻的量子比特402沿着第二轴403偏移第一距离，该第一距离大约等于以相同方向定向的√N个均等间隔且连续的量子比特。例如，如图5中所示，第一阵列中的量子比特402a沿着轴403从第一阵列中的直接相邻的量子比特402b偏移距离501，其中距离501足够大以容纳3个量子比特(即大约√N，对于N＝10)。因此，以相同方向定向的、来自第二阵列的三个连续量子比特(量子比特a、b和c)可以适应在量子比特402a和402b之间的偏移距离501内。在本示例中，用于确定偏移距离的单个量子比特的大小由共面波导的宽度加上DC-SQUID的一侧的宽度(参见例如图3中所示的宽度305)来定义。然而，可以不同地定义量子比特大小，只要所定义的量子比特大小一致地用于确定每个偏移距离。

为了保持与来自第二阵列的量子比特的耦合并提供均匀的单元格(因此单元格可以被拼接成更大的结构)，可以重复通过偏移第一阵列内的量子比特而建立的图案。然而，偏移501可以在前一图案的最后一个量子比特和下一图案的第一量子比特之间分割。例如，再次参考图5，量子比特402c是偏移量子比特的图案中的最后一个量子比特，而直接相邻的量子比特402d是偏移量子比特的新图案中的第一量子比特。然而，量子比特402d未在与量子比特402a完全相同的起始位置处对准。相反，与量子比特402a相比，量子比特402d在单元格500中稍微转移到更右边。这是因为大约√N(例如，对于N＝10时为3)的偏移量501已经在量子比特402c和量子比特402d之间被分割。具体地，偏移501大致容纳垂直定向的量子比特“d”的宽度(位于量子比特402c的DC-SQUID的右边)和垂直定向量子比特“e”和“a”的宽度(位于量子比特402d的DC-SQUID的左边)。

一旦第一阵列内的所有量子比特已经根据上述设计参数偏移，则第二阵列内的量子比特以类似的方式偏移。例如，量子比特402e(在图5中也被标识为量子比特“e”)沿着轴401从第二阵列中的直接相邻的量子比特402f偏移距离503，其中距离503足够大以容纳3个量子比特(即大约√N，对于N＝10)。再次，为了保持与来自第一阵列的量子比特的耦合并提供均匀的单元格，可以重复通过偏移第二阵列内的量子比特而建立的图案。此外，第二阵列内直接相邻的量子比特之间的偏移可以在前一图案的最后一个量子比特和下一图案的第一量子比特之间分割。

在获得其中量子比特已经相对于彼此转移的修改的单元格500之后，修改的单元格500可以拼接以创建更大的连通图，用于具有大量量子比特的系统的放大的目的。部分由于单元格结构500的均匀性，可以实现缩放。图6中示出了由在4×4超晶格结构600中拼接在一起的16个单元格组成的量子处理器架构600。超晶格结构600的单元格以与图5中所示的单元格500相同的方式使用共面波导通量量子比特来构造。拼接片被布置成使得每个单元格的量子比特可操作地耦合到其它相邻单元的量子比特(例如，通过在来自不同单元格的波导之间的交点处的感应耦合器的放置)。与架构600的外周边相邻地定位的量子比特可以耦合到比更接近架构600的中心定位的量子比特更少的量子比特。此外，共面波导的部分可以从晶格600的大块(bulk)扩展出来。为了减少拼接晶格中共面波导的暴露部分和未使用部分的数量，波导可以弯曲(例如，以90°角弯曲)以及扩展，从而它们与晶格结构600内尽可能多的其它量子比特相交并且可以耦合到晶格结构600内尽可能多的其它量子比特。

利用晶格600，有可能通过跟随直的水平和垂直分段从任何点开始快速到达晶格中的其它量子比特。单元格被构造成使得没有浪费的空间。具有U×U单元格布局的拼接单元格结构，其中每个单元格与c路耦合相关联，其中c大于或等于2并且U大于或等于2，拼接单元格结构的直径大约等于2U，并且拼接单元格内包含的量子比特总数大约等于2U²c。

图4至图6示出了提供长距离量子比特耦合的一种特定类型的单元格和对应的拼接晶格结构。具体地，图4A中所示的单元格设计400的量子比特被布置在两个阵列中，其中第一阵列中的N个量子比特的细长部分(例如，共面波导部分)被定向为垂直于第二阵列中的N个量子比特的细长部分。然而，其它单元格设计也是可能的，并且因此可以形成针对不同晶格结构的基础。例如，在一些实施方式中，单元格可以包括多于两个的量子比特的阵列。在一些实施方式中，阵列可以彼此以除了90°以外的角度定向。因此，通过拼接修改的单元格形成的晶格也可以表现出沿着不同方向定向的多于两个的量子比特的阵列和/或彼此以除了90°以外的角度定向的量子比特的阵列。可替换地，或者另外，单元格的每个阵列内的量子比特的数量可以不同。在一些实施方式中，每个量子比特在阵列内相对于阵列中的相邻量子比特转移的距离可以不同。例如，N个量子比特的阵列中的第一量子比特可以沿着第一方向从阵列中平行且直接相邻的第二量子比特偏移大约√N，而第二量子比特可以从阵列中平行且直接相邻的第三量子比特偏移不同的量(例如，大约(√N)/2)。阵列内直接相邻的量子比特之间的偏移的其它变化也是可能的。

图7是示出基于被布置成形成菱形单元格702的量子比特的重叠阵列的量子比特耦合架构700的示例的示意图。在图7的示例中，为了便于观察，量子比特的表示被更进一步简化。具体地，每个共面波导通量量子比特被简单地表示为灰度线。不同灰度强度的两条灰度线相遇(或建立新路径方向)的点对应于可以形成感应耦合器以将两个不同量子比特可操作地耦合在一起的点。例如，量子比特710a(暗灰度线)通过感应耦合器耦合到量子比特710b(亮灰度线)，该量子比特710b耦合到量子比特710c(暗灰度线)。量子比特710b和710c中的每一个也耦合到量子比特710d(暗灰度线)和量子比特710e(暗灰度线)。

如图7中所示，量子比特耦合架构700由沿着彼此不同的方向定向的量子比特的三个分离的阵列(704、706、708)组成。例如，架构700包括第一阵列704，其中阵列704的量子比特沿着方向701被平行间隔开。第二阵列706包括沿着方向704被平行间隔开的量子比特，以及第三阵列708包括沿着方向706被平行间隔开的量子比特。在不同方向(701、703、705)之间形成的每个角度小于90°。此外，架构700的每个阵列内的每个量子比特相对于阵列内直接相邻且平行的量子比特偏移距离712。该距离712可以是可变的。如在图5所示的修改的单元格中一样，偏移距离712的方向不同于在阵列内量子比特被对准的方向。图7中所示的耦合结构也可以被称为三角形连通图，因为当来自三个不同量子比特阵列中的每一个的量子比特彼此重叠时，形成三角形。

在一些实施方式中，耦合结构还可以包括附加的长距离耦合连接。例如，在一些实施方式中，一条或多条谐振器线可以被包括在图形架构中，其中在耦合架构内一条或多条谐振器线中的每一条耦合到至少两个量子比特。耦合谐振器允许两个遥远的量子比特耦合在一起作为一个逻辑量子比特。因此，引入长距离耦合可以减小耦合架构的直径、增加电导、增加树宽和/或增加自旋玻璃化转变温度。

图8是示出量子比特耦合架构800的示例的示意图，该量子比特耦合架构800包括两个谐振器802、804以提供长距离耦合。再次，为了简单起见，共面波导通量量子比特被表示为简单的灰度线，其中不同的灰度强度对应于不同的量子比特。如示例中所示，第一谐振器802的第一端从耦合图形左上角附近的四个量子比特之间的耦合点扩展到耦合图形800右下角附近的四个不同量子比特之间的耦合点处的第二端。类似地，第二谐振器804的第一端从耦合图形800右上角附近的四个量子比特之间的耦合点扩展到图800左下角附近的四个不同量子比特之间的耦合点处的第二端。虽然谐振器802和804被示出为交叉，但是它们不一定需要在重叠的点处耦合。谐振器802、804可以由例如导电材料的细长件形成，诸如超导铝。每个谐振器802、804在其端处包括电容器。例如，在细长导电材料的每一端处，包含例如空气或电介质的间隙可以分离第二导电材料，诸如超导接地面。在一些实施方式中，谐振器不包括电容器。在使用架构800的量子处理器的操作期间，每个谐振器将第一端处的一个或多个量子比特与在谐振器的第二端处的一个或多个不同的量子比特(例如，通过感应耦合)耦合在一起。

谐振器802、804可以形成在与在架构内局部耦合在一起的量子比特相同的平面中。为了避免与某些量子比特的不期望的电连接，可以在量子比特需要重叠的每个区域处形成空气桥。可替换地，谐振器可以被制造成使得它们围绕架构800的周边扩展，以避免必须在量子比特上形成空气桥。在一些实施方式中，谐振器802、804可以形成在与谐振器连接的量子比特不同的一个或多个层或平面中。例如，使用半导体3D集成技术(例如，凸块接合和层堆叠)，谐振器802、804可以形成在形成量子比特的层之上或之下的层，并通过垂直互连(例如，通孔和/或凸块接合)耦合到量子比特。

图8中所示的谐振器不限于与本文公开的架构和共面波导通量量子比特一起使用；替代地，谐振器可以与任何量子退火器架构和/或任何量子比特设计一起使用。在门模型量子计算中，量子总线(长谐振器)负责在相距很远的量子比特之间施加门。这里我们在后面讨论谐振器(也称为“量子总线”)如何可以用于量子退火器中的长距离耦合的一般原理。这种形式不同于量子计算机的门模型，因为后者在色散区采用了虚拟耦合，这对退火是没有用的。这里，我们需要将实验室框架中的哈密顿量视为引入各种不需要的系统谐振器项的色散变换。

图9是示出耦合到两个共面波导通量量子比特的主环路的谐振器的示例的示意图。再次，尽管共面波导通量量子比特被示出，但是谐振器可以与其它量子比特设计相结合。量子总线是应该实现量子比特之间的有效ZZ耦合的辅助系统，这意味着量子比特加谐振器的系统的基态应该被描述为具有长距离ZZ项的哈密顿量的基态。我们首先写下具有Ising相互作用的量子比特系统的总哈密顿量，其中量子比特中的两个量子比特通过单个谐振器来耦合，如图9所示：

其中H_S是Ising哈密顿量，H_S＝∑_ih_iZ_i+∑_ijJ_ijZ_iZ_j，g₁ and g和是量子比特谐振器耦合的强度，ω_r是谐振器频率。

接下来，我们必须构造这个系统的适当基态子空间。给定不同的值Z₁Z₂＝↑↑，↓↑，↑↓，↓↓，重写哈密顿量

利用谐振器算子及其对角分解：

如果我们确保量子比特和谐振器的基态子空间被最低的能级跨越，那么我们在量子比特之间获得有效的ZZ耦合：

这可以通过具有如图10中所示的大能隙E₁-E₀来实现。此能隙应该被选择得大于哈密顿量的相关低能谱∑_ih_iZ_i+∑_ijJ_ijZ_iZ_j·，在这种情况下，我们有处于低能谱的哈密顿量：

并且有效的系统哈密顿量将是：

可编程性：能量值E₀是g₁、g₂和ω_r的函数，那么我们可以通过具有可调谐振器频率和/或量子比特谐振器耦合来得到Z₁Z₂的可编程系数。据信，谐振器和量子比特之间的耦合强度取决于量子比特和谐振器之间的频率差。也就是说，此频率差越小，耦合就可以越强。例如，在一些实施方式中，耦合到第一量子比特和第二量子比特的谐振器的频率可以大约与谐振器耦合到的第一量子比特和/或第二量子比特的频率相同。谐振器长度又部分取决于谐振器的频率。例如，对于覆盖几GHz到几十GHz范围的量子比特频率，具有类似频率范围的谐振器可以具有大约1000μm到大约15000μm之间的长度

图9示出了谐振器和共面波导通量量子比特(“fluxmon”)之间的感应耦合。同样的原理也可以应用于其它类型的量子比特。例如，图11是示出感应耦合到谐振器的两个环形通量量子比特的示意图。图12是示出使用到谐振器的电容耦合的两个电荷量子比特的示意图。

多量子比特耦合：在量子退火中，具有多量子比特项的哈密顿量大大增强了退火器的可编程性。上面我们展示了如何创建有效的双量子比特相互作用Z₁Z₂。多量子比特，例如，三量子比特ZZZ或四量子比特ZZZ，或者长距离相互作用可以通过将三个或更多个量子比特耦合到单个谐振器来实施。图13是示出将三个分离的共面波导通量量子比特耦合在一起的长距离谐振器的示意图。

本说明书中描述的数字和量子主题以及数字功能操作和量子操作的实施例可以在数字电子电路、合适的量子电路、或者更一般地在量子计算系统中实施，在以有形体现的数字或量子计算机软件或固件中实施，在包括本说明书中公开的结构及其结构等同物的数字或量子计算机硬件中实施，或者在它们中的一个或多个的组合中实施。术语“量子计算系统”可以包括但不限于量子计算机、量子信息处理系统、量子密码系统或量子模拟器。

本说明书中描述的数字和量子主题的实施例可以被实施为一个或多个数字或量子计算机程序，即编码在有形非暂时性存储介质上的数字或量子计算机程序指令的一个或多个模块，以用于由数据处理装置运行或控制数据处理装置的操作。数字或量子计算机存储介质可以是机器可读存储设备、机器可读存储衬底、随机或串行访问存储器设备、一个或多个量子比特、或它们中的一个或多个的组合。可替换地或另外地，程序指令可以被编码在人工生成的传播信号上，该人工生成的传播信号能够编码数字或量子信息，例如，机器生成的电、光或电磁信号，该信号被生成以编码数字或量子信息以用于传输到合适的接收器装置以被数据处理装置运行。

术语量子信息和量子数据是指由量子系统携带、保存或存储在量子系统中的信息或数据，其中最小的非平凡系统是量子比特，即定义量子信息单位的系统。应当理解，术语“量子比特”涵盖在对应的上下文中可以适当大约为两级系统的所有量子系统。这种量子系统可以包括多级系统，例如具有两级或更多级。举例来说，这种系统可以包括原子、电子、光子、离子或超导量子比特。在许多实施方式中，计算基础状态用基态和第一激发态来标识，然而，应该理解，计算状态用更高级激发态来标识的其它设置也是可能的。术语“数据处理装置”是指数字或量子数据处理硬件，并涵盖用于处理数字或量子数据的各种装置、设备和机器，包括例如可编程数字处理器、可编程量子处理器、数字计算机、量子计算机、多数字和量子处理器或计算机及其组合。装置还可以是或进一步包括专用逻辑电路，例如FPGA(field programmable gate array，现场可编程门阵列)、ASIC(application-specificintegrated circuit，专用集成电路)或量子模拟器，即被设计成模拟或产生关于特定量子系统的信息的量子数据处理装置。具体地，量子模拟器是专用量子计算机，不具备执行通用量子计算的能力。除了硬件之外，装置可以可选地包括为数字或量子计算机程序创建运行环境的代码，例如，构成处理器固件、协议栈、数据库管理系统、操作系统、或它们中的一个或多个的组合的代码。

数字计算机程序也可以被称为或描述为程序、软件、软件应用、模块、软件模块、脚本或代码，可以以包括编译或解释语言、或者声明性或过程性语言的任何形式的编程语言编写，并且可以以任何形式部署，包括作为独立程序，或者作为模块、组件、子例程，或者适合在数字计算环境中使用的其它单元。量子计算机程序也可以被称为或描述为程序、软件、软件应用、模块、软件模块、脚本或代码，可以以包括编译或解释语言、声明性或过程性语言的任何形式的编程语言编写并翻译成合适的量子编程语言，或者可以以量子编程语言编写，例如，QCL或Quipper。

数字或量子计算机程序可以但不一定对应于文件系统中的文件。程序可以存储在保存其它程序或数据的文件的部分中，例如，存储在标记语言文档中、在专用于所讨论的程序的单个文件中、或者在多个协调文件(例如存储一个或多个模块、子程序、或代码部分的文件)中的一个或多个脚本。数字或量子计算机程序可以被部署为在一台数字或一台量子计算机上运行，或者在位于一个站点或跨多个站点分布并且通过数字或量子数据通信网络互连的多数字或量子计算机上执行。量子数据通信网络被理解为可以使用量子系统(例如，量子比特)传输量子数据的网络。通常，数字数据通信网络不能传输量子数据，但是量子数据通信网络可以传输量子数据和数字数据。

本说明书中描述的过程和逻辑流程可以由一台或多台可编程数字或量子计算机来执行，在适当情况下与一台或多台数字或量子处理器一起操作，运行一个或多个数字或量子计算机程序，以通过对输入数字和量子数据进行操作并生成输出来执行功能。过程和逻辑流程也可以由专用逻辑电路(例如，FPGA或ASIC)或量子模拟器，或者由专用逻辑电路或量子模拟器和一个或多个编程的数字或量子计算机的组合来执行，并且装置也可以被实施为该专用逻辑电路或量子模拟器。

对于一台或多台数字或量子计算机的系统，被“配置为”执行特定操作或动作意味着该系统已经在其上安装了软件、固件、硬件或它们的组合，这些软件、固件、硬件或它们的组合在操作中使得系统执行这些操作或动作。对于一个或多个数字或量子计算机程序，被配置为执行特定操作或动作意味着该一个或多个程序包括指令，该指令在由数字或量子数据处理装置运行时使得该装置执行操作或动作。量子计算机可以从数字计算机接收指令，该指令在由量子计算装置运行时使得该装置执行操作或动作。

适用于运行数字或量子计算机程序的数字或量子计算机可以基于通用或专用数字或量子处理器或两者，或任何其它种类的中央数字或量子处理单元。通常，中央数字或量子处理单元将从只读存储器、随机存取存储器或适于传输量子数据(例如，光子)的量子系统或其组合接收指令以及数字或量子数据。

数字或量子计算机的基本元件是用于执行或运行指令的中央处理单元以及用于存储指令和数字或量子数据的一个或多个存储器设备。中央处理单元和存储器可以由专用逻辑电路或量子模拟器补充或并入到该专用逻辑电路或量子模拟器中。通常，数字或量子计算机还将包括用于存储数字或量子数据的一个或多个大容量存储设备(例如，磁、磁光盘、光盘或适于存储量子信息的量子系统)，或者可操作地耦合以从该用于存储数字或量子数据的一个或多个大容量存储设备接收数字或量子数据，或者将数字或量子数据传递到该用于存储数字或量子数据的一个或多个大容量存储设备。然而，数字或量子计算机不需要有这种设备。

适于存储数字或量子计算机程序指令和数字或量子数据的数字或量子计算机可读介质包括所有形式的非易失性数字或量子存储器、介质和存储器设备，包括例如：半导体存储器设备(例如，EPROM、EEPROM和闪速存储器设备)；磁盘(例如，内部硬盘或可移动磁盘)；磁光盘；CD-ROM和DVD-ROM光盘；以及(例如，俘获的原子或电子的)量子系统。应当理解，量子存储器是能够以高保真度和高效率长时间存储量子数据的设备，例如，光用于传输以及物质用于存储和保留量子数据的量子特征(诸如叠加或量子相干)的光-物质界面。

本说明书中描述的各种系统或其部分的控制可以在数字或量子计算机程序产品中实施，该数字或量子计算机程序产品包括存储在一个或多个非暂时性机器可读存储介质上的指令，并且可以在一个或多个数字或量子处理设备上可运行。本说明书中描述的系统或其部分可以每个被实施为装置、方法或系统，其可以包括一个或多个数字或量子处理设备和存储器以存储执行本说明书中描述的操作的可运行指令。

尽管本说明书包含许多具体的实施方式细节，但这些不应被解释为对所要求保护的范围的限制，而是对可以专用于具体实施例的特征的描述。在单独的实施例的上下文中在本说明书中描述的某些特征也可以在单个实施例中组合实施。相反，在单个实施例的上下文中描述的各种特征也可以在多个实施例中分离地或以任何合适的子组合来实施。此外，尽管特征可以在上文中被描述为以某些组合方式起作用，甚至本身被要求保护，但是在一些情况下，来自要求保护的组合的一个或多个特征可以从该组合中删除，并且要求保护的组合可以指向子组合或子组合的变型。

类似地，虽然在附图中以特定顺序描述了操作，但是这不应该被理解为要求以所示的特定顺序或先后顺序来执行这些操作，或者执行所有所示的操作，以实现期望的结果。在一些情况下，多任务和并行处理可以是有利的。此外，上述实施例中的各种系统模块和组件的分离不应被理解为在所有实施例中都要求这种分离，并且应该理解，所描述的程序组件和系统通常可以集成在单个软件产品中或者封装到多个软件产品中。

已经描述了主题的特定实施例。其它实施例在以下权利要求的范围内。在不脱离本发明的精神和范围的情况下，可以进行各种修改。例如，权利要求中叙述的动作可以以不同的顺序执行，并且仍然实现期望的结果。作为示例，附图中描述的过程不一定要求所示的特定顺序或先后顺序来实现期望的结果。在一些情况下，多任务和并行处理可以是有利的。

已经描述了若干实施方式。然而，应当理解，在不脱离本发明的精神和范围的情况下，可以进行各种修改。其它实施方式在以下权利要求的范围内。

Claims

1.一种量子计算设备，包括：

量子比特的第一阵列，其沿着第一轴布置；和

量子比特的第二阵列，其沿着不同于第一轴的第二轴布置，使得第二阵列的量子比特与第一阵列的量子比特相交以形成晶格结构，

其中第一阵列中的每个量子比特相对于第一阵列中的直接相邻的量子比特沿着第二轴偏移，

第二阵列中的每个量子比特相对于第二阵列中的直接相邻的量子比特沿着第一轴偏移，以及

在晶格结构中来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点包括耦合器，所述耦合器被布置成将来自第一阵列的量子比特感应耦合到来自第二阵列的量子比特，

其中晶格结构的每个量子比特包括与超导量子干涉器件(SQUID)直接电接触的共面波导，并且其中，对于每个量子比特的每个共面波导，共面波导的一端与地直接电接触。

2.根据权利要求1所述的量子计算设备，其中，所述第一阵列包括N个量子比特，

第二阵列包括N个量子比特，

N大于或等于2，

第一阵列中的每个量子比特相对于第一阵列中的直接相邻的量子比特沿着第二轴偏移第一距离，所述第一距离大约等于以相同方向定向的√N个均等间隔的量子比特，并且

第二阵列中的每个量子比特相对于第二阵列中的直接相邻的量子比特沿着第一轴偏移第一距离。

3.根据权利要求1所述的量子计算设备，其中，所述第一轴相对于所述第二轴正交。

4.根据权利要求1所述的量子计算设备，其中，在晶格结构中来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点包括两个耦合器，所述两个耦合器被布置成将来自第一阵列的量子比特感应耦合到来自第二阵列的量子比特。

5.根据权利要求1所述的量子计算设备，其中，在来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点处的耦合器被布置成将来自第一阵列的量子比特的共面波导感应耦合到来自第二阵列的量子比特的共面波导。

6.根据权利要求1所述的量子计算设备，其中，单元格被布置成提供c路耦合，并且c大于或等于2。

7.根据权利要求1所述的量子计算设备，还包括量子比特的第三阵列，其沿着不同于第一轴和第二轴的第三轴布置，使得第三阵列的量子比特与第一阵列和第二阵列的量子比特相交以形成晶格结构。

8.根据权利要求1所述的量子计算设备，其中，第一阵列中的第一量子比特相对于第一阵列中的直接相邻的第二量子比特沿着第二轴偏移第一量，第一阵列中的第三量子比特相对于第一阵列中的直接相邻的第四量子比特沿着第二轴偏移不同于第一量的第二量。

9.一种量子计算设备，包括多个单元格，其中所述多个单元格中的每个单元格包括：

量子比特的第一阵列，其沿着第一轴布置；和

第二阵列中的每个量子比特相对于第二阵列中的直接相邻的量子比特沿着第一轴偏移，并且

在所述晶格结构中来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点包括耦合器，所述耦合器被布置成将来自第一阵列的量子比特感应耦合到来自第二阵列的量子比特，以及

其中所述多个单元格被拼接，使得所述多个单元格中的每个单元格可操作地耦合到邻近的单元格，

10.根据权利要求9所述的量子计算设备，其中，对于所述多个单元格中的每个单元格，

所述单元格的第一阵列包括N个量子比特，

所述单元格的第二阵列包括N个量子比特，

N大于或等于2，

所述单元格的第一阵列中的每个量子比特相对于第一阵列中的直接相邻的量子比特沿着第二轴偏移第一距离，所述第一距离大约等于以相同方向定向的√N个均等间隔的量子比特，以及

所述单元格的第二阵列中的每个量子比特相对于第二阵列中的直接相邻的量子比特沿着第一轴偏移第一距离。

11.根据权利要求9所述的量子计算设备，其中，对于所述多个单元格中的每个单元格，所述第一轴相对于所述第二轴正交。

12.根据权利要求9所述的量子计算设备，其中，对于所述多个单元格中的每个单元格，在所述晶格结构中来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点包括两个耦合器，所述两个耦合器被布置成将来自第一阵列的量子比特感应耦合到来自第二阵列的量子比特。

13.根据权利要求9所述的量子计算设备，其中，对于所述多个单元格中的每个单元格，在来自第一阵列的量子比特和来自第二阵列的量子比特之间的每个交点处的耦合器被布置成将来自第一阵列的量子比特的共面波导感应耦合到来自第二阵列的量子比特的共面波导。

14.根据权利要求9所述的量子计算设备，其中，所述多个单元格被拼接，使得对于所述多个单元格中的每个单元格，来自所述单元格的量子比特的至少一个共面波导被耦合到来自不同单元格的量子比特的至少一个其它共面波导。

15.根据权利要求9所述的量子计算设备，其中，拼接片沿着U行和U列的网格布置，并且U大于或等于2。

16.根据权利要求15所述的量子计算设备，其中，所述网格具有为2U的直径。

17.根据权利要求16所述的量子计算设备，其中，所述多个单元格中的每个单元格被布置成提供c路耦合，并且c大于或等于2。

18.根据权利要求17所述的量子计算设备，其中，所述多个单元格包括大约2U²c个量子比特。

19.根据权利要求9所述的量子计算设备，包括谐振器，其中，所述谐振器的第一端耦合到第一量子比特，并且所述谐振器的第二端耦合到不同于第一量子比特的第二量子比特。

20.一种量子计算设备，包括：

多个量子比特；

至少一个耦合器，每个耦合器与多个量子比特中的对应的量子比特对相邻地被定位，使得所述量子比特对中的一个量子比特可操作地耦合到所述量子比特对中的另一量子比特；以及

谐振器，其中谐振器的第一部分定位于多个量子比特中的第一量子比特附近，以便可操作地耦合到第一量子比特，并且谐振器的第二部分定位于多个量子比特中的第二量子比特附近，以便可操作地耦合到第二量子比特，

其中每个量子比特包括与超导量子干涉器件(SQUID)直接电接触的共面波导，并且其中，对于每个量子比特的每个共面波导，共面波导的一端与地直接电接触。

21.根据权利要求20所述的量子计算设备，其中，所述多个量子比特、所述至少一个耦合器和所述谐振器共同能够处于至少两种配置中的任何一种配置，所述至少两种配置包括以初始哈密顿量H₀表征的第一配置和以问题哈密顿量H_P表征的第二配置，所述问题哈密顿量具有基态，

其中，多个量子比特中的每个相应的量子比特和多个量子比特中的对应的其它量子比特定义了相关联的量子比特到量子比特的耦合强度，

其中，第一量子比特和所述谐振器定义了第一量子比特到谐振器的耦合强度，并且第二量子比特和所述谐振器定义了第二量子比特到谐振器的耦合强度，以及

其中，每个相应的量子比特和对应的其它量子比特之间的量子比特到量子比特的耦合强度、第一量子比特到谐振器的耦合强度、和第二量子比特到谐振器的耦合强度共同定义了待解决的计算问题。

22.根据权利要求20所述的量子计算设备，其中，所述多个量子比特包括多个超导共面波导通量量子比特、多个环形通量量子比特、或多个电荷量子比特。

23.根据权利要求20所述的量子计算设备，其中，所述谐振器的第一部分包括所述谐振器的第一端，第二部分包括所述谐振器的第二端，并且第二端与第一端相对。

24.根据权利要求20所述的量子计算设备，其中，所述谐振器的第三部分定位于多个量子比特中的第三量子比特附近，以便可操作地耦合到第三量子比特并定义有效的第一到第二到第三量子比特耦合强度。

25.根据权利要求20所述的量子计算设备，其中，所述谐振器的频率大约等于第一量子比特的频率和/或第二量子比特的频率。

26.根据权利要求20所述的量子计算设备，其中，所述谐振器具有在大约1000μm至大约15000μm之间的长度。