一种配线架扫描装置
技术领域
本发明涉及一种配线架,尤其是涉及一种基于单片机并行扫描端口的配线架扫描装置。
背景技术
目前采用单片机控制芯片的配线架智能扫描模块基本都会进行配线架端口检测和链路检测,一般使用GPIO(General Purpose Input/Output,通用输入/输出)的高低电平特性来检查端口或链路情况。其中,端口检测由扫描模块自身完成检测,只能检测端口是否有跳线,无法检测链路;链路检测则由智能扫描模块上行的管理单元控制检查每个端口,检测时间会随着端口的增长成倍增加。另外,链路探测技术使用串行轮询方式检测,轮询时间比较长。且现有多RS-232串口并行收发基本采用FPGA扩展实现,由于每个RS-232串口独立工作,因此成本相对比较高。
因此需要研究一种新型的采用单片机控制芯片的配线架智能扫描模块,已解决上述存在的技术问题。
发明内容
本发明的目的在于克服现有技术的缺陷,提供一种配线架扫描装置,基于单片机芯片,以并行完成配线架扫描模块的端口和链路检测。
为实现上述目的,本发明提出如下技术方案:一种配线架扫描装置,包括单片机控制单元、至少一端口检测发送模块、至少一端口检测接收模块,所述端口检测发送和接收模块均接到所述单片机控制单元上,所述端口检测发送和接收模块在所述单片机控制单元的控制下,并行发送和接收所述配线架扫描装置的端口检测数据。
优选地,所述端口检测发送模块在所述单片机控制单元的控制下,每间隔第一时间发送一次端口检测数据,并切换发送至少一次;同时,所述端口检测接收模块在所述单片机控制单元的控制下,每间隔第二时间接收一次端口检测数据,并切换接收至少一次。
优选地,所述单片机控制单元上具有至少一个接收串口和至少一个发送串口,所述端口检测接收模块对应接单片机控制单元的接收串口;所述端口检测发送模块对应接单片机控制单元的发送串口。
优选地,所述第二时间大于所述第一时间。
优选地,所述配线架扫描装置为24口配线架扫描装置。
优选地,所述单片机控制单元为8串口单片机控制芯片,其中,6个接收串口连接到所述端口检测接收模块,6个发送串口连接到所述端口检测发送模块。
优选地,所述端口检测接收和发送模块各为3个,每个端口检测接收和发送模块均具有2个I/O引脚和8个输出串口,所述端口检测接收模块的I/O引脚均接至单片机控制单元的接收串口,所述端口检测发送模块的I/O引脚均接至单片机控制单元的发送串口。
优选地,所述端口检测接收和发送模块均为双4通道模拟数据开关芯片。
优选地,所述端口检测发送模块在单片机控制单元的控制下,每间隔10ms发送一次端口检测数据,并切换发送4次;同时,所述端口检测接收模块在所述单片机控制单元的控制下,每间隔50ms接收一次端口检测数据,并切换接收4次。
优选地,还包括与单片机控制单元相连的端口LED控制模块,用于在单片机控制单元的控制下,负责端口状态的显示。
本发明的有益效果是:1、支持端口检测技术和链路探测技术,且链路探测技术并行检测,检测时间短,且链路探测技术由配线架自身完成检测,无需外部设备参与。2、每个端口的检测时间为固定值,端口和链路检测时间不与端口的增长而变化,性能比较高。3、多串口RS-232串口并行收发无须一定采用FPGA扩展RS-232接口的方案,降低成本。
附图说明
图1是本发明配线架扫描装置的结构示意图;
图2是本发明端口检测发送模块的结构示意图;
图3是本发明端口检测接收模块的结构示意图。
附图标记:
U1、单片机控制单元,U2、端口检测接收模块,U3、端口检测发送模块。
具体实施方式
下面将结合本发明的附图,对本发明实施例的技术方案进行清楚、完整的描述。
本发明所揭示的一种配线架扫描装置,基于单片机芯片,实现端口分时并行链路检测和端口检测、多RS-232串口分时并行扩展等。
如图1所示,本发明所揭示的一种配线架扫描装置,包括单片机控制单元U1、至少一端口检测接收模块U2、至少一端口检测发送模块U3,端口检测发送和接收模块U3、U2均接到单片机控制单元U1上,端口检测发送和接收模块U3、U2在单片机控制单元U1的控制下,并行发送和接收配线架扫描装置的端口检测数据。
具体地,本实施例中,单片机控制单元U1采用8串口单片机控制芯片,其中,每个串口分为发送(TX)方向和接收(RX)方向,串口1用于程序升级或排除故障(Debug),串口2为上行接口,单片机控制单元通过串口2与上行的管理单元(图未示)相连,串口2用于负责收发管理单元命令或者将数据上报到管理单元。其余6个串口用于连接端口检测发送模块或端口检测接收模块,其中,接收串口232_RX_[3...8]接端口检测接收模块U2,发送串口232_TX_[3...8]接端口检测发送模块U3。单片机控制单元上除上述8个串口外,还具有使能引脚(RX_CH_OE)、接收数据引脚(RXD)和发送数据引脚(TXD)等。
端口检测发送模块U3和端口检测接收模块U2负责扫描模块的跳线检测。本实施例中,结合图1~图3所示,端口检测发送模块U3和端口检测接收模块U2各设置3个,3个端口检测发送模块U3(定义为发送模块1、发送模块2和发送模块3)组成一发送组,该发送组连接到单片机控制单元U1发送串口232_TX_[3...8],用于负责控制切换串口分时发送端口检测数据;3个端口检测接收模块U2(定义为接收模块1、接收模块2和接收模块3)组成一接收组,该接收组连接到单片机控制单元U1发送串口232_RX_[3...8],用于负责控制切换串口分时接收端口检测数据。
具体地,本实施例中,如图2所示,每个端口检测发送模块U3采用双4通道模拟数据开关芯片,每个双4通道模拟数据开关芯片由两个GPIO(General Purpose I/O Ports,通用输入/输出端口)引脚控制,两路扩展出8路串口。其中,发送模块1的TX_INPUT_1引脚和TX_INPUT_2对应接8串口单片机控制芯片的串口232_TX_3和串口232_TX_4,由这两路扩展出的8路串口TX_OUTPUT_[1…8],对应扫描装置的1~8端口。发送模块2的TX_INPUT_3引脚和TX_INPUT_4对应接8串口单片机控制芯片的串口232_TX_5和串口232_TX_6,由这两路扩展出的8路串口TX_OUTPUT_[9…16],对应扫描装置的9~16端口。发送模块3的TX_INPUT_5引脚和TX_INPUT_6对应接8串口单片机控制芯片的串口232_TX_7和串口232_TX_8,由这两路扩展出的8路串口TX_OUTPUT_[17…24],对应扫描装置的17~24端口。
如图3所示,每个端口检测接收模块U2也采用双4通道模拟数据开关芯片,与端口检测发送模块同理,每个双4通道模拟数据开关芯片由两个GPIO引脚控制,两路扩展出8路串口。其中,接收模块1的RX_INPUT_1引脚和RX_INPUT_2对应接8串口单片机控制芯片的串口232_RX_3和串口232_RX_4,由这两路扩展出的8路串口RX_OUTPUT_[1…8],对应扫描装置的1~8端口。接收模块2的RX_INPUT_3引脚和RX_INPUT_4对应接8串口单片机控制芯片的串口232_RX_5和串口232_RX_6,由这两路扩展出的8路串口RX_OUTPUT_[9…16],对应扫描装置的9~16端口。接收模块3的RX_INPUT_5引脚和RX_INPUT_6对应接8串口单片机控制芯片的串口232_RX_7和串口232_RX_8,由这两路扩展出的8路串口RX_OUTPUT_[17…24],对应扫描装置的17~24端口。
需要说明的是,端口检测发送和接收模块在实施时可不限于采用这里的双4通道模拟数据开关,也可采用其他方式。本发明的端口扫描收发数据协议格式属于自定义的,不作限定;且本发明的串口扩展方式可采用FPGA或采用其他多串口芯片扩展。
本实施例中,发送组的端口检测发送模块在单片机控制单元的控制下,每间隔第一时间发送一次端口检测数据,并切换发送至少一次。本实施例中,发送组的6个串口(TX_INPUT_[1…6])同时发送端口检测数据,每10ms发送一次,切换4次发送,可以将扫描装置的所有端口数据发送完成,即发送耗时40ms。在发送组发送端口检测数据的同时,接收组的端口检测发送模块在单片机控制单元的控制下,每间隔第二时间接收一次端口检测数据,并切换接收至少一次。本实施例中,接收组的6个串口(RX_INPUT_[1…6])同时接收端口检测数据,为了保证能正确接收到数据,每间隔50ms接收一次,切换4次发送,可以将扫描装置的所有端口数据接收完成,即接收耗时200ms。由于数据的发送和接收过程是并行进行的,所以本实施例配线架端口检测的总耗时为200ms。也就是说,本发明配线架的端口检测时间不与管理单元端口的增长而成倍增加,每个扫描模块的检测时间相同。
本发明中,上述端口检测数据的发送、接收、数据上报管理单元、接收管理单元下发命令并处理的过程等由FreeRTOS实时操作系统,多线程并行执行。具体分为3个线程:端口检测数据发送线程,端口检测数据接收线程和负责数据处理的主线程。其中,本实施例中,端口检测数据发送线程负责控制端口检测发送模块每10秒发送一次端口检测数据,4次切换发送完所有端口数据;端口检测数据接收线程负责控制端口检测接收模块每50秒接收一次数据并将数据预处理保存到RAM中;主线程主要控制单片机控制单元每间隔200ms组织数据上报管理单元,保证管理单元的数据实时更新;并接收管理单元下发命令,解析命令数据并将命令数据分发到处理线程处理。
本发明所揭示的配线架扫描装置,还包括端口LED控制模块,与单片机控制单元相连,用于在单片机控制单元的控制下,负责端口状态的显示。
本发明的端口检测数据分时并行发送和接收,扫描模块链路扫描时间为固定值,不与端口的增加而增加。且,本发明实现了端口检测技术和链路检测技术的结合,即能实现单配扫描模块的端口检测技术,又能实现双配扫描模块的链路检测技术,兼容单配和双配,降低开发维护成本。另外,本方案基于单片机芯片,实现了FPGA芯片或串口扩展芯片才能实现的多串口并行扫描技术,降低硬件成本。
本发明的技术内容及技术特征已揭示如上,然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰,因此,本发明保护范围应不限于实施例所揭示的内容,而应包括各种不背离本发明的替换及修饰,并为本专利申请权利要求所涵盖。