CN109212949A - 一种航天器高精度定时系统 - Google Patents

Abstract

一种航天器高精度定时系统，用于对航天器进行高精度的定时控制。所述的航天器高精度定时系统属于基于非处理器式的定时电路，该电路系统采用通过分频器对时钟信号进行分频，然后将分频后信号输出至译码器，当译码器中的信号正好为某一时间信号时驱动后一级开关信号。该时间控制器的优点是定时时间较长，定时精度较高，且元器件成本较低。该时间控制系统的可靠性高，定时时间较长，时间精度较高，定时精度与所选用晶振的的精度相同，能够达到数十ppm的量级，较RC定时电路等具有数量级的提高。

Description

一种航天器高精度定时系统

技术领域

本发明属于航天器回收控制领域，涉及一种定时系统。

背景技术

在航天器回收控制领域，当弹道方案确定后，控制系统需要保证的功能是输出高可靠的时间控制信号，该控制信号的实现方式有基于“555”芯片的定时电路设计方式、基于延时继电器的定时电路设计方式、基于机械式钟表式时间控制器的电路设计方式以及基于CPU控制电路的电路设计方式。对于可重复使用卫星定时电路的应用，系统期望的是具有一套输出路数多、时间精准，时间小范围可调以及简单的控制方式，为此，发明了一种航天器高精度定时系统，采用了晶振输出基准时间信号，经过一系列的逻辑运算等候输出时间指令信号。

可重复使用卫星是五院自主研制的新一代微重力试验卫星，以期通过多次重复使用、提升载荷服务能力、提升平台水平等途径打造运营成本更低、使用更便捷、保障更优越、可重复使用的实验卫星，为国际、国内空间科学实验、新技术试验、空间技术应用提供先进的实验平台。针对该应用，本发明设计了一种基于非处理器式的定时电路系统，该电路系统采用通过分频器对时钟信号进行分频，然后将分频后信号输出至译码器，当译码器中的信号正好为某一时间信号时驱动后一级开关信号。该时间控制器的优点是定时时间较长，定时精度较高，成本低。该定时系统的可靠性高，定时时间较长，时间精度较高。

发明内容

本发明要解决的技术问题是，克服现有技术的不足，本发明提供一种航天器高精度定时系统，对航天器返回过程中的时序进行控制，该定时系统需要满足精度高，时间可调易实现且低成本。

为解决上述技术问题，本发明采用的技术方案是：一种航天器高精度定时系统，包括分频与百毫秒脉冲产生电路、计时位产生电路、时钟电路、缓启动电路、标识位产生电路；所述时钟电路对晶振进行供电、输出原始时钟信号；所述缓启动电路提供所述定时系统上电初的缓启动信号；所述分频与百毫秒脉冲产生电路接收时钟电路的原始时钟信息、缓启动电路的复位信息，输出脉冲信号；计时位产生电路对分频与百毫秒脉冲产生电路的输出信号进行降频之后、输出相应的十进制秒位信号；标识位产生电路提供各级标识位，用以指示当前已经发出过的秒位信号。

所述时钟电路包括电阻R9、晶体振荡器G1、电容器C9，其中，电容器C9的一端连接至系统电源正端后、连接至晶体振荡器G1的电源输入端，电容器C9的另一端连接至系统电源负端后连接至晶体振荡器G1的接地端并接地，晶体振荡器G1的指令输出端连接至电阻R9的一端，电阻R9的另一端输出频率信号，连接至分频与百毫秒脉冲产生电路的二进制分频器D1的时钟信号端CLK1。

所述缓启动电路包括电阻R10、电容C10、非门D9、电阻R11，其中，非门D9的输入端通过电阻R10连接至系统电源正端，非门D9的输入端通过电容C10连接至系统电源负端，非门D9的输出端产生缓启动信号并通过电阻R11连接至系统电源负端。

所述分频与百毫秒脉冲产生电路包括二进制分频器D1、十进制分频器D2、十进制分频器D3、电阻R1、电阻R2、电阻R3、电容C1、电容C2、电容C3，其中二进制分频器D1、十进制分频器D2、十进制分频器D3的正电源端分别通过电阻R1、电阻R2、电阻R3连接至系统电源正端，并分别通过电容C1、电容C2、电容C3连接至系统电源负端；二进制分频器D1、十进制分频器D2、十进制分频器D3的接地端连接至系统电源负端；十进制分频器D2、十进制分频器D3的使能端CKEN连接至系统电源负端；二进制分频器D1的复位信号端、十进制分频器D2的复位信号端、十进制分频器D3的复位信号端共同连接至非门D9的输出端，二进制分频器D1的Q12端连接至十进制分频器D2的时钟信号端，十进制分频器D2的CO端连接至十进制分频器D3的时钟信号端。

所述计时位产生电路包括N个十进制分频器、电阻和电容；其中：N个十进制分频器的正电源端分别通过电阻连接至系统电源正端，并分别通过电容连接至系统电源负端；N个十进制分频器的接地端、使能端CKEN分别连接至系统电源的负端，复位信号端分别连接至非门D9的输出端；前一个十进制分频器的CO端连接至下一个十进制分频器D5的时钟信号端；N为正整数。

所述标识位产生电路包括m个锁存器，每个锁存器包括锁存器A、锁存器B，各锁存器中，锁存器A的D端和锁存器B的D端分别连接至系统电源正端，锁存器A的复位端RST与锁存器B的复位端RST分别连接至非门D9的输出端，锁存器A的SET端和锁存器B的SET端分别连接至系统电源负端；锁存器A和锁存器B依次对应标识位产生电路中的前后两个十进制分频器，锁存器A的时钟信号端连接至前一个十进制分频器的CO端，锁存器B的时钟信号端连接至后一个十进制分频器的CO端；m为正整数。

本发明与现有技术相比的优点在于：

(1)在本发明中，本发明采用了晶振作为时钟信号产生的基准，计时电路的精度高，其精度等同于时钟的精度，解决了在使用RC作为定时或者机械时钟定时时精度较差的问题，该定时系统具有的优点是精度可以达到数十ppm量级。

(2)本发明中避免了采用处理器的进行定时计算的形式，从而避免了软件的使用，解决了在某些航天器上应用时，软件易受到单粒子效应进而使得定时系统状态跑飞或者软件死机的问题，提高了定时系统的可靠性。

(3)本发明定时电路的总计时范围与最小计时分辨率均能够采用级联的方式进行调整，采用级联的形式也利于定时范围的扩展，电路实现方式灵活，提高了应用场景，本发明的计时系统尤其是适用于小型武器型号、返回式开伞控制等领域的计时控制。

附图说明

图1为本发明的缓启动电路示意图；

图2为本发明的时钟电路示意图；

图3为本发明的分频与百毫秒脉冲产生电路；

图4为计时位产生电路；

图5为标识位产生电路

图6为本发明的计时原理示意图。

具体实施方式

下面将结合附图和具体实施例对根据本发明的航天器高精度定时系统做进一步详细的说明。

本发明采用通过分频器对时钟信号进行分频，然后将分频后信号输出至译码器，当译码器中的信号正好为某一时间信号时驱动后一级开关信号，实践中，根据需要的定时时间不同，可以选择不同的秒位以及标识位产生定时时间脉冲。

所述航天器高精度定时系统包括分频与百毫秒脉冲产生电路、计时位产生电路、时钟电路、缓启动电路、标识位产生电路，由外部常规的电源产生系统提供供电电源正端与负端。其中，所述的时钟电路对晶振进行供电、输出时钟信号，所述的缓启动电路提供整个电路系统上电初的缓启动信号，所述的分频与百毫秒脉冲产生电路接收时钟电路的原始时钟信息以及缓启动电路的复位信息，输出标准的100ms的脉冲信号，计时位产生电路是对分频与百毫秒脉冲产生电路的输出信号进行降频之后、输出相应的十进制秒位信号，标识位产生电路提供各级标识位，用以指示当前已经发出过的秒位信号。

时钟电路中的晶振选用4.096MHz的有源晶振，该航天器高精度定时系统首先对4.096MHz的有源晶振的信号进行分频处理，继而采用二进制计数器以及十进制计数器对信号进行分频处理能够产生相应的秒位指示信息。

航天器高精度定时系统最小的输出秒位时间精度为1ms，可以根据使用场景选择最低秒位。最大的时间秒位不封顶，本实施例中按照最小秒位100ms，最大秒位1秒进行描述，航天器高精度定时系统包含上述范围但不限于上述范围。

如图2所示，时钟电路包括电阻R9、晶体振荡器G1、电容器C9，其中，电容器C9的一端连接至系统电源正端后连接至晶体振荡器G1的电源输入端，电容器C9的另一端连接至系统电源负端后连接至晶体振荡器G1的接地端并接地，晶体振荡器G1的NC端悬空，晶体振荡器G1的指令输出端连接至电阻R9的一端，电阻R9的另一端输出频率信号连接至分频与百毫秒脉冲产生电路的第一分频器D1的时钟信号端CLK1。

如图1所示，缓启动电路包括电阻R10、电容C10、非门D9、电阻R11，其中，非门D9的输入端通过电阻R10连接至系统电源正端，非门D9的输入端通过电容C10连接至系统电源负端，非门D9的输出端产生缓启动信号线并通过电阻R11连接至系统电源负端。

如图3所示，分频与百毫秒脉冲产生电路包括二进制分频器D1、十进制分频器D2、十进制分频器D3、电阻R1、电阻R2、电阻R3、电容C1、电容C2、电容C3，其中二进制分频器D1、十进制分频器D2、十进制分频器D3的正电源端分别通过电阻R1、电阻R2、电阻R3连接至系统电源正端，同时分别通过电容C1、电容C2、电容C3连接至系统电源负端。其中二进制分频器D1、十进制分频器D2、十进制分频器D3的接地端连接至系统电源负端，十进制分频器D2、十进制分频器D3的使能端CKEN连接至系统电源负端；二进制分频器D1的信号输入端CLK1连接至时钟电路的电阻R9的另一端。二进制分频器D1的复位信号端、十进制分频器D2的复位信号端、十进制分频器D3的复位信号端共同连接至“缓启动信号”线上，二进制分频器D1的Q12端连接至十进制分频器D2的时钟信号端，十进制分频器D2的CO端连接至十进制分频器D3的时钟信号端。

计时位产生电路包括N个十进制分频器、电阻和电容；其中：N个十进制分频器的正电源端分别通过电阻连接至系统电源正端，并分别通过电容连接至系统电源负端；N个十进制分频器的接地端、CKEN端分别连接至系统电源的负端，复位信号端分别连接至非门D9的输出端；前一个十进制分频器的CO端连接至下一个十进制分频器D5的时钟信号端；N为正整数。

如图4所示，在本实施例中，计时位产生电路包括十进制分频器D4、十进制分频器D5、十进制分频器D6、十进制分频器D7、十进制分频器D8、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8以及电容C4、电容C5、电容C6、电容C7、电容C8。其中：十进制分频器D4、十进制分频器D5、十进制分频器D6、十进制分频器D7、十进制分频器D8的正电源VDD端分别通过电阻R4、电阻R5、电阻R6、电阻R7、电阻R8连接至系统电源正端，分别通过电容C4、电容C5、电容C6、电容C7、电容C8连接至系统电源负端。十进制分频器D4、十进制分频器D5、十进制分频器D6、十进制分频器D7、十进制分频器D8的GND端、使能端CKEN连接至系统电源的负端，复位信号端连接至“缓启动信号”线上。十进制分频器D4的进位端连接至十进制分频器D5的信号输入端，十进制分频器D5的进位端连接至十进制分频器D6的信号输入端，十进制分频器D6的进位端连接至十进制分频器D7的信号输入端，十进制分频器D7的进位端连接至十进制分频器D8的信号输入端。此时十进制分频器D4的零位端、一位端、二位端、三位端、四位端、五位端、六位端、七位端、八位端、九位端分别输出“百毫秒位0”、“百毫秒位1”、“百毫秒位2”、“百毫秒位3”、“百毫秒位4”、“百毫秒位5”、“百毫秒位6”、“百毫秒位7”、“百毫秒位8”、“百毫秒位9”信号，十进制分频器D5的零位端、一位端、二位端、三位端、四位端、五位端、六位端、七位端、八位端、九位端分别输出“一秒位0”、“一秒位1”、“一秒位2”、“一秒位3”、“一秒位4”、“一秒位5”、“一秒位6”、“一秒位7”、“一秒位8”、“一秒位9”信号，第六十进制分频器D5的零位端、一位端、二位端、三位端、四位端、五位端、六位端、七位端、八位端、九位端分别输出“十秒位0”、“十秒位1”、“十秒位2”、“十秒位3”、“十秒位4”、“十秒位5”、“十秒位6”、“十秒位7”、“十秒位8”、“十秒位9”信号，第七十进制分频器D5的零位端、一位端、二位端、三位端、四位端、五位端、六位端、七位端、八位端、九位端分别输出“百秒位0”、“百秒位1”、“百秒位2”、“百秒位3”、“百秒位4”、“百秒位5”、“百秒位6”、“百秒位7”、“百秒位8”、“百秒位9”信号，第八十进制分频器D5的零位端、一位端、二位端、三位端、四位端、五位端、六位端、七位端、八位端、九位端分别输出“千秒位0”、“千秒位1”、“千秒位2”、“千秒位3”、“千秒位4”、“千秒位5”、“千秒位6”、“千秒位7”、“千秒位8”、“千秒位9”信号。

所述标识位产生电路包括m个锁存器，每个锁存器包括锁存器A、锁存器B，各锁存器中，锁存器A的D端和锁存器B的D端分别连接至系统电源正端，锁存器A的复位端RST与锁存器B的复位端RST分别连接至非门D9的输出端，锁存器A的SET端和锁存器B的SET端分别连接至系统电源负端；锁存器A和锁存器B依次对应标识位产生电路中的前后两个十进制分频器，锁存器A的时钟信号端连接至前一个十进制分频器的CO端，锁存器B的时钟信号端连接至后一个十进制分频器的CO端；m为正整数。即第一个锁存器中，锁存器A的时钟信号端连接至第一个十进制分频器的CO端，锁存器B的时钟信号端连接至第二个十进制分频器的CO端；第二个锁存器中，锁存器A的时钟信号端连接至第三个十进制分频器的CO端，锁存器B的时钟信号端连接至第四个十进制分频器的CO端；……；第m个锁存器中，锁存器A的时钟信号端连接至第N-1个十进制分频器的CO端，锁存器B的时钟信号端连接至第N个十进制分频器的CO端。如果计时位产生电路中的十进制分频器为奇数个，则相应空出锁存器中的锁存器A或锁存器B，不接入电路。

如图5所示，在本实施例中，标识位产生电路包括锁存器D10、锁存器D11，锁存器D10包括锁存器D10A、锁存器D10B，锁存器D11包括锁存器D11A、锁存器D11B，其中锁存器D10A、锁存器D11A的D端与锁存器D10B、锁存器D11B的D端均连接至系统电源正端，锁存器D10A、锁存器D11A的SET端与锁存器D10B、锁存器D11B的SET端均连接至系统电源负端；锁存器D10A、锁存器D11A的复位端RST与锁存器D10B、锁存器D11B的复位端RST均连接至非门D9的输出端。锁存器D10A的信号输入端连接至计时位产生电路的十进制分频器D4的进位端，锁存器D10B的信号输入端连接至计时位产生电路的十进制分频器D5的进位端，锁存器D11A的信号输入端连接至计时位产生电路的第六十进制分频器D4的进位端，锁存器D11B的信号输入端连接至计时位产生电路的十进制分频器D7的进位端，锁存器D10A的Q非输出端与锁存器D10B的Q非输出端分别表示“一秒标识位”与“十秒标识位”，锁存器D11A的Q非输出端与锁存器D11B的Q非输出端分别表示“百秒标识位”与“千秒标识位”。

计时位产生电路包含但不限于上述的秒位，在十进制分频器D8后仍然可以通过增加相同的电路连接得到“万秒位”、“十万秒位”等秒位产生电路。后续增加的电路与现有的电路连接方式完全一致。标识位产生电路包含但不限于上述的标识位，继续增加锁存器电路仍然可以得到“万秒标识位”、“十万秒标识位”等信息。后续增加的电路与现有的电路连接方式完全一致。

采用与门的方式，选取合适的秒位与标识位可以输出相应的时间指令。如图6所示，为采用定时电路对计时信息的输出示意图，从上述定时电路中将百毫秒位1与一秒标识位分别连接二输入与门的两个引脚，则二输入与门的输出信号为某指令信号(本实施例取名为：一次分离解锁1)，该信号为定时电路开始计时后第100ms发出。

本发明说明书中未作详细描述的内容属于本领域技术人员的公知技术。

Claims (6)

1.一种航天器高精度定时系统，其特征在于，包括分频与百毫秒脉冲产生电路、计时位产生电路、时钟电路、缓启动电路、标识位产生电路；所述时钟电路对晶振进行供电、输出原始时钟信号；所述缓启动电路提供所述定时系统上电初的缓启动信号；所述分频与百毫秒脉冲产生电路接收时钟电路的原始时钟信息、缓启动电路的复位信息，输出脉冲信号；计时位产生电路对分频与百毫秒脉冲产生电路的输出信号进行降频之后、输出相应的十进制秒位信号；标识位产生电路提供各级标识位，用以指示当前已经发出过的秒位信号。

2.根据权利要求1所述的一种航天器高精度定时系统，其特征在于：所述时钟电路包括电阻R9、晶体振荡器G1、电容器C9，其中，电容器C9的一端连接至系统电源正端后、连接至晶体振荡器G1的电源输入端，电容器C9的另一端连接至系统电源负端后连接至晶体振荡器G1的接地端并接地，晶体振荡器G1的指令输出端连接至电阻R9的一端，电阻R9的另一端输出频率信号，连接至分频与百毫秒脉冲产生电路的二进制分频器D1的时钟信号端CLK1。

3.根据权利要求2所述的一种航天器高精度定时系统，其特征在于：所述缓启动电路包括电阻R10、电容C10、非门D9、电阻R11，其中，非门D9的输入端通过电阻R10连接至系统电源正端，非门D9的输入端通过电容C10连接至系统电源负端，非门D9的输出端产生缓启动信号并通过电阻R11连接至系统电源负端。

4.根据权利要求3所述的一种航天器高精度定时系统，其特征在于：所述分频与百毫秒脉冲产生电路包括二进制分频器D1、十进制分频器D2、十进制分频器D3、电阻R1、电阻R2、电阻R3、电容C1、电容C2、电容C3，其中二进制分频器D1、十进制分频器D2、十进制分频器D3的正电源端分别通过电阻R1、电阻R2、电阻R3连接至系统电源正端，并分别通过电容C1、电容C2、电容C3连接至系统电源负端；二进制分频器D1、十进制分频器D2、十进制分频器D3的接地端连接至系统电源负端；十进制分频器D2、十进制分频器D3的使能端CKEN连接至系统电源负端；二进制分频器D1的复位信号端、十进制分频器D2的复位信号端、十进制分频器D3的复位信号端共同连接至非门D9的输出端，二进制分频器D1的Q12端连接至十进制分频器D2的时钟信号端，十进制分频器D2的CO端连接至十进制分频器D3的时钟信号端。

5.根据权利要求4所述的一种航天器高精度定时系统，其特征在于：所述计时位产生电路包括N个十进制分频器、电阻和电容；其中：N个十进制分频器的正电源端分别通过电阻连接至系统电源正端，并分别通过电容连接至系统电源负端；N个十进制分频器的接地端、使能端CKEN分别连接至系统电源的负端，复位信号端分别连接至非门D9的输出端；前一个十进制分频器的CO端连接至下一个十进制分频器D5的时钟信号端；N为正整数。

6.根据权利要求5所述的一种航天器高精度定时系统，其特征在于：所述标识位产生电路包括m个锁存器，每个锁存器包括锁存器A、锁存器B，各锁存器中，锁存器A的D端和锁存器B的D端分别连接至系统电源正端，锁存器A的复位端RST与锁存器B的复位端RST分别连接至非门D9的输出端，锁存器A的SET端和锁存器B的SET端分别连接至系统电源负端；锁存器A和锁存器B依次对应标识位产生电路中的前后两个十进制分频器，锁存器A的时钟信号端连接至前一个十进制分频器的CO端，锁存器B的时钟信号端连接至后一个十进制分频器的CO端；m为正整数。