CN109196486A - 用于虚拟存储器的存储器预取 - Google Patents

用于虚拟存储器的存储器预取 Download PDF

Info

Publication number
CN109196486A
CN109196486A CN201780031735.2A CN201780031735A CN109196486A CN 109196486 A CN109196486 A CN 109196486A CN 201780031735 A CN201780031735 A CN 201780031735A CN 109196486 A CN109196486 A CN 109196486A
Authority
CN
China
Prior art keywords
request
virtual memory
circuit
tlb
mmu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780031735.2A
Other languages
English (en)
Other versions
CN109196486B (zh
Inventor
B·库马尔
S·I·阿扎德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN109196486A publication Critical patent/CN109196486A/zh
Application granted granted Critical
Publication of CN109196486B publication Critical patent/CN109196486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6026—Prefetching based on access pattern detection, e.g. stride based prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

为虚拟存储器和多端口存储器管理单元(MMU)电路(114)生成虚拟存储器预取请求。监控发送至MMU电路(114)的特定端口(124、126、128)的虚拟存储器访问请求。响应于触发条件的满足，生成虚拟存储器预取请求并使用特定端口(124、126、128)将虚拟存储器预取请求发送至MMU电路(114)。为对应于虚拟存储器预取请求的物理地址监控来自MMU电路(114)的物理访问请求。过滤与虚拟存储器预取请求相对应的物理访问请求。

Description

用于虚拟存储器的存储器预取
技术领域
本申请大致涉及存储器预取，更具体地，涉及存储器预取以填充缓存(cache)用于虚拟存储器转换。
背景技术
存在各种不同的可以使用存储器电路的应用，其中存储器电路包括但不限于可编程集成电路、可编程逻辑器件(PLD)以及片上系统(SoC)器件。一些SoC器件可包括可编程逻辑，其中该可编程逻辑类似于由各种PLD提供的可编程逻辑。PLD是一种可编程集成电路(IC)，该可编程IC可被编程以执行指定的逻辑功能。一种类型的PLD(即现场可编程门阵列(FPGA))可包括可编程片(tile)阵列。这些可编程片包括各种类型的逻辑块，这些各种类型的逻辑块可包括，例如输入/输出块(IOB)、可配置逻辑块(CLB)、专用随机存取存储块(BRAM)、多路复用器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁定环(DLL)、总线或网络接口(如外部组件互连(PCI)、高速PCI(PCIe)以及以太网)等。一些器件包括足够的组件和功能，以有效地用作单个IC芯片上的完整计算机系统。具有这种功能的器件有时被称为SoC。
SoC是一种应用，其中多个主控器(master)可共享共同的物理存储器和I/O。主控器可共享存储器的一种方式是使用虚拟存储器。每个主控器可在其自己的虚拟地址空间内运行，其中所述虚拟地址空间被映射到物理地址空间。存储器管理单元(MMU)电路可被配置为将虚拟地址转换为物理地址。转换可能是提高效率的重要瓶颈。
这些和其他的问题对于IC设计及其用途可能是棘手的。
发明内容
多种实施方式针对存储器预取以填充高速缓存用于虚拟存储器转换。所述预取可在多个预取生成电路之间分配，每个预取生成电路对应于MMU电路的不同端口。
特定的实施方式针对一种为虚拟存储器和多端口存储器管理单元MMU电路生成虚拟存储器预取请求的方法。TLB预取电路监控发送到所述MMU电路的特定端口的虚拟存储器访问请求，并检测至少一个触发条件的满足，所述至少一个触发条件基于所述虚拟存储器访问请求。所述TLB预取电路响应于所述至少一个触发条件的满足生成虚拟存储器预取请求。使用所述特定端口将所述虚拟存储器预取请求传送至所述MMU电路。为对应于所述虚拟存储器预取请求的物理地址监控来自所述MMU电路的物理访问请求。过滤与所述虚拟存储器预取请求相对应的物理访问。
某些实施方式针对一种包括MMU电路的系统。所述MMU电路包括多个端口，其中每个端口被配置为使用相应的转换检测缓冲区TLB将虚拟存储器地址转换为物理存储器地址。所述系统包括至少一个TLB预取电路，所述至少一个TLB预取电路用于所述多个端口中的特定端口并被配置为：监控发送至所述MMU电路的特定端口的虚拟存储器访问请求；为所述虚拟存储器访问请求检测至少一个触发条件的满足；响应于所述至少一个触发条件的满足生成虚拟存储器预取请求；以及使用所述特定端口将所述虚拟存储器预取请求传送至所述MMU电路。所述系统包括至少一个TLB预取过滤电路，所述至少一个TLB预取过滤电路被配置为：为对应于所述虚拟存储器预取请求的物理地址监控来自所述MMU电路的物理访问请求；以及过滤与所述虚拟存储器预取请求相对应的物理地址。
考虑到下面的详细说明和权利要求，将认识到其他的特征。
附图说明
通过阅读以下详细描述并参考附图，本申请的方法、器件和系统的各个方面和特征将变得显而易见，其中：
图1是根据本申请的各种实施方式为多端口MMU生成虚拟存储器预取请求的系统的框图；
图2是根据本申请的实施方式描绘TLB预取电路和TLB预取过滤电路的特定方面的框图；
图3是根据本申请的实施方式生成虚拟存储器预取请求的流程图；
图4是根据本申请的实施方式配置和使用触发条件的流程图；以及
图5根据本申请的实施方式示出了被配置为使用虚拟存储器预取请求的集成电路(IC)芯片的示例。
具体实施方式
在以下描述中，阐述了许多具体细节以描述本申请呈现的具体示例。然而，对于本领域技术人员来说显而易见的是，可以在没有下面给出的所有具体细节的情况下实践一个或多个其他的示例和/或这些示例的变型。在其他情况下，公知的特征没有被很详细地描述，以免使本申请的示例的描述难以理解。为了便于说明，可在不同的图中使用相同的附图标记来表示相同元件或相同元件的附加示例。
各种实施方式针对通过使用预取操作填充转换检测缓冲区(Translation Look-asideBuffer，TLB)以改进虚拟存储器地址的转换。例如，虚拟存储器预取请求由多个预取电路产生，每个预取电路对应于虚拟存储器预取请求的来源。每个预取电路被配置为生成预取请求，而预取请求的结果是填充相应的TLB。按此方式，不同的TLB被以主动的方式相对于彼此独立地填充。
某些实施方式包括多个预取电路，所述多个预取电路包括可定制选项，所述可定制选项控制如何生成和处理预取操作。可定制选项可允许每个预取电路相对于它们各自的虚拟存储器空间和虚拟存储器地址生成电路而被不同地配置。例如，每个预取电路可被配置为发出存储器预取请求，该存储器预取请求从虚拟地址范围请求数据块，其中所述虚拟地址范围对应于他们各自的虚拟存储器的页面尺寸(page size)。由于每个虚拟存储器地址生成电路(例如，每个中央处理单元(CPU)或图形处理单元(GPU))可能具有不同的页面尺寸，所以使用具有可定制选项的专用预取电路可以提高预取操作的效率。本申请将更详细地讨论可定制选项的各种示例。
相对于在操作系统中运行的进程，虚拟存储器空间可能看起来是大而连续的存储器的部分，而数据的实际物理位置可以被分散在提供主存储器的物理存储器电路的不同区域。被配置为提供虚拟存储器空间的处理电路可使用虚拟存储器地址来生成对数据访问的请求，而不需处理主存储器内的数据的实际位置。相反，MMU电路(或简称为“MMU”)可基于存储在页表(page table)中的映射(mapping)来处理至物理地址的转换，其中每个可寻址的映射都被称为页表条目(page table entry)。
根据各种实施方式，虚拟和物理(主)存储器空间之间的地址转换由MMU执行。页表可被存储在主存储器中，MMU可访问主存储器以获得用于虚拟存储器访问请求的物理地址。该过程有时被称为页面漫游(page walk)。页面漫游可能需要对存储在物理/主存储器中的页表进行多次访问，以便计算物理地址。然后，获得的物理地址被用作另一主存储器访问的一部分，该另一主存储器访问检索与原始虚拟存储器访问请求相对应的数据。因此，虚拟存储器访问可导致对主存储器的多次访问，因而比对主存储器的单个直接访问慢许多倍。因此，本地缓存电路可存储时常发生的页面转换，从而避免主存储器访问。这种类型的缓存电路有时被称为转换检测缓冲区(TLB)。MMU可首先检查TLB内容，以找到用于虚拟存储器访问的匹配。如果缓存包含匹配的条目(TLB“命中”)，则使用适当的物理地址信息来计算物理地址。然后，MMU可使用该物理地址发出主存储器访问请求。如果缓存不包含匹配的条目(TLB“未命中”)，则MMU可访问页表以检索所需的物理地址，而导致上述的页面漫游延迟。
根据各种实施方式，MMU可具有多个端口，用于虚拟存储器访问请求的多个不同的来源。这些来源在本申请中被称为虚拟存储器地址生成电路或主控器(master)。每个端口可具有不同的TLB和相应的控制电路。TLB和控制电路被统称为转换检测缓冲区单元(TBU)。单个转换控制单元(TCU)电路可管理所有TBU的地址转换。各种实施方式针对虚拟存储器访问请求的生成和处理，目的在于用条目填充TLB来减少TLB未命中。这些虚拟存储器访问请求不是由主控器生成的，而是在预期主控器将来可能会请求什么的情况下，由虚拟存储器预取电路(可暂时充当主控器)生成的。因此，生成的虚拟存储器访问请求被称为虚拟存储器预取请求。更具体的方面允许为MMU的每个端口单独定制虚拟存储器预取电路。
许多系统中的存储器访问都有延迟的倾向并且不可预测。许多应用程序(如视频或直接存储器访问(DMA))可同时具有与大量读取/写入数据相关的带宽和固定延迟要求。在虚拟系统中移动大量的数据涉及许多待执行的MMU页面转换，这可能消耗许多时钟周期。缓存在TLB中的MMU页表在减轻转换负担方面起着至关重要的作用。示例性页表尺寸可在4KB、16KB或64KB之间变化。对于每个页面都会发生一次页表转换，同时会使用偏移(offset)在每个页面中进行索引。假设系统使用4KB页面尺寸的粒度，MMU将为访问的地址空间的每个新的4KB执行一次页表转换。如前所述，页表漫游可能非常耗时并可能使用有限的存储器资源。
各种实施方式针对可配置的预取方法，所述可配置的预取方法在IC芯片的存储器系统中提供有效的数据移动，该IC芯片可被配置为SoC或其他的处理系统。例如，由于可用资源的限制以及终端用户最终将如何使用SoC的不确定性，许多SoC中的MMU具有非常有限的预取能力。各种实施方式提供灵活性以配置或编程如何处理预取操作。示例包括，配置需要执行的预取请求的数量，以及通过限制为了支持预取请求而进行的主存储器访问的数量而减轻预取请求的负担。
一些实施方式还通过在MMU及其TBU上游实现预取生成而考虑存储器系统的效率。相对于集中生成预取请求的方法(使用TCU，其处理来自多个TBU和相关端口的作业)，将控制放置在更靠近虚拟存储器访问请求来源的预取生成上可允许更加个性化的控制(例如，在逐个端口的基础上)。
现在参考附图，图1根据本申请的各种实施方式描述了为多端口MMU生成虚拟存储器预取请求的系统的框图。所描绘的系统组件位于IC芯片100上，IC芯片100包括多个主控器102、104、和106，这些主控器为对应的输入端口124、126和128以及对应的输出端口138、140和142生成虚拟存储器访问请求。主控器包括一个或多个处理电路，其中每个处理电路为系统提供一个或多个功能。这种电路的一些非限制性示例包括CPU或处理核、GPU和被配置为使用DMA运行的电路。
多端口MMU 114被配置为在相应端口上从主控器接收虚拟存储器访问请求。端口具有不同的TBU 132、134和136，其中每个TBU对应于相关主控器的不同虚拟存储器空间。TCU 130控制和管理用于每个端口及其相应TBU的地址转换。这包括管理TBU及其各自的TLB电路，以确定是否存在TLB命中或TLB未命中。TCU 130还控制地址转换，然后生成对主存储器122的相应访问。
TLB预取电路108、110和112被配置为向它们各自的端口生成虚拟存储器预取请求，从而将端口的预取生成彼此解耦。在具体实施方式中，TLB预取电路108、110和112被设计为允许主控器102、104和106调整参数，其中所述参数用于确定何时以及如何生成预取请求。此调整能力由控制(Ctrl)箭头表示。例如，可提供一组或多组配置寄存器144、146和148，以便定制每个电路。配置寄存器可由所描述的主控器102、104和106访问，或由具有足够权限的其他主控器访问。配置寄存器的内容可由TLB预取电路访问，TLB预取电路根据存储在寄存器中的值来进行配置。在一些实施方式中，主控器直接访问TLB预取电路，以发送规定配置设置的数据。
TLB预取电路可在可编程逻辑中实现，终端用户可在设计文件中设置一个或多个参数。可设置和调整参数的方式不限于这些示例，并可使用不同解决方案的各种组合。解耦和可配置性都对于填充TBU(针对各个主控器的不同特性以定制的方式填充TBU)特别有用。这些特性的示例包括虚拟存储器空间的配置(例如，页面尺寸)和预期的存储器访问配置情况(例如，数据访问的频率和尺寸)。
根据一些实施方式，包括TLB预取过滤电路116、118和120，以滤除对主存储器122的访问。具体地，过滤电路被配置为滤除自预取请求生成的物理访问请求。例如，预取电路108可生成对于虚拟存储器地址X的预取请求。然后，MMU 114和TCU 130确定TBU 132不包含用于虚拟存储器地址X的条目。作为响应，TCU 130通过访问存储在主存储器122中的页表来执行页面漫游。预取过滤电路116监控对主存储器的物理访问请求，并允许对页表的访问请求到达主存储器。一旦TCU 130完成页面漫游，通过存储对应于虚拟存储器地址X的转换条目和对应的物理存储器地址Y而更新TBU 132中的TLB。然后，MMU 114通过发送对于物理地址Y的物理存储器访问请求而尝试完成对于虚拟存储器地址X的预取。预取过滤电路116将对于地址Y的物理存储器访问请求识别为对应于虚拟存储器地址X的初始预取，并防止(过滤)该请求到达主存储器122。根据某些实施方式，预取过滤电路116还被配置为向TLB预取电路108生成作业完成通知。该通知可指示预取请求已完成且不再是未解决的。
预取过滤电路116的过滤能力对于迁移自MMU 114做出的进程和决定特别有用。在具体实施方式中，MMU 114功能可能与系统(不包括TLB预取电路或TLB预取过滤电路)中所使用的MMU 114无法区分。
图2是根据本申请的实施方式描绘TLB预取电路和TLB预取过滤电路的特定方面的框图。图2示出了单个的TLB预取电路204，然而，可包括附加的TLB预取电路用于MMU 214的附加端口(例如，如图1所示)。尽管不限于此，但是图2的各种组件的描述通常与图1中以及本申请在其他地方呈现的类似组件一致。访问请求生成器202在虚拟存储器空间中运行，所述虚拟存储器空间被映射到由访问响应生成器226提供的物理存储器空间。在某些实施例中，图2的系统是使用主-从互连解决方案的SoC的部分，比如AMBA(高级微控制器总线架构)可扩展接口(AXI)互连/总线。其他互连和总线解决方案也是可能的。
根据具体实施方式，TLB预取电路204被配置为监控发送到MMU 214的特定端口的虚拟存储器访问请求。例如，预取作业生成器模块206可被连接到地址请求总线。预取作业生成器模块206识别并跟踪出现在地址请求总线上的虚拟存储器访问请求的地址。然后，预取作业生成器模块206可确定是否已经满足触发条件。在具体实施方式中，基于一个或多个可配置参数，设置用于预取作业生成器模块206的触发条件。例如，预取作业生成器模块206可配置有触发条件，该触发条件将虚拟存储器地址与TLB的当前内容进行比对。特定触发条件可以是基于TLB相对于当前虚拟存储器地址是否包含足以覆盖设定数量的未来顺序虚拟存储器地址的条目。例如，当前虚拟存储器地址可以是X，触发条件可以是三个后续的地址请求。预取作业生成器模块206确定TLB是否包含用于X+1、X+2和X+3的条目。如果不包含，则满足触发条件，并可为丢失的条目生成一个或多个预取请求。
预取作业生成器模块206将生成的预取请求发送到MMU 214。在某些实施方式中，预取作业生成器模块206向控制逻辑210提供传输的指示。多路复用器电路208控制MMU 214是否从访问请求生成器202或预取作业生成器206接收虚拟存储器访问请求，从而允许预取作业生成器模块206临时充当主控器而不需要与访问请求生成器202的复杂仲裁(arbitration)。例如，访问请求生成器202可在没有预取作业生成器206的直接知识的情况下运行。
作为触发条件的另一示例，预取作业生成器206可被配置为延迟预取请求的传输，直到检测到(AXI)互连/总线进入空闲状态。将预取请求限制到空闲状态/时间对于减轻来自预取请求的附加存储器访问的不利影响可能是有用的。在某些实施例中，可禁用对空闲状态的响应，以在不考虑总线的空闲状态的情况下允许发送预取请求。
MMU 214接收虚拟存储器预取请求，然后通常可通过检查TBU 216和所包括的TLB来处理与虚拟存储器访问请求对应的条目的请求。检查TBU通常会导致TLB未命中，因为预取作业生成器206为预期不在TLB中的条目生成虚拟存储器预取请求。TLB未命中导致对存储在存储器电路中的页表的页面漫游，其中所述存储器电路可通过访问响应生成器226访问。一旦找到所需的物理地址信息，MMU 214更新TLB以包括相应的条目。
根据各种实施方式，MMU 214不区分源自访问请求生成器202的虚拟存储器访问请求和源自预取作业生成器模块206的虚拟存储器预取访问请求。因此，MMU 214接下来将通过向访问响应生成器226发送物理访问请求来尝试完成虚拟存储器访问请求。预取过滤电路218被配置为监控来自MMU和至访问响应生成器226的物理访问请求。在检测到存在源自预取访问请求的物理访问请求时，过滤/阻止模块220可过滤该物理访问请求以阻止其到达访问响应生成器226。具体实施方式在物理访问请求中使用标识符(ID)来识别应该被过滤的物理访问请求。例如，进程唯一的ID可伴随虚拟存储器(预取)访问请求和相应的物理存储器访问请求。可为预取作业生成器模块206分配特定的ID，该特定的ID由预取过滤电路218识别，从而过滤相应的物理访问请求。
根据各种实施方式，当物理访问请求完成时，访问响应生成器226生成至访问请求生成器202的通知。访问响应生成器226不为过滤的物理访问请求生成通知。这可意味着MMU和预取作业生成器模块206都不知道预取操作何时完成。因此，响应生成器222可被配置为向过滤的预取生成完成通知。多路复用器电路224允许响应生成器222临时访问通信总线，所述通信总线用于路由响应。预取响应过滤器212被配置为将来自响应生成器的通知通过MMU路由到预取作业生成器模块206。
图3是根据本申请的实施方式生成虚拟存储器预取请求的流程图。根据方框302，TLB预取电路监控虚拟存储器(VM)访问请求。例如，TLB预取电路可被连接至主控器和MMU之间的地址总线。作为监控工作的一部分，TLB预取电路因此可访问用于虚拟存储器访问的虚拟存储器地址值。
根据各种实施方式，根据方框304，TLB预取电路使用监控的信息来确定何时满足触发条件。如果未满足触发条件，则TLB预取电路继续监控虚拟存储器访问。根据方框306，如果满足触发条件，则TLB预取电路生成一个或多个虚拟存储器预取请求。在一些情况下，可在TLB预取电路开始生成预取请求之前检查多个触发条件。例如，TLB预取电路可配置有第一触发事件，该第一触发时间与TLB中的预取请求的深度相对应(相对于用于当前虚拟存储器请求的地址)。第二触发事件可对应于主控器和MMU之间的数据总线的空闲状态。一旦满足两个触发事件，则TLB预取电路开始生成预取。本申请将更详细地讨论触发条件的各种示例。
根据方框308，TLB预取电路将生成的预取请求传送到MMU。在某些实施方式中，该传送包括使用多路复用器电路以允许TLB预取电路暂时作为存储器系统中的主控器。作为预取请求的一部分，TLB预取电路还可包括标记预取请求的指示。该标记可用于确定特定虚拟存储器访问是一个不源自主控器的预取。这种标记的特定示例是相对于主控器使用的进程ID而唯一标识TLB预取电路的ID。
根据方框310，预取过滤电路监控MMU和物理/主控器之间的互连总线上的物理访问请求。在具体实施方式中，预取过滤电路可通过从每个访问请求中检索标识访问请求来源的唯一ID来监控物理访问请求。根据方框312，预取过滤电路可使用该信息来确定访问请求是否是由预取驱动的。例如，预取过滤电路查找包含对应于TLB预取电路的唯一ID的访问请求。根据方框310，如果访问请求不是由预取驱动的，则预取过滤电路继续监控物理访问请求。根据方框314，如果访问请求是由预取驱动的，则预取过滤电路过滤相应的访问请求。例如，预取过滤电路可包括比较器电路，该比较器电路将在访问请求中接收的ID与预先存储的对应于TLB预取电路的唯一ID进行比较。响应于匹配，预取过滤电路通过例如禁用输出驱动器来对访问请求进行过滤，其中输出驱动器能将接收的访问请求转发到主存储器。
访问请求的过滤意味着提供至主存储器的访问的从电路从不接收访问请求。因此，从电路不会为访问请求生成完成通知。根据某些实施方式，根据方框316，预取过滤电路被设计成生成这种完成指示或通知。根据方框318，该完成通知可被提供给TLB预取电路，TLB预取电路随后可确定是否要生成额外的预取请求。方框318的确定的示例是将用于最终预取的虚拟存储器地址与TLB的期望深度进行比较。例如，如果最终虚拟存储器地址是用于地址X而预取是用于地址X+2，则如果深度被设置为3或更大，TLB预取电路将生成额外的预取请求。
图4是根据本申请的实施方式用于配置和使用触发条件的流程图。该流程示出了各种配置输入420可被用于设置TLB预取电路的不同触发条件和功能。根据方框402，当TLB预取电路检测到虚拟存储器访问请求时，流程开始。根据方框404，TLB预取电路还确定用于虚拟存储器访问请求的VM地址。根据方框406，TLB预取电路可使用确定的虚拟存储器地址来确定TLB的当前内容是否足够。根据某些实施方式，方框406的确定可基于预取数量或深度。例如，预取深度为3将指示TLB应该相对于确定的虚拟存储器地址而包含三个后续条目。更具体地，如果确定的虚拟存储器地址是“X”，则TLB预取电路确定TLB是否包括X+1、X+2和X+3的条目，其中，X+1表示虚拟存储器空间中从X开始的下一个连续的页面。
根据方框402，如果确定内容足够，则TLB预取电路继续监控和检测虚拟存储器访问。根据方框408，如果内容不足，则TLB预取电路确定虚拟存储器预取地址。例如，在存储器地址‘X’和深度为3的先前示例中，TLB预取电路为X+1、X+2和X+3中最低的一个生成地址。更具体地，TLB可能包含X+1的条目，但不包含X+2或X+3的条目。因此，TLB预取电路生成对应于X+2的预取地址。
根据某些实施方式，TLB预取电路可配置为考虑不同的虚拟存储器页面尺寸。页面尺寸可确定用于每个条目的地址尺寸，因为虚拟地址的低序位比特不影响虚拟到物理的转换；低序位比特被用作所需页面内的偏移。用于偏移的比特数由虚拟存储器空间的页面尺寸确定。例如，4KB页面具有12个用于偏移的比特。页面尺寸设置的非限制性示例是4KB、16KB或64KB。因此，根据方框408，TLB预取电路可以使用页面尺寸配置输入420来确定适当的预取地址。
在一些实施方式中，TLB预取电路可被配置以在传送预取请求之前等待地址总线变成空闲。因此，根据方框410，TLB预取电路被配置为确定是否满足空闲标准(或触发条件)。首先考虑的是是否启用空闲确定。根据方框414，如果未启用，则TLB预取电路传送虚拟存储器预取请求而不考虑总线的空闲状态。如果启用空闲确定，则TLB预取电路确定总线是否空闲。根据方框414，如果总线空闲，则TLB预取电路传送虚拟存储器预取请求。如果总线没有空闲，则TLB预取电路继续等待总线变为空闲。在等待时，可接收新的虚拟存储器访问。因此，根据方框412，TLB预取电路被配置为识别这种事件。在检测到新的访问请求时，TLB预取电路重复从方框404开始的流程。
根据方框416，在TLB预取电路传送虚拟存储器预取请求之后，TLB预取电路确定TLB的结果内容是否足够。如本申请所讨论，特定的深度可以是可配置的量。例如，在上述深度为3的示例中，TLB预取电路确定TLB是否包含X+1、X+2和X+3。如果深度为4，TLB预取电路则确定TLB是否包含X+1、X+2、X+3和X+4。根据方框402，如果TLB内容足够，则TLB预取电路不会生成额外的预取请求直到检测到额外的虚拟存储器访问。如果TLB内容不足，则TLB预取电路可以生成额外的预取请求。
根据方框418，在某些实施方式中，TLB预取电路可配置为限制预取请求的发布率。例如，发布率可表示为在任何给定时间未解决的预取请求的总数。完成页面漫游所需的时间长度通常足以生成和传送多个预取请求。每个额外的预取请求可消耗来自存储器系统的更多资源。同时，当预取请求仍然未决时，主控器可开始发布额外的虚拟存储器访问请求，并且附加的请求可被未解决的预取请求延迟。限制在任何给定时间未决的预取请求的总数可帮助限制延迟(可能由于使用预取请求而被引入)的量。
在一些实施方式中，TLB预取电路被配置为将预取请求限制为每“N”个可用地址总线循环，其中一个总线循环对应于在地址总线上发布的后续地址请求之间的时序(timing)。因此，对于值4，在四个总线循环完成后将满足速率标准。产生的延迟可用于限制由发布预取请求引起的潜在支出。
根据一些实施方式，TLB预取电路被配置为生成预取请求，所述预取请求被配置为读取请求。使用读取请求可降低数据损坏的风险，其中数据损害可能发生在未正确过滤写入请求。例如，作为写入请求的并被允许到达主存储器的预取请求可覆盖主存储器中的数据。
某些实施方式允许使用被配置为写入请求的预取请求。例如，存储器系统和其MMU配置有单独的写入和读取信道。TLB预取电路通过将预取请求格式化为写入和读取而使用每个信道的带宽。例如，TLB预取电路可启用空闲标准。在启用空闲标准的情况下，TLB预取电路在进入空闲状态的第一信道上发送预取请求。预取过滤电路确保写入请求不会到达主存储器。在具体实施方式中，预取写入请求可配置使所有字节使能(all byte-enables)禁用(de-asserted)，从而即使请求到达主存储器也不会写入数据。
在一些情况下，TLB预取电路被配置为确定来自主控器的虚拟存储器访问请求是读取请求还是写入请求。TLB预取电路格式化由虚拟存储器访问请求触发的任何预取请求，以匹配所确定的读取或写入类型。按此方式，预取请求将匹配底层虚拟存储器访问的访问类型(读取或写入)。
根据本发明所述的各种实施方式，TLB预取电路被配置为使用相应TLB(位于MMU中)中的内容的知识。因此，TLB预取电路保持TLB内容的本地副本。本地副本不需要包含所有TLB数据或功能。具体地，对于本地副本来说，包括用于实际TLB中的当前条目的虚拟存储器地址就足够了(例如，不需要存储物理地址)。
各种实施方式已在下面的情况中进行了说明：TLB预取电路使用连续的页面和相应的地址来生成虚拟存储器预取请求，连续的地址是相对于最近接收的虚拟存储器访问的地址。其他实施方式允许TLB预取电路被配置为使用非连续的地址生成算法来生成预取地址。例如，特定主控器可执行一个功能，该功能通常每隔一个虚拟页面而访问存储器。因此，TLB预取电路可被配置为向每个间隔的虚拟页面生成预取地址。可相对于确定TLB内容的充分性(相对于期望深度参数)来进行类似的调整。也可使用其他更复杂的地址生成算法。
图5根据本申请的实施方式示出了被配置为使用虚拟存储器预取请求的集成电路(IC)芯片的示例。IC芯片502包括虚拟存储器访问请求的多个来源(在一些互连解决方案中也被称为主控器)。所描绘的示例包括具有一个或多个CPU 506和508的微控制器电路504、GPU 510和可定制的知识产权(IP)核512。访问请求来源的一些其他非限制性示例包括可连接到输入/输出电路、IP核的DSP和DMA电路或其他电路。
尽管本发明讨论的各种实施方式不必限于此，但IC芯片可以是可编程IC芯片。例如，可编程IC可以是包括可编程资源(例如，逻辑块和互连)的SoC。可编程资源可以是现场可编程门阵列逻辑(FPGA)，其中FPGA包括阵列中的几种不同类型的可编程逻辑块。尽管描述了可编程IC，但是本领域技术人员将认识到，所公开的方法和系统可应用于针对专用集成电路(ASIC)的电路设计，并不限于可编程集成电路(IC)。
所描绘的IC芯片包括MMU 516以及预取生成电路514和预取过滤电路518，其中的每个都可与本申请所讨论的一个或多个实施方式一致。MMU控制对主存储器520进行访问，主存储器520被描绘为在芯片外。主存储器520也可位于芯片上。
所描绘的部件中的一个或多个可在可编程逻辑中实现。例如，实体部件510、512、514和518可在可编程逻辑内实现。可编程逻辑的使用可为终端用户提供更大的灵活性。例如，预取生成电路514和预取过滤电路518可作为由IC芯片制造商开发的IP核库的一部分而被提供。然后，终端用户可决定是否为这些电路实现IP核。如本发明所述，MMU可被设计为基本上独立于预取生成电路514和预取过滤电路518而运行。例如，MMU可同样地处理所有的虚拟存储器请求，无论它们是预取请求还是来自专用主控器。因此，可从设计中选择性地添加或拆下IP核，同时对MMU配置几乎没有或没有影响。
可编程IC 502可包括大量不同的可编程片，为了简单起见，没有明确地描绘这些可编程片。可编程片的一些示例包括多千兆位收发器(MGT)、可配置逻辑块(CLB)、随机存取存储器块(BRAM)、输入/输出块(IOB)、配置及定时逻辑(CONFIG/CLOCKS)、数字信号处理块(DSP)、专用输入/输出块(I/O)(例如，时钟端口)及其他可编程逻辑，比如数字时钟管理器、模数转换器、系统监控逻辑等等。图5旨在示出(可编程)IC芯片架构的非限制性示例。
对于本发明描述的各种流程图，块的特定顺序和相关功能仅被作为示例提供。顺序不一定是限制性的，并且可根据各种实施方式而变化。
本领域技术人员将理解，各种替代的计算布置，包括一个或多个处理器和配置有程序代码的存储器布置，将适合于托管执行本申请公开的功能的进程和数据结构。另外，这些进程可通过各种计算机可读存储介质或传送信道来提供，比如，磁盘或光盘或磁带、电子存储设备或作为网络上的应用程序服务。
虽然在某些情况下可能会在个别附图中描述一些方面和特征，但应当理解，即使组合没有明确地示出或明确地描述为组合，但来自一个附图的特征也可与另一个附图的特征相组合。
在一个示例中，可提供一种为虚拟存储器和多端口存储器管理单元MMU电路生成虚拟存储器预取请求的方法。该方法可包括：监控发送至所述MMU电路的特定端口的虚拟存储器访问请求；检测至少一个触发条件的满足，所述触发条件可基于所述虚拟存储器访问请求；响应于所述触发条件的满足，生成虚拟存储器预取请求；使用所述特定端口将所述虚拟存储器预取请求传送至所述MMU电路；为对应于所述虚拟存储器预取请求的物理地址监控来自所述MMU电路的物理访问请求；以及过滤与所述虚拟存储器预取请求相对应的物理访问请求。
该方法还可包括：为所述被过滤的物理地址生成作业完成指示，并将所述作业完成指示提供给所述MMU电路。
该方法还可包括：接收所述虚拟存储器的页面尺寸的指示，并响应于所述指示调整所述至少一个触发条件。
该方法还可包括：接收虚拟存储器预取请求数量的指示，以响应于所述指示生成并调整另一个触发条件。
该方法还可包括：检测所述MMU电路的特定端口的空闲状态，其中所述使用特定端口将所述虚拟存储器预取请求发送至所述MMU电路可响应于所述空闲状态的检测。
该方法还可包括：响应于接收相应的指示禁用对所述空闲状态的检测的响应。
该方法还可包括：接收用于生成虚拟存储器预取请求的发布率的指示，并响应于所述指示在所述传送虚拟存储器预取请求之间插入延迟。
在一些此类方法中，所述虚拟存储器预取请求可以是每个读取请求。
在一些此类方法中，所述虚拟存储器预取请求可包括写入请求。
在另一个示例中，可提供一种系统。该系统可包括：存储器管理单元MMU电路，所述MMU电路包括多个端口，每个端口被配置为使用相应的转换检测缓冲区TLB将虚拟存储器地址转换为物理存储器地址；至少一个TLB预取电路，所述至少一个TLB预取电路用于所述多个端口中的特定端口并可被配置为：监控发送至所述MMU电路的特定端口的虚拟存储器访问请求；为所述虚拟存储器访问请求检测至少一个触发条件的满足；响应于所述至少一个触发条件的满足，生成虚拟存储器预取请求；以及使用所述特定端口将所述虚拟存储器预取请求传送至所述MMU电路；以及至少一个TLB预取过滤电路，所述至少一个TLB预取过滤电路可被配置为：为对应于所述虚拟存储器预取请求的物理地址监控来自所述MMU电路的物理访问请求；以及过滤与所述虚拟存储器预取请求相对应的物理地址。
在一些这样的系统中，所述至少一个TLB预取过滤电路还可被配置为为所述过滤的物理地址生成作业完成指示，并将所述作业完成指示提供给所述MMU电路。
在一些这样的系统中，所述至少一个TLB预取电路还可被配置为接收所述系统的虚拟存储器的页面尺寸的指示，并响应于所述指示调整所述至少一个触发条件。
在一些这样的系统中，所述至少一个TLB预取电路还可被配置为接收虚拟存储器预取请求数量的指示，以响应于所述指示生成并调整另一个触发条件。
在一些这样的系统中，所述至少一个TLB预取电路还可被配置为为所述特定端口检测空闲状态，并响应于所述空闲状态的检测传送所述虚拟存储器预取请求。
在一些这样的系统中，所述至少一个TLB预取电路还可被配置为响应于接收相应的指示禁用对所述空闲状态的检测的响应。
在一些这样的系统中，所述至少一个TLB预取电路还可被配置为接收用于生成虚拟存储器预取请求的发布率的指示，并响应于所述指示在传送所述虚拟存储器预取请求之间插入延迟。
在一些这样的系统中，所述虚拟存储器预取请求可以是每个读取请求。
在一些这样的系统中，所述虚拟存储器预取请求可包括写入请求。
在一些这样的系统中，所述至少一个TLB预取电路可被配置为确定发送至所述MMU电路的特定端口的虚拟存储器访问请求是写入还是读取请求，并将虚拟存储器预取请求分别配置为写入或读取请求。
一些这样的系统还可包括集成电路芯片，所述集成电路芯片包括所述MMU电路、所述至少一个TLB预取电路和所述至少一个TLB预取过滤电路中的每个电路。
该方法和系统被认为适用于使用RAM电路的各种系统。考虑到说明书，其他方面和特征对于本领域技术人员来说是显而易见的。该方法和系统的各部分可被实现为一个或多个处理器，这些处理器被配置为作为专用集成电路(ASIC)或作为可编程逻辑器件上的逻辑而执行软件。此外，本申请识别的各种电路可共享硬件电路，比如，使用公共计算机处理单元或数字处理单元。说明书和附图仅旨在被视为示例，本发明的实际范围由所附权利要求书指示。

Claims (15)

1.一种为虚拟存储器和多端口存储器管理单元MMU电路生成虚拟存储器预取请求的方法，其特征在于，所述方法包括：
监控发送至所述MMU电路的特定端口的虚拟存储器访问请求；
检测至少一个触发条件的满足，所述至少一个触发条件基于所述虚拟存储器访问请求；
响应于所述触发条件的满足，生成虚拟存储器预取请求；
使用所述特定端口将所述虚拟存储器预取请求传送至所述MMU电路；
为对应于所述虚拟存储器预取请求的物理地址监控来自所述MMU电路的物理访问请求；以及
过滤与所述虚拟存储器预取请求相对应的物理访问请求。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括接收所述虚拟存储器的页面尺寸的指示，并响应于所述指示调整所述至少一个触发条件。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括接收虚拟存储器预取请求数量的指示，以响应于所述指示生成并调整另一个触发条件。
4.根据权利要求1-3中任一项所述的方法，其特征在于，所述方法还包括检测所述MMU电路的特定端口的空闲状态，其中所述使用特定端口将所述虚拟存储器预取请求发送至所述MMU电路响应于所述空闲状态的检测。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括响应于接收相应的指示而禁用对所述空闲状态的检测的响应。
6.根据权利要求1-5中任一项所述的方法，其特征在于，所述方法还包括接收用于生成虚拟存储器预取请求的发布率的指示，并响应于所述指示在所述传送虚拟存储器预取请求之间插入延迟。
7.一种系统，其特征在于，所述系统包括：
存储器管理单元MMU电路，所述MMU电路包括多个端口，每个端口被配置为使用相应的转换检测缓冲区TLB将虚拟存储器地址转换为物理存储器地址；
至少一个TLB预取电路，所述至少一个TLB预取电路用于所述多个端口中的特定端口，并被配置为：
监控发送至所述MMU电路的特定端口的虚拟存储器访问请求；
为所述虚拟存储器访问请求检测至少一个触发条件的满足；
响应于所述至少一个触发条件的满足，生成虚拟存储器预取请求；以及
使用所述特定端口将所述虚拟存储器预取请求传送至所述MMU电路；以及至少一个TLB预取过滤电路，所述至少一个TLB预取过滤电路被配置为：
为对应于所述虚拟存储器预取请求的物理地址监控来自所述MMU电路的物理访问请求；以及
过滤与所述虚拟存储器预取请求相对应的物理访问请求。
8.根据权利要求7所述的系统，其特征在于，所述至少一个TLB预取过滤电路还被配置为为所述过滤的物理访问请求生成作业完成指示，并将所述作业完成指示提供给所述MMU电路。
9.根据权利要求7或8所述的系统，其特征在于，所述至少一个TLB预取电路还被配置为接收所述系统的虚拟存储器的页面尺寸的指示，并响应于所述指示调整所述至少一个触发条件。
10.根据权利要求9所述的系统，其特征在于，所述至少一个TLB预取电路还被配置为接收虚拟存储器预取请求数量的指示，以响应于所述指示来生成并调整另一个触发条件。
11.根据权利要求7-10中任一项所述的系统，其特征在于，所述至少一个TLB预取电路还被配置为检测所述特定端口的空闲状态，并响应于所述空闲状态的检测传送所述虚拟存储器预取请求。
12.根据权利要求11所述的系统，其特征在于，所述至少一个TLB预取电路还被配置为响应于接收相应的指示禁用对所述空闲状态的检测的响应。
13.根据权利要求10所述的系统，其特征在于，所述至少一个TLB预取电路还被配置为接收用于生成虚拟存储器预取请求的发布率的指示，并响应于所述指示在传送所述虚拟存储器预取请求之间插入延迟。
14.根据权利要求10-13中任一项所述的系统，其特征在于，所述至少一个TLB预取电路被配置为确定发送至所述MMU电路的特定端口的虚拟存储器访问请求是写入还是读取请求，并将虚拟存储器预取请求分别配置为写入或读取请求。
15.根据权利要求10-14中任一项所述的系统，其特征在于，所述系统还包括集成电路芯片，所述集成电路芯片包括所述MMU电路、所述至少一个TLB预取电路和所述至少一个TLB预取过滤电路中的每个电路。
CN201780031735.2A 2016-05-24 2017-05-19 用于虚拟存储器的存储器预取 Active CN109196486B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/163,384 US10402332B2 (en) 2016-05-24 2016-05-24 Memory pre-fetch for virtual memory
US15/163,384 2016-05-24
PCT/US2017/033635 WO2017205217A1 (en) 2016-05-24 2017-05-19 Memory pre-fetch for virtual memory

Publications (2)

Publication Number Publication Date
CN109196486A true CN109196486A (zh) 2019-01-11
CN109196486B CN109196486B (zh) 2023-06-23

Family

ID=58993217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780031735.2A Active CN109196486B (zh) 2016-05-24 2017-05-19 用于虚拟存储器的存储器预取

Country Status (6)

Country Link
US (1) US10402332B2 (zh)
EP (1) EP3465446A1 (zh)
JP (1) JP6971264B2 (zh)
KR (1) KR102397275B1 (zh)
CN (1) CN109196486B (zh)
WO (1) WO2017205217A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111737176A (zh) * 2020-05-11 2020-10-02 福州瑞芯微电子股份有限公司 一种基于pcie数据的同步装置及驱动方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10248569B2 (en) * 2016-08-11 2019-04-02 Futurewei Technologies, Inc. Pattern based preload engine
US10719452B2 (en) * 2018-06-22 2020-07-21 Xilinx, Inc. Hardware-based virtual-to-physical address translation for programmable logic masters in a system on chip
GB2576528B (en) * 2018-08-22 2021-06-23 Advanced Risc Mach Ltd Performing address translation on predicted virtual memory address

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6446145A (en) * 1987-08-13 1989-02-20 Fujitsu Ltd Cache memory control system
US6851038B1 (en) * 2000-05-26 2005-02-01 Koninklijke Philips Electronics N.V. Background fetching of translation lookaside buffer (TLB) entries
US20060026365A1 (en) * 2004-07-30 2006-02-02 Fujitsu Limited Information processing apparatus and software pre-fetch control method
US20110252200A1 (en) * 2010-04-13 2011-10-13 Apple Inc. Coherent memory scheme for heterogeneous processors
US20120079202A1 (en) * 2010-09-28 2012-03-29 Kai Chirca Multistream prefetch buffer
US20130227245A1 (en) * 2012-02-28 2013-08-29 Rohit K. Gupta Memory management unit with prefetch ability
US20130246708A1 (en) * 2012-03-15 2013-09-19 Oracle International Corporation Filtering pre-fetch requests to reduce pre-fetching overhead
US20140149668A1 (en) * 2012-11-27 2014-05-29 Nvidia Corporation Prefetching according to attributes of access requests
US20140173244A1 (en) * 2012-12-14 2014-06-19 Advanced Micro Devices, Inc. Filtering requests for a translation lookaside buffer
US20150082000A1 (en) * 2013-09-13 2015-03-19 Samsung Electronics Co., Ltd. System-on-chip and address translation method thereof
CN104583976A (zh) * 2012-08-18 2015-04-29 高通科技公司 具有预取的转译后备缓冲器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152654A (ja) * 1993-10-04 1995-06-16 Motorola Inc メモリ・アクセス誤りを処理しアドレス変換キャッシュを更新する方法
JP3517580B2 (ja) * 1998-02-24 2004-04-12 株式会社日立製作所 プロセッサ装置
JP4212521B2 (ja) * 2004-06-30 2009-01-21 株式会社東芝 先読み制御装置、プロセッサの一時記憶装置へデータの先読みを制御する先読み制御方法およびプログラム
US8405668B2 (en) 2010-11-19 2013-03-26 Apple Inc. Streaming translation in display pipe
US9092358B2 (en) * 2011-03-03 2015-07-28 Qualcomm Incorporated Memory management unit with pre-filling capability
KR102069273B1 (ko) * 2013-03-11 2020-01-22 삼성전자주식회사 시스템 온 칩 및 그 동작방법
US9503093B2 (en) 2014-04-24 2016-11-22 Xilinx, Inc. Virtualization of programmable integrated circuits
US9495302B2 (en) 2014-08-18 2016-11-15 Xilinx, Inc. Virtualization of memory for programmable logic
US9792215B2 (en) * 2015-03-28 2017-10-17 Qualcomm Incorporated Command-driven translation pre-fetch for memory management units
US10037280B2 (en) * 2015-05-29 2018-07-31 Qualcomm Incorporated Speculative pre-fetch of translations for a memory management unit (MMU)

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6446145A (en) * 1987-08-13 1989-02-20 Fujitsu Ltd Cache memory control system
US6851038B1 (en) * 2000-05-26 2005-02-01 Koninklijke Philips Electronics N.V. Background fetching of translation lookaside buffer (TLB) entries
US20060026365A1 (en) * 2004-07-30 2006-02-02 Fujitsu Limited Information processing apparatus and software pre-fetch control method
US20110252200A1 (en) * 2010-04-13 2011-10-13 Apple Inc. Coherent memory scheme for heterogeneous processors
US20120079202A1 (en) * 2010-09-28 2012-03-29 Kai Chirca Multistream prefetch buffer
US20130227245A1 (en) * 2012-02-28 2013-08-29 Rohit K. Gupta Memory management unit with prefetch ability
US20130246708A1 (en) * 2012-03-15 2013-09-19 Oracle International Corporation Filtering pre-fetch requests to reduce pre-fetching overhead
CN104583976A (zh) * 2012-08-18 2015-04-29 高通科技公司 具有预取的转译后备缓冲器
US20140149668A1 (en) * 2012-11-27 2014-05-29 Nvidia Corporation Prefetching according to attributes of access requests
US20140173244A1 (en) * 2012-12-14 2014-06-19 Advanced Micro Devices, Inc. Filtering requests for a translation lookaside buffer
US20150082000A1 (en) * 2013-09-13 2015-03-19 Samsung Electronics Co., Ltd. System-on-chip and address translation method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111737176A (zh) * 2020-05-11 2020-10-02 福州瑞芯微电子股份有限公司 一种基于pcie数据的同步装置及驱动方法

Also Published As

Publication number Publication date
KR20190013887A (ko) 2019-02-11
JP2019517081A (ja) 2019-06-20
EP3465446A1 (en) 2019-04-10
US10402332B2 (en) 2019-09-03
CN109196486B (zh) 2023-06-23
KR102397275B1 (ko) 2022-05-11
WO2017205217A1 (en) 2017-11-30
JP6971264B2 (ja) 2021-11-24
US20170344482A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
KR102407106B1 (ko) 프로그래밍 가능한 원자적 동작을 하는 메모리 컨트롤러
US11941430B2 (en) Handling memory requests
US7917699B2 (en) Apparatus and method for controlling the exclusivity mode of a level-two cache
CN101425966B (zh) 片上网络以及使用片上网络进行数据处理的方法
CN110209610B (zh) 存储器接口
JP6984022B2 (ja) マルチノードシステムの低電力管理
CN109196486A (zh) 用于虚拟存储器的存储器预取
CN106663061A (zh) 用于可编程逻辑的存储器的虚拟化
US20130054896A1 (en) System memory controller having a cache
CN107771322A (zh) 可编程集成电路中存储器资源的管理
US10657067B1 (en) Memory management unit with prefetch
JP2004199677A (ja) キャッシュを動作させるためのシステム及び方法
CN117940908A (zh) 动态分配高速缓存存储器作为ram
JP2020529052A (ja) マルチクライアントシステムにおけるリアルタイムストリームの動的アービトレーションの方法
US20240037037A1 (en) Software Assisted Hardware Offloading Cache Using FPGA
US20240037038A1 (en) Coherency Domain Cacheline State Tracking
KR20240034258A (ko) Ram으로서의 캐시 메모리의 동적 할당
Tsaliagos Design and Implementation of a Directory based Cache Coherence Protocol
CN117435549A (zh) 用于硬件组件之间的通信的方法和系统
CN117916724A (zh) 数据删除

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant