CN109189706A - 一种基于OpenVPX的多路可编程差分定时接口模块及工作方法 - Google Patents

一种基于OpenVPX的多路可编程差分定时接口模块及工作方法 Download PDF

Info

Publication number
CN109189706A
CN109189706A CN201811138488.9A CN201811138488A CN109189706A CN 109189706 A CN109189706 A CN 109189706A CN 201811138488 A CN201811138488 A CN 201811138488A CN 109189706 A CN109189706 A CN 109189706A
Authority
CN
China
Prior art keywords
signal
openvpx
chip
timing
interface module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811138488.9A
Other languages
English (en)
Inventor
赵蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201811138488.9A priority Critical patent/CN109189706A/zh
Publication of CN109189706A publication Critical patent/CN109189706A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于它包括OpenVPX架构连接器、桥接电路单元、可编程逻辑电路单元、电平转换电路单元、差分转单端芯片单元和单端转差分芯片单元；可实现多路可编程定时信号的输入输出，可根据需要配置各种类型定时输入输出的通道数；具有输入输出的校错能力；结构简单，容易实现。

Description

一种基于OpenVPX的多路可编程差分定时接口模块及工作 方法
技术领域
本发明涉及检测控制设备技术领域，尤其是一种基于OpenVPX（即标准VMEInternational Trade Association即VITA 65）的多路可编程差分定时接口模块及工作方法。
背景技术
VPX ，也就是以前所谓的VITA 46，是传统VME（Versa Module Eurocard- Versa模块欧规卡）系统背板交换的实现。VPX是特别为防卫应用而动议并设计，它保留了目前 6U和 3U 板的外形，并支持PMC（PCI Mezzanine Card，PCI夹层卡）和XMC（SwitchedMezzanine Card-交换夹层卡）背板，且在电器信号和物理接口上尽可能地兼容 VMEbus（Versa Module Eurocard Bus- Versa模块欧规卡总线）。在已有VPX标准的基础上，又推出了OpenVPX 标准。这是因为VPX 只规定P1走差分信号， P2-P6 可以走差分也可以走单端信号。给用户很大的自由的同时，也导致各家产品的 Pin-out 不兼容。
VPX指引模块使用SRIO（Serial Rapid I/O-串行Rapid I/O）互联，同时推荐背板支持3.125Gbps 信号传输速率。但是，VPX没有规定发送信号的预加重，没有为互联的关键参数，如Insertion Loss，Cross-Talk分配裕量。而这些参数是系统互联的基础。OpenVPX标准是在VPX 规范基础上定义了系统兼容框架。
定时信息是指与若干个事件的定时关系有关的信息。这种信息是由同步信号、定时信号或包含在数字信号中的时标的方法来传递或者导出的。定时信息又称同步信息，现实生活中的应用对系统同步的要求需求日益增多，需要系统性中各个部件在同一时间进行各种操作。
发明内容
本发明的目的在于提出一种基于OpenVPX的多路可编程差分定时接口模块，可以克服现有技术的不足，是一种结构简单，容易实现的接口模块及方法。
本发明的技术方案：一种基于OpenVPX的多路可编程差分定时接口模块，特征在于它包括OpenVPX架构连接器、桥接电路单元、可编程逻辑电路单元、电平转换电路单元、差分转单端芯片单元和单端转差分芯片单元；其中，所述OpenVPX架构连接器的输入端连接单端转差分芯片单元的输出端，其输出端分别与电平转换电路单元和差分转单端芯片单元连接，同时，所述OpenVPX架构连接器与桥接电路单元之间呈双向连接；所述桥接电路单元和可编程逻辑电路单元之间呈双向连接；所述电平转换电路单元和可编程逻辑电路单元之间呈双向连接；所述电平转换电路单元的输入端连接差分转单端芯片单元的输出端，其输出端连接单端转差分芯片单元。
所述OpenVPX标准连接器提供电源信号、复位信号、定时输入输出信号和PCIE信号的接入；所述OpenVPX标准连接器，以3U OpenVPX架构为例，其包括三个连接器，分别为P0连接器、P1连接器和P2连接器；所述P0连接器为接口模块提供工作所需电源信号，经过电源转换芯片提供基于OpenVPX的多路可编程差分定时接口模块所需电压信号；所述P1连接器可引出PCIE总线，实现接口模块与主板主机板上位机的通讯，其中本板为系统中的接口板；所述P2连接器引出差分定时输出信号和定时输入信号以及GPS校准信号，分别与差分转单端芯片单元和电平转换电路单元连接。
所述桥接电路单元采用PLX公司的PEX8311芯片，以实现PCIE总线到Local Bus总线的协议转换；所述Local Bus总线为本地总线，可被FPGA访问；所述PEX8311桥片同时具有正向桥和反向桥，可实现两种总线间的相互转换；其使用简单，PLX专有软件可实现配置芯片参数的轻松写入。
所述可编程门阵列单元采用Altera公司的FPGA芯片EP3C5F256；可编程逻辑器件可将通过Local Bus总线完成与主机板上位机通讯，具体为依据上级要求完成各路定时信号的输出，并及时将各路定时信号的输入状态采集并传送上去。
所述电平转换电路单元采用SN74LVC4245APW芯片，将电压转换成5V，实现FPGA与差分转单端芯片单元和单端转差分芯片单元的互联，以实现电压转换功能。
所述差分转单端电路单元采用SN65LBC172A芯片，完成外部输入差分定时信号转换为可供可编程逻辑电路单元的FPGA芯片采集的单端定时信号的功能。
所述单端转差分电路单元采用SN65LBC173A芯片，完成可编程逻辑电路单元的FPGA芯片可编程定时信号单端转差分的功能。
一种基于OpenVPX的多路可编程差分定时接口模块的工作方法，其特征在于它包括以下步骤：
（1）定时信号输出：基于OpenVPX的多路可编程差分定时接口模块将输出定时信号，以周期为100ms和1ms、高有效电平为10us-20us的信号输出为例，输出信号的周期占空比调整可由主板主机板上位机界面手动输入要输出的信号信息进行调整，具体输入信息包括输出信号周期、占空比，具体实现为可编程门阵列单元接收主机板上位机指令后对信号进行调整，通过可编程门阵列编程配合完成，这里的信号输出具有很大的灵活性，可根据具体系统的对板卡输出的要求设置不同的通道数，具体通道数调整只需要可编程门阵列程序及更改外部输入输出电路做增加或减少的调整实现，这里的通道数可以灵活设置；外部输入GPS信号，以周期为1s、高有效电平为20ms左右信号输入为例，模块接收到GPS信号后，对应主机板产生中断信号，做10ms和1ms输出上升沿对齐操作；在这里为了提供更精准的输出信号，在可编程门阵列输出定时信号的同时，对输出定时信号进行计数，即，依上例具体为，每1s的GPS信号到来对10ms进行上升沿对齐的同时，可编程门阵列对10ms和1ms的上升沿计数进行清零，可以将可编程门阵列列对10ms和1ms的计数通过主机板上位机软件实时显示出来，正常的10ms应该是0-99的计数循环，1ms应该是0-999的计数循环，当循环出错是说明系统出现了问题，同步信号的输出也出现了问题；以上既保证了定时信号同步输出的准确性，同时具有一定的校错能力；
（2）定时信号输入：信号采集的输入端口可通过定时信号输入的组成部件可向此定时模块发出定时信号做为反馈，此板卡对定时输入信号的频率、占空比信息进行采集，通过主机板上位机实时显示，与给定输入频率值进行比较，以确定部件的工作状态是否正常。
主机板通过PCIE总线转local bus，经由FPGA译码，完成对多路定时信号的输出和输入采集控制。
本发明的优越性在于：该模块实现结构采用3U OpenVPX架构，模块具体组成包括OpenVPX标准连接器电路、桥接电路、可编程逻辑电路、电平转换电路、差分信号转单端信号电路和单端信号转差分信号电路。该模块可实现多路可编程定时信号的输入输出，可根据需要配置各种类型定时输入输出的通道数。与现有技术相比，本板提供多路定时信号输出，定时信号可包括10ms，1ms这种固定频率信号的输出，频率值软件可设，也可包括RS-422或RS-485等其他类型的定时信号，所有信号可根据GPS发出的1s周期信号进行同步后输出，输出通道数可根据具体的系统应用进行调整，输出信号的占空比也可按照需要调整占空比以满足需要，与此同时也具有输入输出的校错能力，保证稳定输出定时信号的同时，如分系统出现故障也可及时发现并采取相应措施。这样精确输出的定时信号可为现有系统各个部分的工作提供精确地定时同步校准功能。
附图说明
图1是本发明所涉一种基于OpenVPX的多路可编程差分定时接口模块的结构示意框图。
图2是本发明所涉一种基于OpenVPX的多路可编程差分定时接口模块的工作方法的原理示意框图。
具体实施方式
实施例：一种基于OpenVPX的多路可编程差分定时接口模块，如图1所示，特征在于它包括OpenVPX架构连接器、桥接电路单元、可编程逻辑电路单元、电平转换电路单元、差分转单端芯片单元和单端转差分芯片单元；其中，所述OpenVPX架构连接器的输入端连接单端转差分芯片单元的输出端，其输出端分别与电平转换电路单元和差分转单端芯片单元连接，同时，所述OpenVPX架构连接器与桥接电路单元之间呈双向连接；所述桥接电路单元和可编程逻辑电路单元之间呈双向连接；所述电平转换电路单元和可编程逻辑电路单元之间呈双向连接；所述电平转换电路单元的输入端连接差分转单端芯片单元的输出端，其输出端连接单端转差分芯片单元。
所述OpenVPX标准连接器提供电源信号、复位信号、定时输入输出信号和PCIE信号的接入；所述OpenVPX标准连接器，以3U OpenVPX架构为例，其包括三个连接器，分别为P0连接器、P1连接器和P2连接器；所述P0连接器为接口模块提供工作所需电源信号，经过电源转换芯片提供基于OpenVPX的多路可编程差分定时接口模块所需电压信号；所述P1连接器可引出PCIE总线，实现接口模块与主板主机板上位机的通讯，其中本板为系统中的接口板；所述P2连接器引出差分定时输出信号和定时输入信号以及GPS校准信号，分别与差分转单端芯片单元和电平转换电路单元连接，如图1、图2所示。
所述桥接电路单元采用PLX公司的PEX8311芯片，以实现PCIE总线到Local Bus总线的协议转换；所述Local Bus总线为本地总线，可被FPGA访问；所述PEX8311桥片同时具有正向桥和反向桥，可实现两种总线间的相互转换；其使用简单，PLX专有软件可实现配置芯片参数的轻松写入。
所述可编程门阵列单元采用Altera公司的FPGA芯片EP3C5F256；可编程逻辑器件可将通过Local Bus总线完成与主机板上位机通讯，具体为依据上级要求完成各路定时信号的输出，并及时将各路定时信号的输入状态采集并传送上去。
所述电平转换电路单元采用SN74LVC4245APW芯片，将电压转换成5V，实现FPGA与差分转单端芯片单元和单端转差分芯片单元的互联，以实现电压转换功能。
所述差分转单端电路单元采用SN65LBC172A芯片，完成外部输入差分定时信号转换为可供可编程逻辑电路单元的FPGA芯片采集的单端定时信号的功能。
所述单端转差分电路单元采用SN65LBC173A芯片，完成可编程逻辑电路单元的FPGA芯片可编程定时信号单端转差分的功能。
一种基于OpenVPX的多路可编程差分定时接口模块的工作方法，其特征在于它包括以下步骤：
（1）定时信号输出：基于OpenVPX的多路可编程差分定时接口模块将输出定时信号，以周期为100ms和1ms、高有效电平为10us-20us的信号输出为例，输出信号的周期占空比调整可由主板主机板上位机界面手动输入要输出的信号信息进行调整，具体输入信息包括输出信号周期、占空比，具体实现为可编程门阵列单元接收主机板上位机指令后对信号进行调整，通过可编程门阵列编程配合完成，这里的信号输出具有很大的灵活性，可根据具体系统的对板卡输出的要求设置不同的通道数，具体通道数调整只需要可编程门阵列程序及更改外部输入输出电路做增加或减少的调整实现，这里的通道数可以灵活设置；外部输入GPS信号，以周期为1s、高有效电平为20ms左右信号输入为例，模块接收到GPS信号后，对应主机板产生中断信号，做10ms和1ms输出上升沿对齐操作；在这里为了提供更精准的输出信号，在可编程门阵列输出定时信号的同时，对输出定时信号进行计数，即，依上例具体为，每1s的GPS信号到来对10ms进行上升沿对齐的同时，可编程门阵列对10ms和1ms的上升沿计数进行清零，可以将可编程门阵列列对10ms和1ms的计数通过主机板上位机软件实时显示出来，正常的10ms应该是0-99的计数循环，1ms应该是0-999的计数循环，当循环出错是说明系统出现了问题，同步信号的输出也出现了问题；以上既保证了定时信号同步输出的准确性，同时具有一定的校错能力；
（2）定时信号输入：信号采集的输入端口可通过定时信号输入的组成部件可向此定时模块发出定时信号做为反馈，此板卡对定时输入信号的频率、占空比信息进行采集，通过主机板上位机实时显示，与给定输入频率值进行比较，以确定部件的工作状态是否正常。
主机板通过PCIE总线转local bus，经由FPGA译码，完成对多路定时信号的输出和输入采集控制。
下面结合实施例及其附图对本发明进一步详细说明。
本发明设计的一种基于OpenVPX的多路可编程差分定时接口模块实现方法（参见图1），以下简称“定时模块”，该模块具体电路包括：OpenVPX标准连接器、PCIE转Local Bus桥接电路、可编程逻辑电路、电平转换电路、差分信号转单端信号电路和单端信号转差分信号电路。
OpenVPX标准连接器部分，根据OpenVPX规范，包括电源信号，定时输入输出信号，PCIE信号等信号的接入。OpenVPX标准下的P0连接器提供板卡所需电源，经过电源转换芯片提供各芯片所需电压；P1连接器引出PCIE总线，实现与主板的通讯；P2连接器引出差分定时输出信号和定时输入信号以及GPS校准信号。
桥接部分电路采用PLX公司的PEX8311芯片实现PCIE总线到Local Bus总线的协议转换。Local Bus总线顾名思义，为本地总线，可被FPGA访问。
PEX8311桥片同时具有正向桥和反向桥，可实现两种总线间的相互转换。其使用简单，PLX专有软件可实现配置芯片参数的轻松写入。
可编程逻辑电路采用Altera公司的FPGA芯片EP3C5F256实现，可编程逻辑器件可将通过Local Bus总线完成与上级通讯，具体为依据上级要求完成各路定时信号的输出，并及时将各路定时信号的输入状态采集并传送上去。
电平转换电路部分，采用SN74LVC4245APW芯片，实现FPGA与后级芯片5V差分转单端（单端转差分）芯片的互联，实现电压转换功能。
差分转单端电路部分，采用SN65LBC172A芯片，完成外部输入差分定时信号转换为可供FPGA采集的单端定时信号的功能。
单端转差分电路部分，采用SN65LBC173A芯片，完成FPGA可编程定时信号单端转差分的电路。
主机板通过PCIE总线转local bus，经由FPGA译码，完成对多路定时信号的输出和输入采集控制。
模块工作原理阐述：
1）板卡工作系统为：此接口模块在整个工作系统中可以定义为接口板，整体的工作需要VPX系统中具备此接口模块、VPX底板和VPX主板协同完成工作（附图2）。
2)定时信号输出：定时模块将输出定时信号，这里以周期为100ms和1ms、高有效电平为10us-20us左右信号输出为例，输出信号的周期占空比调整可由主机板上位机界面手动输入调整，具体实现为门阵接收主机板上位机指令后调整信号，通过门阵编程实现可调，可根据系统具体的需要设置不同的通道数，具体通道数调整可通过门阵编程及外部输入输出电路做增加或减少的调整实现。外部输入GPS信号，这里以周期为1s、高有效电平为20ms左右信号输入为例，模块接收到GPS信号后，对应主机板产生中断信号，做10ms和1ms输出上升沿对齐操作。在这里为了提供更精准的输出信号，可在门阵输出定时信号的同时，对输出定时信号进行计数，即，依上例具体为，每1s的GPS信号到来对10ms进行上升沿对齐的同时，门阵对10ms和1ms的上升沿计数进行清零，可以将门阵列对10ms和1ms的计数通过主机板上位机软件实时显示出来，正常的10ms应该是0-99的计数循环，1ms应该是0-999的计数循环，当循环出错是说明系统出现了问题，同步信号的输出也出现了问题。以上既保证了定时信号同步输出的准确性，同时具有一定的校错能力。
3）定时信号输入：系统中各个部分的组成部件可向此定时模块发出定时信号做为反馈，模块对输入信号的频率，占空比等信息进行采集，通过主机板上位机软件实时显示，与给定输入频率值进行比较，以确定部件的工作状态是否正常；
以上实施例仅是对本发明一种基于OpenVPX的多路可编程差分定时接口模块的具体应用例子，并不、限制本申请权利要求。凡是在本申请权利要求技术方案上进行的修改和非本质改进的，均在本申请权利要求保护范围之内。
本发明未述及之处适用于现有技术。

Claims (8)

1.一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于它包括OpenVPX架构连接器、桥接电路单元、可编程逻辑电路单元、电平转换电路单元、差分转单端芯片单元和单端转差分芯片单元；其中，所述OpenVPX架构连接器的输入端连接单端转差分芯片单元的输出端，其输出端分别与电平转换电路单元和差分转单端芯片单元连接，同时，所述OpenVPX架构连接器与桥接电路单元之间呈双向连接；所述桥接电路单元和可编程逻辑电路单元之间呈双向连接；所述电平转换电路单元和可编程逻辑电路单元之间呈双向连接；所述电平转换电路单元的输入端连接差分转单端芯片单元的输出端，其输出端连接单端转差分芯片单元。
2.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述OpenVPX标准连接器提供电源信号、复位信号、定时输入输出信号和PCIE信号的接入；所述OpenVPX标准连接器是3U OpenVPX架构，其包括三个连接器，分别为P0连接器、P1连接器和P2连接器；所述P0连接器为接口模块提供工作所需电源信号，经过电源转换芯片提供基于OpenVPX的多路可编程差分定时接口模块所需电压信号；所述P1连接器可引出PCIE总线，实现接口模块与主机板上位机的通讯，其中本板为系统中的接口板；所述P2连接器引出差分定时输出信号和定时输入信号以及GPS校准信号，分别与差分转单端芯片单元和电平转换电路单元连接。
3.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述桥接电路单元采用PLX公司的PEX8311芯片，以实现PCIE总线到Local Bus总线的协议转换；所述Local Bus总线为本地总线，可被FPGA访问；所述PEX8311桥片同时具有正向桥和反向桥，可实现两种总线间的相互转换；其使用简单，PLX专有软件可实现配置芯片参数的轻松写入。
4.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述可编程门阵列单元采用Altera公司的FPGA芯片EP3C5F256；所述可编程逻辑器件可将通过Local Bus总线完成与主机板上位机通讯。
5.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述电平转换电路单元采用SN74LVC4245APW芯片，将电压转换成5V，实现FPGA与差分转单端芯片单元和单端转差分芯片单元的互联，以实现电压转换功能。
6.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述差分转单端电路单元采用SN65LBC172A芯片，完成外部输入差分定时信号转换为可供可编程逻辑电路单元的FPGA芯片采集的单端定时信号的功能。
7.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述单端转差分电路单元采用SN65LBC173A芯片，完成可编程逻辑电路单元的FPGA芯片可编程定时信号单端转差分的功能。
8.一种基于OpenVPX的多路可编程差分定时接口模块的工作方法，其特征在于它包括以下步骤：
（1）定时信号输出：基于OpenVPX的多路可编程差分定时接口模块将输出定时信号，以周期为100ms和1ms、高有效电平为10us-20us的信号输出为例，输出信号的周期占空比调整可由主板主机板上位机界面手动输入要输出的信号信息进行调整，包括输出信号的周期和占空比；
由可编程门阵列单元接收主机板上位机指令后对信号进行调整，根据输出要求不同，可编程门阵列程序及更改外部输入输出电路通过设置不同的通道数；
外部输入GPS信号，以周期为1s、高有效电平为20ms左右信号输入为例，模块接收到GPS信号后，对应主机板上位机产生中断信号，做10ms和1ms输出上升沿对齐操作；每1s的GPS信号到来对10ms进行上升沿对齐的同时，可编程门阵列对10ms和1ms的上升沿计数进行清零，可以将可编程门阵列列对10ms和1ms的计数通过主机板上位机实时显示出来，正常的10ms应该是0-99的计数循环，1ms应该是0-999的计数循环，当循环出错是说明系统出现了问题，同步信号的输出也出现了问题；
（2）定时信号输入：对定时输入信号的频率、占空比信息进行采集，通过主机板上位机实时显示，与给定输入频率值进行比较，以确定部件的工作状态是否正常。
CN201811138488.9A 2018-09-28 2018-09-28 一种基于OpenVPX的多路可编程差分定时接口模块及工作方法 Withdrawn CN109189706A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811138488.9A CN109189706A (zh) 2018-09-28 2018-09-28 一种基于OpenVPX的多路可编程差分定时接口模块及工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811138488.9A CN109189706A (zh) 2018-09-28 2018-09-28 一种基于OpenVPX的多路可编程差分定时接口模块及工作方法

Publications (1)

Publication Number Publication Date
CN109189706A true CN109189706A (zh) 2019-01-11

Family

ID=64907517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811138488.9A Withdrawn CN109189706A (zh) 2018-09-28 2018-09-28 一种基于OpenVPX的多路可编程差分定时接口模块及工作方法

Country Status (1)

Country Link
CN (1) CN109189706A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110727628A (zh) * 2019-10-28 2020-01-24 天津市英贝特航天科技有限公司 基于pcie接口的隔离式时统源输入输出装置
CN112925245A (zh) * 2021-01-27 2021-06-08 北京计算机技术及应用研究所 一种基于vpx规范的智能管理接口模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670141A2 (en) * 2004-12-07 2006-06-14 Altera Corporation Techniques for implementing hardwired decoders in differential input circuits
CN105279133A (zh) * 2015-10-20 2016-01-27 电子科技大学 基于SoC在线重构的VPX并行DSP信号处理板卡
CN105573949A (zh) * 2015-12-09 2016-05-11 熊猫电子集团有限公司 Vpx架构具有jesd204b接口的采集处理电路
CN106407150A (zh) * 2016-08-26 2017-02-15 天津市英贝特航天科技有限公司 一种基于COM‑Express的1553B总线协议模块
CN106909525A (zh) * 2017-01-13 2017-06-30 电子科技大学 一种基于vpx总线的控制交换模块
CN106933165A (zh) * 2017-05-05 2017-07-07 天津市英贝特航天科技有限公司 一种多路开关量输入输出的方法以及设备
CN107015212A (zh) * 2017-06-13 2017-08-04 中国电子科技集团公司第三十八研究所 基于vpx总线的雷达波控与监控自测平台的通用接口板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670141A2 (en) * 2004-12-07 2006-06-14 Altera Corporation Techniques for implementing hardwired decoders in differential input circuits
CN105279133A (zh) * 2015-10-20 2016-01-27 电子科技大学 基于SoC在线重构的VPX并行DSP信号处理板卡
CN105573949A (zh) * 2015-12-09 2016-05-11 熊猫电子集团有限公司 Vpx架构具有jesd204b接口的采集处理电路
CN106407150A (zh) * 2016-08-26 2017-02-15 天津市英贝特航天科技有限公司 一种基于COM‑Express的1553B总线协议模块
CN106909525A (zh) * 2017-01-13 2017-06-30 电子科技大学 一种基于vpx总线的控制交换模块
CN106933165A (zh) * 2017-05-05 2017-07-07 天津市英贝特航天科技有限公司 一种多路开关量输入输出的方法以及设备
CN107015212A (zh) * 2017-06-13 2017-08-04 中国电子科技集团公司第三十八研究所 基于vpx总线的雷达波控与监控自测平台的通用接口板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110727628A (zh) * 2019-10-28 2020-01-24 天津市英贝特航天科技有限公司 基于pcie接口的隔离式时统源输入输出装置
CN112925245A (zh) * 2021-01-27 2021-06-08 北京计算机技术及应用研究所 一种基于vpx规范的智能管理接口模块
CN112925245B (zh) * 2021-01-27 2023-02-03 北京计算机技术及应用研究所 一种基于vpx规范的智能管理接口模块

Similar Documents

Publication Publication Date Title
CN102724093B (zh) 一种atca机框及其ipmb连接方法
CN107831702B (zh) 一种基于千兆以太网的同步串行信号采集控制装置
CN109189706A (zh) 一种基于OpenVPX的多路可编程差分定时接口模块及工作方法
CN105356935B (zh) 一种实现同步数字体系高阶交叉的交叉板及实现方法
CN203219325U (zh) 智能PoE交换机
CN203858506U (zh) 一种基于网络背板总线的插卡式自动化测试设备
CN105119703A (zh) 多制式时钟MicroTCA系统及时钟管理方法
CN109525472A (zh) 一种总线通讯转换电路、装置及系统
CN111212000B (zh) 一种基于PXIe总线的交换背板
CN203840362U (zh) 一种同步以太网电接口模块结构
CN209072526U (zh) 以太网交换装置
CN207182023U (zh) 基于网络控制和通信的网络控制板以及模块化仪器
CN207397044U (zh) 一种机柜环境监控系统
CN105607542A (zh) 一种输出接口设备
CN103123516B (zh) 一种主板与多个适配卡联合通信的方法及装置
CN203859765U (zh) 单路有线转以太网总线适配器
CN210864358U (zh) 一种小型化数字精位控制系统
CN208970876U (zh) 一种智能转换线缆
CN107070547A (zh) 一种具有故障监控能力的cpci型千兆以太网装置
CN206364815U (zh) E1转以太网总线适配器
CN206258694U (zh) 基于cpld的数字信道机接口电路
CN206364816U (zh) 一种网络管理接口系统及网络分流器
CN109218299A (zh) 一种基于VPX架构的PCIe与CAN总线转换装置
CN209844975U (zh) 一种核心工业以太网交换机时钟对时装置
CN211363365U (zh) 六路热流道控制系统及控制箱

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190111

WW01 Invention patent application withdrawn after publication