CN109155630A - 过压保护系统和方法 - Google Patents

过压保护系统和方法 Download PDF

Info

Publication number
CN109155630A
CN109155630A CN201780031628.XA CN201780031628A CN109155630A CN 109155630 A CN109155630 A CN 109155630A CN 201780031628 A CN201780031628 A CN 201780031628A CN 109155630 A CN109155630 A CN 109155630A
Authority
CN
China
Prior art keywords
switch
pin
voltage
equipment
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780031628.XA
Other languages
English (en)
Inventor
H·I·奥博塔
S·P·马内
T·奥布莱恩
C·G·斯珀克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109155630A publication Critical patent/CN109155630A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6666—Structural association with built-in electrical component with built-in electronic circuit with built-in overvoltage protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2107/00—Four or more poles
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

公开了过压保护系统和方法。在一个方面，向通用串行总线(USB)Type‑C规范所要求的在配置控制(CC)引脚处预先存在的钳添加偏置电路。该偏置电路将该预先存在的钳转变为动态地适应于过压状况的可调整钳。在示例性方面，该偏置电路可包括偏置场效应晶体管(FET)和开关对，该开关对将该预先存在的钳和该偏置FET选择性地耦合到固定电压，以使得该CC引脚被维持在可接受的电压。在另一示例性方面，该偏置电路可以省略该偏置FET并且依靠两个开关，这两个开关将该预先存在的钳耦合到固定电压，以使得该CC引脚被维持在可接受的电压。

Description

过压保护系统和方法
优先权申请
本申请要求于2016年5月26日提交的题为“OVER-VOLTAGE PROTECTION SYSTEMSAND METHODS(过压保护系统和方法)”的美国临时专利申请S/N.62/341,705的优先权，该临时专利申请的全部内容通过援引纳入于此。
本申请还要求于2017年3月30日提交的题为“OVER-VOLTAGE PROTECTION SYSTEMSAND METHODS(过压保护系统和方法)”的美国专利申请S/N.62/478,784的优先权，该专利申请的全部内容通过援引纳入于此。
本申请还要求于2017年4月24日提交的题为“OVER-VOLTAGE PROTECTION SYSTEMSAND METHODS(过压保护系统和方法)”的美国专利申请S/N.15/494,934的优先权，该专利申请的全部内容通过援引纳入于此。
背景
I.公开领域
本公开的技术一般涉及防止过压状况中对与电缆插槽引脚相关联的电路系统的损坏。
II.背景技术
计算设备在当代社会已变得普遍。这些设备提供在最早的计算机被引入时想象不到的不断增长的大量功能和能力。经过一段时间的异构专有计算平台之后，业内已经意识到更普遍的平台提供更大的商业机会。为此，业内已聚焦于相对较少数目的操作系统和架构。
随着计算设备的数量和类型增加，外围设备的数量和类型也随之增加，包括相机、存储棒、音乐播放器、等等。这些外围设备还见证了此类外围设备将藉以与其他计算设备进行通信的异构专有连接器和电缆的初始激增，但最近的趋势已趋向于一般性地聚焦于用于允许主机计算设备与外围设备之间的通信的连接器和协议类型。一种共用协议是通用串行总线(USB)协议，其已标准化允许使用单个协议的数种不同的连接器类型。近来，USB标准设置机构已经宣告Type-C连接器。然而，存在许多仍具有Type-A连接器的现有旧式设备。预期大量Type-A到Type-C电缆将被制造和销售以允许此类旧式设备与具有Type-C连接的更新设备进行通信。
与Type-C连接器的引脚相关联的电路系统一般相当敏感，并且在高电压穿过引脚的情况下可能被损坏。USB Type-C规范要求配置信道(CC)引脚处的电压不超过五伏特(5V)。然而，存在多达二十八伏特(28V)可被施加于该引脚的情境。大部分此类过压状况在Type-A到Type-C电缆正被使用时出现。一种解决方案是提供包括齐纳二极管的外部电路，该齐纳二极管将CC引脚处的电压钳位到所需的5V。虽然这一办法是有效的，但这一办法可能增加成本和复杂性，因为该外部元件必须位于邻近该连接器。再进一步，此类齐纳二极管解决方案可能具有过量的漏泄电流，这可能干扰一些操作模式。相应地，需要为可能使用Type-A到Type-C电缆的设备提供更佳的过压保护选项。
公开概述
详细描述中公开的各方面包括过压保护系统和方法。具体而言，本公开的示例性方面向通用串行总线(USB)Type-C规范所要求的在配置控制(CC)引脚处预先存在的钳添加偏置电路。该偏置电路将该预先存在的钳转变为动态地适应于过压状况的可调整钳。在示例性方面，该偏置电路可包括偏置场效应晶体管(FET)和开关对，该开关对将该预先存在的钳和该偏置FET选择性地耦合到固定电压，以使得该CC引脚被维持在可接受的电压处。在另一示例性方面，该偏置电路可以省略该偏置FET并且依靠两个开关，这两个开关将该预先存在的钳耦合到固定电压，以使得该CC引脚被维持在可接受的电压处。还可以使用其他偏置电路。本公开的偏置电路相对较小且实现成本较低。此外，这些偏置电路不需要外部组件。再进一步，如果使用PMOS偏置FET，则没有漏泄电流干扰任何操作模式。
就此而言，在一个方面，公开了一种设备。该设备包括配置成容纳USB电缆的USB插槽。该USB插槽包括CC引脚。该设备还包括第一FET。第一FET包括第一源极、第一漏极和第一栅极。第一源极耦合至该CC引脚且第一漏极耦合至接地。该设备还包括第二FET。第二FET包括第二源极、第二漏极和第二栅极。第二栅极在公共节点处耦合至第一栅极和第二漏极。该设备还包括：第一开关，其耦合至第二源极并且将第二源极选择性地耦合至内部电压源(Vaa)。该设备还包括：第二开关，其耦合至该公共节点并且将该公共节点选择性地耦合至外部电压源(Vconn)。在第一操作模式中，第一开关和第二开关两者均断开且该CC引脚被钳位在高于接地的第一Vgs。在第二操作模式中，第一开关和第二开关中只有一者断开，并且该CC引脚被钳位在对应的第一电压或第二电压。
在另一方面，公开了一种设备。该设备包括配置成容纳USB电缆的USB插槽。该USB插槽包括CC引脚。该设备还包括：用于钳位的第一装置，其耦合至该CC引脚并且耦合至接地。该设备还包括：用于钳位FET的第二装置，其耦合至该用于钳位的第一装置和公共节点。该设备还包括：第一开关，其耦合至该用于钳位FET的第二装置并且将该用于钳位的第二装置选择性地耦合至内部电压源(Vaa)。该设备还包括：第二开关，其耦合至该公共节点并且将该公共节点选择性地耦合至外部电压源(Vconn)。在第一操作模式中，第一开关和第二开关两者均断开且该CC引脚被钳位在高于接地的第一Vgs。在第二操作模式中，第一开关和第二开关中只有一者断开，并且该CC引脚被钳位在对应的第一电压或第二电压。
在另一方面，公开了一种用于保护USB连接器上的引脚的方法。该方法包括在与USB连接器上的引脚相关联的FET上提供偏置电路系统。该方法还包括在功率被施加于与该引脚相关联的芯片的情况下将该引脚钳位在第一电压。该方法还包括在未施加功率的情况下将该引脚钳位在第二电压或第三电压中的一者。
在另一方面，公开了一种设备。该设备包括配置成容纳USB电缆的连接器的USB插槽。该USB插槽包括CC引脚。该设备还包括第一FET，其包括第一源极、第一漏极和第一栅极。第一源极耦合至该CC引脚，并且第一漏极耦合至接地。该设备还包括：第一开关，其耦合至第一栅极并且将第一栅极选择性地耦合至内部电压源(Vaa)。该设备还包括：第二开关，其耦合至第一栅极并且将第一栅极选择性地耦合至外部电压源(Vconn)。在第一操作模式中，第一开关和第二开关两者均断开且该CC引脚被钳位在高于接地的第一Vgs。在第二操作模式中，第一开关和第二开关中只有一者断开，并且该CC引脚被钳位在对应的第一电压或第二电压。
在另一方面，公开了一种设备。该设备包括配置成容纳USB电缆的USB插槽。该USB插槽包括CC引脚。该设备还包括第一FET，其包括第一源极、第一漏极和第一栅极。第一源极耦合至该CC引脚，并且第一漏极耦合至接地。该设备还包括偏置电路系统，其耦合至第一栅极并且选择性地耦合至第一电压源和第二电压源。在第一操作模式中，该偏置电路系统使第一FET被钳位在第一电压源处。在第二操作模式中，该偏置电路系统使第一FET被钳位在第二电压源处。
在另一方面，公开了一种设备。该设备包括配置成容纳USB电缆的连接器的USB插槽。该USB插槽包括CC引脚。该设备还包括第一NMOS FET，其包括第一源极、第一漏极和第一栅极。第一漏极耦合至该CC引脚，并且第一源极耦合至接地。该设备还包括：第一开关，其耦合至第一栅极并且将第一栅极选择性地耦合至该CC引脚。该设备还包括：第二开关，其耦合至第一栅极并且将第一栅极选择性地耦合至接地。该设备还包括耦合至该CC引脚的上拉电阻器。该设备还包括耦合在接地与该上拉电阻器之间的第三开关。在第一操作模式中，第一开关和第二开关两者均断开，并且该CC引脚被第一NMOSFET钳位。在第二操作模式中，第一、第二和第三开关创建分压器以钳位该CC引脚。
在另一方面，公开了一种设备。该设备包括配置成容纳USB电缆的连接器的USB插槽。该USB插槽包括CC引脚。该设备还包括第一NMOS FET，其包括第一源极、第一漏极和第一栅极。第一漏极耦合至该CC引脚，并且第一源极耦合至接地。该设备还包括：第一开关，其耦合至第一栅极并且将第一栅极选择性地耦合至该CC引脚。该设备还包括：第二开关，其耦合至第一栅极并且将第一栅极选择性地耦合至接地。该设备还包括耦合至该CC引脚的第二NMOS FET。在第一操作模式中，第一开关和第二开关两者均断开，并且该CC引脚被第一NMOSFET钳位。在第二操作模式中，第二NMOS FET保护该CC引脚。
附图简述
图1是由通用串行总线(USB)Type-A到Type-C电缆耦合的可能经历过压情境的两个计算设备的简化解说；
图2是其中解说了引脚指派的USB Type-C连接器的示意解说；
图3解说了USB Type-C系统中与USB电缆联用的上拉电阻器和下拉电阻器；
图4解说了与USB Type-C插槽相关联的包括模拟模块控制系统的电路系统的部分框图；
图5解说了用于USB Type-C插槽中的引脚的电压钳的偏置电路的电路图；
图6解说了用于过压状况期间的引脚保护期间的电路控制的流程图；
图7解说了用于过压状况期间的引脚保护的替换解决方案的电路图；
图8解说了用于过压状况期间的引脚保护的第二替换解决方案的电路图；
图9解说了具有用于USB Type-C插槽中的引脚的可调整钳的替换偏置电路的电路图；以及
图10是可包括图5的过压保护偏置电路的基于处理器的示例性系统的框图。
详细描述
现在参照附图，描述了本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
详细描述中公开的各方面包括过压保护系统和方法。具体而言，本公开的示例性方面向通用串行总线(USB)Type-C规范所要求的在配置控制(CC)引脚处预先存在的钳添加偏置电路。该偏置电路将该预先存在的钳转变为动态地适应于过压状况的可调整钳。在一示例性方面，该偏置电路可包括偏置场效应晶体管(FET)和开关对，该开关对将该预先存在的钳和该偏置FET选择性地耦合到固定电压，以使得该CC引脚被维持在可接受的电压处。在另一示例性方面，该偏置电路可以省略该偏置FET并且依靠两个开关，这两个开关将该预先存在的钳耦合到固定电压，以使得该CC引脚被维持在可接受的电压处。还可以使用其他偏置电路。本公开的偏置电路相对较小且实现成本较低。此外，这些偏置电路不需要外部组件。再进一步，如果使用PMOS偏置FET，则没有漏泄电流干扰任何操作模式。
在叙述本公开的过压保护系统和方法的详情之前，参照图1到3来讨论使用USB电缆和典型的USB Type-C连接器的计算系统的简要概览。以下从图4开始讨论本公开的示例性方面。
就此而言，图1是计算环境100，其中第一计算设备102通过USB电缆106耦合至第二计算设备104。第一计算设备102可以是具有显示器108、键盘110和鼠标112的较老的台式计算机。另外，第一计算设备102可包括USB Type-A插槽或端口114，其耦合至USB电缆106上的USB Type-A连接器116。
继续参照图1，第二计算设备104可以是包括USB Type-C插槽或端口118的外围设备或移动终端(诸如智能电话)，该USB Type-C插槽或端口118耦合至USB电缆106上的USBType-C连接器120。由此，USB电缆106是USB Type-A到Type-C电缆。第一计算设备102可通过USB电缆106来与第二计算设备104通信，这是很好理解的。
图2解说了USB Type-C连接器120的引脚布局。USB Type-C连接器120包括二十四个引脚或触点200(1)-200(24)，其具有如由USB Type-C规范指派的功能并且在下表1中概述。
表1-USB TYPE-C连接器引脚配置
应领会，USB插槽或端口(诸如USB Type-C端口118)具有互补导电元件。在一些示例性方面，此类导电元件是引脚，并且在其他示例性方面，此类导电元件是接触焊盘。如本文中所使用的，USB插槽的导电元件被称为引脚，而无论它们采用的具体形状如何。USB插槽的形状因子在USB规范中定义，并且就此是很好理解的。.
USB规范进一步定义了结合USB电缆来使用特定电阻器及其期望值。图3解说了如何根据USB规范来安排这些电阻器。具体而言，USB规范定义了面向下游的端口(DFP)(其通常在主机计算机(诸如第一计算设备102)上)和面向上游的端口(UFP)(其通常在外围设备(诸如第二计算设备104)上)。DFP(即，第一计算设备102)暴露上拉电阻器300(在图3中也被标记为Rp)，该上拉电阻器300耦合至USB Type-A插槽114的CC引脚上的电压源302。UFP暴露下拉电阻器304(在图3中也被标记为Rd)，该下拉电阻器304耦合至接地306。CC引脚上的上拉电阻器Rp 300和下拉电阻器Rd 304的目的是标识DFP到UFP连接和将被用于连接的CC引脚。为此，DFP监视这两个CC引脚以寻找低于其未端接电压的电压。并发地，UFP监视其相应CC引脚以寻找取向。与暴露Rd和Rp端接并发的是，USB电缆106暴露其VCONN引脚(在以下更详细地讨论)上的下拉电阻器308(在图3中也被标记为Ra)以向DFP发信号通知其需要功率。DFP必须能够在下拉电阻器Rd 304和Ra 308的存在之间进行区分以知晓是否附连有UFP以及在何处施加VCONN。不要求DFP提供VCONN，除非检测到下拉电阻器Ra 308。由此，USB规范定义了Ra、Rd和Rp、以及VCONN。
USB Type-C规范进一步要求各CC引脚(即，第一CC引脚200(5)和第二CC引脚200(17))被保持在五伏特(5V)以保护计算设备(诸如第二计算设备104)内与这些CC引脚相关联的电路系统。然而，存在可通过USB电缆106从USB电缆106的Type-A端提供超过5V的情境。此类高电压可能损坏第二计算设备104内与CC引脚相关联的电路系统。本公开的示例性方面提供了优质的解决方案，如以下参照图4开始更详细地描述的。
就此而言，图4解说了图1的第二计算设备104内的电路系统400的简化视图。具体而言，电路系统400包括附加电压源(Vconn)404的输入402，即，Vconn引脚406(在图4中也被标记为VCONN)和Vconn启用引脚408(在图4中也被标记为VCONN_EN)。附加电压源404有时被称为外部电压源。在示例性方面，在活跃(OTG)模式期间，Vconn可来自Vbus引脚(诸如USBType-C端口118内的引脚432(4)(如图所示))(或对应于Vbus引脚200(21)的第二Vbus引脚(未解说))。Vconn也可来自外部5V调节器(未解说)。附加电压源404可切换地通过第一开关412耦合至第一CC节点410以及通过第二开关416耦合至第二CC节点414。第一CC节点410可耦合至USB Type-C端口118中的CC引脚432(5)，并且通过阻塞二极管开关系统422进一步耦合至模拟模块控制系统420。模拟模块控制系统420包括电压源(被标记为Vaa，其以约3.5V操作)或从其接收功率。同样，第二CC节点414耦合至USB Type-C端口118中的第二CC引脚200(17)，并且通过第二阻塞二极管开关系统424进一步耦合至模拟模块控制系统420。阻塞二极管开关系统422和424包括两个面对面二极管和两个开关，如所解说的。阻塞二极管开关系统422和424可被用来选择性地阻碍Vconn的较高电压(5V)到达模拟模块控制系统420(其通常以Vaa操作)。电压源Vaa通过拉动式电阻器(被标记为Rpu)可切换地连接至阻塞二极管开关系统422和424。另外，第一可调整钳电路426与第一CC节点410相关联且第二可调整钳电路428与第二CC节点414相关联。第一可调整钳电路426包括偏置电路系统和相关联的电阻Rd。同样，第二可调整钳电路428包括偏置电路系统和相关联的电阻Rd。应领会，USB电缆106与USB Type-C连接器120一起插入到USB Type-C端口118中。
关于具有其各自相应的偏置电路系统的第一可调整钳电路426和第二可调整钳电路428的示例性方面的附加细节参照图5来提供。以下参照图7-9来解说进一步示例性方面。图5中只解说和讨论了第一可调整钳电路426，应理解，第二可调整钳428基本上相同，虽然耦合至不同CC节点(即，第二CC节点414而非第一CC节点410)。就此而言，第一可调整钳电路426包括偏置电路系统500和钳502。钳502包括第一FET 504，其包括第一源极506、第一漏极508和第一栅极510。如所解说的，第一FET 504可以是PMOS FET，并且有时可被称为用于钳位的第一装置。第一漏极508耦合至接地512。第一源极506耦合至第一CC节点410。应领会，第一FET 504是USB Type-C规范所要求的。实际上是该第一FET 504基于相关联的偏置电路系统500来将第一CC节点410钳位到期望电压。
继续图5的示例性方面，第一栅极510耦合至公共节点514。偏置电路系统500进一步包括第二FET 516，其包括第二源极518、第二漏极520和第二栅极522。在示例性方面，第二FET 516同样是PMOS FET，并且有时可被称为用于钳位的第二装置。第二栅极522通过公共节点514耦合至第一栅极510和第二漏极520。第二漏极520通过电阻器526进一步耦合至接地524。接地524和接地512可处于相同电势。第二源极518通过第一开关530可切换地耦合至内部电压源(VAA)528。内部电压源528由内部低压差(LDO)调节器供电且为约3.5伏特。公共节点514通过第二开关532可切换地耦合至外部电压源404(在图5中也被称为Vconn)。
继续参照图5，第一开关530和第二开关532由来自图4的模拟模块控制系统420的信号控制。具体而言，在第一操作模式中，当没有功率可用于包含USB物理层的芯片时，模拟模块控制系统420断开第一开关530和第二开关532。在这一上下文中，没有功率意味着没有Vbus信号且不存在电池功率。当第一开关530和第二开关532两者均断开时，第一CC节点410被钳位在高于接地512的电压Vgs。根据USB Type-C规范，Vgs为大约1.1V。这一电压完全在USB Type-C规范的容限(其要求5V或更小)内。如本文中所使用的，“大约”意指在20％容限内。如本文中进一步使用的，“紧密大约”意指在5％容限内，而“非常紧密大约”意指在1％容限内。
继续参照图5，在第二操作模式中，模拟模块控制系统420还检测与第一CC引脚200(5)和第二CC引脚200(17)相关联的相对电阻。关于使用模拟模块控制系统420来检测电阻的更多细节可以在2016年3月17日提交且题为“TYPE-C FACTORY AND SPECIAL OPERATINGMODE SUPPORT(Type-C工厂和特殊操作模式支持)”的美国专利申请S/N.15/072,784中找到，该专利申请通过援引整体纳入于此。具体而言，模拟模块控制系统420检测(USB电缆106中的)下拉电阻器Rd和Ra(这两者均由USB Type-C规范定义)。第一下拉电阻器Rd 304可切换地位于第一CC节点410与接地306之间。第二下拉电阻器Rd 534可切换地位于第一CC节点410与第二计算设备104之外的接地536之间。如以上所讨论的，下拉电阻器Rd 304和534仅由UFP或正充当UFP的设备给出。当第二计算设备104正在接收功率时，第一下拉电阻器Rd304被断言且第二下拉电阻器Rd 534未被断言。当第二计算设备104正在提供功率时，第一下拉电阻器Rd 304未被断言，外部第二下拉电阻器Rd 534被断言。下拉电阻器Rd 304和534的使用和断言根据USB规范。下拉电阻器Rd 304和534中的每一者通常为大约5.1kΩ且下拉电阻器Ra通常为大约1kΩ。如果下拉电阻器Rd与第二CC节点414相关联且下拉电阻器Ra与第一CC节点410相关联，则外部电压源404被启用。当外部电压源404被启用时，第一开关530断开且第二开关532闭合。在这一情景中，第一CC节点410随后被钳位在外部电压源404加上Vgs。由于外部电压源404通常为5V，因此这意味着第一CC节点410被钳位在约6.1V。这有效地禁用了Vconn正在供电的节点上的钳502。由于钳502被禁用，因此6.1V未到达易受攻击的电路系统且该标准得到满足。然而，如果下拉电阻器Rd与第一CC节点410相关联且下拉电阻器Ra与第二CC节点414相关联，则外部电压源404未被启用，并且第二开关532断开。在这一情境中，第一开关530闭合，并且钳位参考被设置为内部电压源528，或即大约3.5V。
应领会，将PMOS FET用于第二FET 516确保了在操作范围内有极少漏泄电流或没有漏泄电流。通过消除漏泄电流，在低电流感测或工厂模式检测中应当不存在任何差错。此外，偏置电路系统500相对简单且稳健，同时消耗相对较小量的面积。再进一步，第二FET516以及开关530和532的使用消耗相对较小的电流。
图6提供了与本文描述的过压系统相关联的过程600的流程图。过程600始于检测功率是否被施加于芯片(框602)。如果没有施加功率，则模拟模块控制系统420断开第一开关530和第二开关532两者(框604)，并且用第一FET 504将第一CC节点410处的电压钳位在Vgs(框606)。
继续参照图6，如果功率被供应给芯片，则模拟模块控制系统420检测下拉电阻器Ra或Rd是否与第一CC节点410和/或第二CC节点414相关联或该节点是否断开(框608)。如果第一CC节点410和第二CC节点414共同具有下拉电阻器Ra和下拉电阻器Rd两者，则外部电压源404被启用(框610)。此外，模拟模块控制系统420断开第一开关530并且闭合第二开关532(框612)。这一安排将第一CC节点410处的电压钳位在外部电压源404加上Vgs(框614)。
继续参照图6，对于Ra、Rd、以及CC节点410和414处的断开状态的所有其他组合，外部电压源404被禁用(框616)，并且模拟模块控制系统420断开第二开关532并且闭合第一开关530(框618)。这一安排将第一CC节点410处的电压钳位在内部电压源528(框620)。
虽然本公开提供了用于提供过压保护的简单、稳健的解决方案，但存在其他解决方案。如所提及的，已经提议的一种解决方案是使用外部齐纳二极管。图7和8提供了依靠NMOS FET的两种其他替换解决方案。在图7中，偏置电路系统700允许通过控制第一CC节点410处存在的电压来选择性地启用下拉电阻器Rd 304以保护第一CC引脚432(5)。开关702、704和706被数字地控制。下拉电阻器Rd 304尝试通过创建具有外部上拉电阻器的分压器来保护CC引脚432(5)。这一偏置电路系统700允许钳位电压取决于所施加的过压电平以及上拉电阻器值。
在图8中，偏置电路系统800由耦合至接地的多个NMOS钳802(1)-802(N)形成。虽然因为钳始终被应用且第一CC引脚432(5)持续地受到保护而比图7的安排更可靠，但是这一安排遭受来自该多个NMOS钳802(1)-802(N)的至接地的漏泄。这一漏泄可能在进行低电流感测(诸如粗糙感测和工厂模式检测)时添加差错。
图9提供了允许将电压钳位在可接受电平的又一示例性方面。就此而言，解说了具有第一FET 504的偏置电路系统900。与图5的偏置电路系统500不同，偏置电路系统900消除了第二FET 516并且仅分别通过开关902和904来在内部电压源528(Vaa)和外部电压源404(Vconn)之间切换。模拟模块控制系统420控制开关902和904，并且该方法与以上参照图6讨论的过程600基本上相同。应领会，偏置电路系统900可以比偏置电路系统500更便宜，但可能涉及进一步的工程折衷。
根据本文中公开的各方面的过压保护系统和方法可在任何基于处理器的设备中提供或被集成到任何基于处理器的设备中。不作为限定的示例包括：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)设备、移动电话、蜂窝电话、智能电话、会话发起协议(SIP)电话、平板设备、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、保健或健康跟踪器、眼镜，等等)、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、便携式数字视频播放器、汽车、车载组件、航空电子系统、无人机以及多旋翼直升机。
就此而言，图10解说了可采用包括图4-9中解说的过压保护系统的USB插槽的基于处理器的系统1000的示例。在该示例中，基于处理器的系统1000包括一个或多个中央处理单元(CPU)1002，每个中央处理单元包括一个或多个处理器1004。(诸)CPU 1002可以具有耦合至(诸)处理器1006以用于对临时存储的数据进行快速访问的高速缓存存储器1004。(诸)CPU 1002耦合到系统总线1008并且可以将被包括在基于处理器的系统1000中的各设备相互耦合。如众所周知的，(诸)CPU 1002通过在系统总线1008上交换地址、控制、以及数据信息来与这些其他设备通信。例如，(诸)CPU 1002可以向作为从设备的示例的存储器控制器1010传达总线事务请求。尽管未在图9中解说，但可提供多个系统总线1008，其中每个系统总线1008构成不同的织构。
其它设备可连接到系统总线1008。如在图9中所解说的，作为示例，这些设备可以包括存储器系统1012、一个或多个输入设备1014、一个或多个输出设备1016、一个或多个网络接口设备1018、以及一个或多个显示器控制器1020。(诸)输入设备1014可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(诸)输出设备1016可以包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。(诸)网络接口设备1018可以是被配置成允许往来于网络1022的数据交换的任何设备。网络1022可以是任何类型的网络，包括但不限于有线或无线网络、私有或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、蓝牙TM网络、以及因特网。(诸)网络接口设备1018可以被配置成支持所期望的任何类型的通信协议。应领会，网络1022可连接至另一计算设备(诸如图1的第一计算设备102)，并且该有线网络可以是USB电缆106，尤其是USB Type-A到Type-C电缆。存储器系统1012可包括一个或多个存储器单元1024(0-N)。
(诸)CPU 1002还可被配置成在系统总线1008上访问(诸)显示器控制器1020以控制发送给一个或多个显示器1026的信息。(诸)显示器控制器1020经由一个或多个视频处理器1028向(诸)显示器1026发送要显示的信息，该视频处理器1028将要显示的信息处理成适用于(诸)显示器1026的格式。(诸)显示器1026可包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。
本领域技术人员将进一步领会，结合本文所公开的各方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。作为示例，本文中描述的设备可在任何电路、硬件组件、集成电路(IC)、或IC芯片中采用。本文中所公开的存储器可以是任何类型和大小的存储器，且可配置成存储所需的任何类型的信息。为清楚地解说这种可互换性，各种解说性组件、框、模块、电路和步骤在上文已经以其功能性的形式一般性地作了描述。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中所公开的各方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替换方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如DSP与微处理器的组合、多个微处理器、与DSP核协作的一个或多个微处理器、或任何其他此类配置)。
本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取信息和写入信息。替换地，存储介质可被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在数个不同步骤中执行。另外，示例性方面中讨论的一个或多个操作步骤可被组合。应理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，可使用各种不同技术和技艺中的任何一种来表示信息和信号。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。

Claims (25)

1.一种设备，包括：
通用串行总线(USB)插槽，其被配置成容纳USB电缆，所述USB插槽包括配置控制(CC)引脚；
第一场效应晶体管(FET)，其包括第一源极、第一漏极和第一栅极，所述第一源极耦合至所述CC引脚且所述第一漏极耦合至接地；
第二FET，其包括第二源极、第二漏极和第二栅极，所述第二栅极在公共节点处耦合至所述第一栅极和所述第二漏极；
第一开关，其耦合至所述第二源极并且将所述第二源极选择性地耦合至内部电压源(Vaa)；以及
第二开关，其耦合至所述公共节点并且将所述公共节点选择性地耦合至外部电压源(Vconn)；并且
其中在第一操作模式中，所述第一开关和所述第二开关两者均断开且所述CC引脚被钳位在高于接地的第一Vgs，并且其中在第二操作模式中，所述第一开关和所述第二开关中只有一者断开且所述CC引脚被钳位在对应的第一电压或第二电压。
2.如权利要求1所述的设备，其特征在于，所述第一FET包括PMOS FET。
3.如权利要求1所述的设备，其特征在于，所述第二FET包括PMOS FET。
4.如权利要求1所述的设备，其特征在于，所述USB插槽是USB Type-C插槽。
5.如权利要求1所述的设备，其特征在于，进一步包括耦合至所述第二漏极和接地的电阻器。
6.如权利要求1所述的设备，其特征在于，所述第一FET的Vgs包括1.1伏特差值。
7.如权利要求1所述的设备，其特征在于，所述内部电压源为约3.5伏特。
8.如权利要求1所述的设备，其特征在于，所述外部电压源为约5伏特。
9.如权利要求1所述的设备，其特征在于，进一步包括控制系统，其能操作地耦合至所述第一开关和所述第二开关，所述控制系统被配置成断开和闭合所述第一开关和所述第二开关。
10.如权利要求9所述的设备，其特征在于，所述控制系统被配置成检测与所述CC引脚相关联的第一电阻和与第二CC引脚相关联的第二电阻，并基于所检测到的电阻来选择性地启用所述外部电压源。
11.如权利要求10所述的设备，其特征在于，所述控制系统被配置成在所述外部电压源被启用的情况下断开所述第一开关。
12.如权利要求10所述的设备，其特征在于，所述控制系统被配置成在所述外部电压源未被启用的情况下断开所述第二开关。
13.如权利要求1所述的设备，其特征在于，所述第一电压包括所述内部电压源。
14.如权利要求1所述的设备，其特征在于，所述第二电压包括所述外部电压源加上所述第一FET的Vgs。
15.如权利要求1所述的设备，其特征在于，所述设备被集成到选自包括以下各项的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；移动电话；蜂窝电话；智能电话；平板设备；平板手机；服务器；计算机；便携式计算机；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频碟(DVD)播放器；便携式数字视频播放器；以及汽车。
16.一种设备，包括：
通用串行总线(USB)插槽，其被配置成容纳USB电缆，所述USB插槽包括配置控制(CC)引脚；
用于钳位的第一装置，其耦合至所述CC引脚并且耦合至接地；
用于钳位的第二装置，其耦合至所述用于钳位的第一装置和公共节点；
第一开关，其耦合至所述用于钳位FET的第二装置并且将所述用于钳位的第二装置选择性地耦合至内部电压源(Vaa)；以及
第二开关，其耦合至所述公共节点并且将所述公共节点选择性地耦合至外部电压源(Vconn)；并且
其中在第一操作模式中，所述第一开关和所述第二开关两者均断开且所述CC引脚被钳位在高于接地的第一Vgs，并且其中在第二操作模式中，所述第一开关和所述第二开关中只有一者断开且所述CC引脚被钳位在对应的第一电压或第二电压。
17.一种用于保护通用串行总线(USB)连接器上的引脚的方法，包括：
在与USB连接器上的引脚相关联的场效应晶体管(FET)上提供偏置电路系统；
在功率被施加于与所述引脚相关联的芯片的情况下将所述引脚钳位在第一电压；以及
在未施加功率的情况下将所述引脚钳位在第二电压或第三电压中的一者。
18.如权利要求17所述的方法，其特征在于，进一步包括：检测功率是否被施加于所述芯片。
19.如权利要求18所述的方法，其特征在于，进一步包括：在功率未被施加于所述芯片的情况下断开所述偏置电路系统的两个开关以将所述引脚处的电压钳位在所述第一电压。
20.如权利要求18所述的方法，其特征在于，进一步包括：检测与所述引脚相关联的电阻。
21.如权利要求20所述的方法，其特征在于，进一步包括：基于所检测到的电阻来启用或禁用外部电压源。
22.如权利要求20所述的方法，其特征在于，进一步包括：基于所检测到的电阻来断开所述偏置电路系统中的两个开关中的一个开关。
23.如权利要求18所述的方法，其特征在于，将所述引脚钳位在所述第二电压或所述第三电压中的一者包括：钳位在内部电压或与外部电压源相关联的电平处。
24.如权利要求23所述的方法，其特征在于，将所述引脚钳位在所述第二电压或所述第三电压中的一者包括：断开两个开关中的第一开关而同时闭合所述两个开关中的第二开关以将所述引脚钳位在所述第二电压，以及断开所述两个开关中的所述第二开关而同时闭合所述两个开关中的所述第一开关以将所述引脚钳位在所述第三电压。
25.一种设备，包括：
通用串行总线(USB)插槽，其被配置成容纳USB电缆的连接器，所述USB插槽包括配置控制(CC)引脚；
第一场效应晶体管(FET)，其包括第一源极、第一漏极和第一栅极，所述第一源极耦合至所述CC引脚且所述第一漏极耦合至接地；
第一开关，其耦合至所述第一栅极并且将所述第一栅极选择性地耦合至内部电压源(Vaa)；以及
第二开关，其耦合至所述第一栅极并且将所述第一栅极选择性地耦合至外部电压源(Vconn)；并且
其中在第一操作模式中，所述第一开关和所述第二开关两者均断开且所述CC引脚被钳位在高于接地的第一Vgs，并且其中在第二操作模式中，所述第一开关和所述第二开关中只有一者断开且所述CC引脚被钳位在对应的第一电压或第二电压。
CN201780031628.XA 2016-05-26 2017-04-25 过压保护系统和方法 Pending CN109155630A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662341705P 2016-05-26 2016-05-26
US62/341,705 2016-05-26
US201762478784P 2017-03-30 2017-03-30
US62/478,784 2017-03-30
US15/494,934 US10431939B2 (en) 2016-05-26 2017-04-24 Over-voltage protection systems and methods
US15/494,934 2017-04-24
PCT/US2017/029419 WO2017204970A1 (en) 2016-05-26 2017-04-25 Over-voltage protection systems and methods

Publications (1)

Publication Number Publication Date
CN109155630A true CN109155630A (zh) 2019-01-04

Family

ID=58701859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780031628.XA Pending CN109155630A (zh) 2016-05-26 2017-04-25 过压保护系统和方法

Country Status (4)

Country Link
US (1) US10431939B2 (zh)
EP (1) EP3465914A1 (zh)
CN (1) CN109155630A (zh)
WO (1) WO2017204970A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110380721A (zh) * 2019-08-15 2019-10-25 珠海智融科技有限公司 一种USB Type-C的CC引脚电路
CN113595193A (zh) * 2021-08-04 2021-11-02 浙江地芯引力科技有限公司 一种通信协议认证装置及连接线
CN117013638A (zh) * 2023-06-12 2023-11-07 无锡力芯微电子股份有限公司 一种包含多级保护的耐高压死电池电路

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3070797A1 (fr) * 2017-09-01 2019-03-08 Stmicroelectronics (Rousset) Sas Circuit de protection contre les hautes tensions pour recepteur usb type c
CN108054541B (zh) * 2017-12-05 2020-09-29 捷开通讯(深圳)有限公司 转接装置、多设备检测系统及其检测方法
KR102521653B1 (ko) * 2017-12-13 2023-04-14 삼성전자주식회사 이물질 검출 회로 및 이를 포함하는 전자 장치
US10840624B2 (en) * 2018-02-07 2020-11-17 Samsung Electronics Co., Ltd. NGSFF and M.2 differentiation and mutual protection circuit
US10218129B1 (en) 2018-04-11 2019-02-26 Cypress Semiconductor Corporation Overvoltage protection for universal serial bus type-C (USB-C) connector systems
US10879686B2 (en) * 2018-04-12 2020-12-29 Cypress Semiconductor Corporation Overcurrent protection for universal serial bus Type-C (USB-C) connector systems
US10630028B2 (en) * 2018-04-12 2020-04-21 Cypress Semiconductor Corporation Reverse overcurrent protection for universal serial bus type-C (USB-C) connector systems
US10855069B2 (en) * 2018-04-17 2020-12-01 Texas Instruments Incorporated USB type-C/PD controller having integrated VBUS to CC short protection
US10317969B1 (en) * 2018-04-27 2019-06-11 Cypress Semiconductor Corporation Dynamic VCONN swapping in dual-powered type-C cable applications
US10381787B1 (en) * 2018-05-21 2019-08-13 Cypress Semiconductor Corporation Voltage protection for universal serial bus type-C (USB-C) connector systems
KR20200022219A (ko) 2018-08-22 2020-03-03 삼성전자주식회사 Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법
TWI692941B (zh) * 2019-05-23 2020-05-01 富創微電子有限公司 應用於c型通用串列匯流排連接器的過電壓保護電路
CN112083783B (zh) * 2019-06-13 2022-03-29 贸联国际股份有限公司 扩充装置及其充电管理方法
TWI737002B (zh) * 2019-10-08 2021-08-21 威鋒電子股份有限公司 Usb設備及其操作方法
US11372462B2 (en) 2020-03-24 2022-06-28 Hitachi Energy Switzerland Ag Protected power and data bus connection of peripheral device and host device
US11641100B2 (en) 2020-09-04 2023-05-02 Cypress Semiconductor Corporation Short circuit recovery in universal serial bus type-c power delivery (USB-C/PD) systems
CN116049067B (zh) * 2023-02-10 2023-08-15 芯动微电子科技(武汉)有限公司 一种死电池电路及通用串行总线Type-C设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906854A (zh) * 2003-12-31 2007-01-31 爱特梅尔股份有限公司 在上电或复位时将输入引脚自动箝位于预定电压的电路
US20070064358A1 (en) * 2005-09-22 2007-03-22 Kazuhiro Murata Switching power supply device, semiconductor device, and control method
US20120182662A1 (en) * 2011-01-14 2012-07-19 Himax Analogic, Inc. Inrush Current Protection Circuit
US20130321055A1 (en) * 2012-05-30 2013-12-05 Fairchild Semiconductor Corporation High voltage clamp circuit
CN104767091A (zh) * 2013-10-10 2015-07-08 诺基亚公司 在双排连接器中的通信控制引脚
US20150268688A1 (en) * 2014-03-24 2015-09-24 Nokia Corporation Pull-down circuitry for an apparatus
CN105305565A (zh) * 2015-11-26 2016-02-03 英特格灵芯片(天津)有限公司 一种充电保护及识别电路及待充电设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7809864B1 (en) 2007-12-03 2010-10-05 Xilinx, Inc. Method and apparatus for a hot-swappable input/output device with programmable over-voltage clamp protection
US8873213B2 (en) 2012-03-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage swing decomposition method and apparatus
US9219473B2 (en) * 2013-03-15 2015-12-22 International Business Machines Corporation Overvoltage protection circuit
JP6083878B2 (ja) 2014-04-09 2017-02-22 ノキア テクノロジーズ オーユー 電力供給の方向を決定する方法及び装置
US10003192B2 (en) * 2015-09-28 2018-06-19 Nxp B.V. Bus interfaces with unpowered termination
US9780783B1 (en) * 2016-03-31 2017-10-03 Intel Corporation Voltage tolerant termination presence detection

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906854A (zh) * 2003-12-31 2007-01-31 爱特梅尔股份有限公司 在上电或复位时将输入引脚自动箝位于预定电压的电路
US20070064358A1 (en) * 2005-09-22 2007-03-22 Kazuhiro Murata Switching power supply device, semiconductor device, and control method
US20120182662A1 (en) * 2011-01-14 2012-07-19 Himax Analogic, Inc. Inrush Current Protection Circuit
US20130321055A1 (en) * 2012-05-30 2013-12-05 Fairchild Semiconductor Corporation High voltage clamp circuit
CN104767091A (zh) * 2013-10-10 2015-07-08 诺基亚公司 在双排连接器中的通信控制引脚
US20150268688A1 (en) * 2014-03-24 2015-09-24 Nokia Corporation Pull-down circuitry for an apparatus
CN105305565A (zh) * 2015-11-26 2016-02-03 英特格灵芯片(天津)有限公司 一种充电保护及识别电路及待充电设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
V.A. VASHCHENKO等: ""Transient latchup in power analog circuits"", 《2011 INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM》 *
段炼红: ""基于USB的供电控制系统设计"", 《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110380721A (zh) * 2019-08-15 2019-10-25 珠海智融科技有限公司 一种USB Type-C的CC引脚电路
CN113595193A (zh) * 2021-08-04 2021-11-02 浙江地芯引力科技有限公司 一种通信协议认证装置及连接线
CN113595193B (zh) * 2021-08-04 2022-07-01 浙江地芯引力科技有限公司 一种通信协议认证装置及连接线
CN117013638A (zh) * 2023-06-12 2023-11-07 无锡力芯微电子股份有限公司 一种包含多级保护的耐高压死电池电路
CN117013638B (zh) * 2023-06-12 2024-02-06 无锡力芯微电子股份有限公司 一种包含多级保护的耐高压死电池电路

Also Published As

Publication number Publication date
US20170346240A1 (en) 2017-11-30
EP3465914A1 (en) 2019-04-10
WO2017204970A1 (en) 2017-11-30
US10431939B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
CN109155630A (zh) 过压保护系统和方法
US11650644B2 (en) Universal serial bus (USB) type-c and power delivery port with scalable power architecture
CN111033435B (zh) 用于端口管理的系统和方法
US8458375B2 (en) Portable electronic device having multifunctional audio port
JP6181329B1 (ja) リムーバブルメモリカードタイプ検出システムおよび方法
US8065539B2 (en) System and method for adjusting information handling system over current protection with a common power cable
TWI494863B (zh) 雙介面讀卡機模塊
US20100199112A1 (en) Information processing apparatus and power supply control method
CN105723352B (zh) 可移除式存储卡辨别系统和方法
CN110231861A (zh) 用于向电子设备提供功率的方法和装置
US10955888B2 (en) Universal serial bus device and method for dynamically defining a power source or sink status for downstream facing ports
CN104954145A (zh) 以太网供电方法、供电设备和以太网供电系统
US20100301674A1 (en) Control circuit and electronic device including the same
US9411771B2 (en) Server system for switching master and slave devices
TWI742582B (zh) 充電裝置及其方法
CN108681514A (zh) 设备检测方法、装置、存储介质及电子设备
US9401626B2 (en) Battery, power supply apparatus and electronic apparatus
US10193286B2 (en) Electronic device and control method thereof
CN110275852A (zh) 电子装置和热插保护电路
CN105573946B (zh) 通用串行总线接口复用的方法及装置
US9667254B2 (en) Electronic device assembly
CN104703096B (zh) 一种噪音消除方法及电子设备
TWI615704B (zh) 電子裝置與其控制方法
WO2019113936A1 (en) Port circuit, method for supplying power for electronic device via port circuit and electronic device
US20040039858A1 (en) Automatic status assignment logic circuit apparatus for bay devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190104