CN109150213A - 一种数字预失真系统 - Google Patents

Abstract

本发明属于无线通信技术领域，公开了一种数字预失真系统。该系统包括：延时单元、通道切换开关、预失真处理单元、DAC、PA、ADC、过失真补偿单元、自适应算法单元、表地址产生单元、以及补偿参数查询单元。延时单元、DAC、PA、ADC、过失真补偿单元以及自适应算法单元构成训练通道，训练预失真补偿参数。延时单元、预失真处理单元、表地址产生单元补偿参数查询单元、DAC、PA构成预失真通道，对数字基带输入信号进行预失真处理，经过预失真处理的信号进行DA转换后进行功率放大并输出。本发明能够改善数字预失真系统反馈链路失真的过补偿，在不增加硬件电路和成本的基础上提高射频功率放大器效率及数字预失真系统指标。

Description

一种数字预失真系统

技术领域

本发明涉及无线通信技术领域，尤其涉及一种数字预失真系统，具体来说，是一种改善反馈链路失真过补偿的数字预失真系统，适用于提高数字预失真系统指标。

背景技术

功率放大器，简称功放，是无线通信系统的重要组成模块。根据无线通信系统的调制方式不同，可以将无线通信系统分为恒包络调制系统和非恒包络调制系统。其中，非恒包络调制方式得到的包络是变化的，包络中携带需要传递的信号，因此在此种系统中应用的功率放大器必须有较高的线性度，以保证信号在传递过程中，不会因为功率放大器的非线性而丢失。

现有的提高功率放大器线性度的技术中重要的一种技术即是数字预失真技术。所谓数字预失真技术，即在数字域产生预失真信号，在输入放大器前将预失真信号叠加到原信号上，从而达到对功放失真进行补偿的目的。目前，一种常用的数字预失真系统是基于查找表的数字预失真系统，该种系统的结构如图1所示。参见图1，基于查找表的数字预失真系统包括延时单元、预失真处理单元、数字模拟转换器(英文名称：Digital to AnalogConverter，英文缩写：DAC)、功率放大器(英文名称：Power Amplifier，英文缩写：PA)、数字模拟转换器(英文名称：Analog to Digital Converter，英文缩写：ADC)、自适应算法单元、表地址产生单元、以及补偿参数查询单元。在实际搭建上述数字预失真系统时，常常会用到许多非线性器件，如晶体管、电感、电容等非线性元件。此外，系统中的ADC将模拟信号转换成数字信号时，也会引入非线性特性，再加上ADC本身的附加非线性源(如采样电容器、比较器、放大器等)，均会使反馈链路较前向链路引入更大的非线性失真。其中，影响最大的就是ADC引入的量化误差失真。而对于一般的数字预失真系统而言，反馈链路引入的量化误差失真不仅无法通过预失真算法予以补偿，反而会在提取查找表时引入不需要的反馈链路过补偿，从而使得数字预失真系统的预失真效果变差。

对此，现有的解决方法为单独针对反馈链路失真引入线性电路，进行失真估算，进而补偿输出。该方法由于需要专门引入线性电路，因此会增加硬件电路开销，使得成本升高。

发明内容

有鉴于此，本发明提供一种数字预失真系统，能够改善反馈链路量化误差失真引起的过补偿，提高数字预失真系统的预失真效果，且无需增加额外的硬件资源。

为达到上述目的，本发明采用如下技术方案：

提供一种数字预失真系统，系统包括：延时单元、通道切换开关、预失真处理单元、DAC、PA、ADC、过失真补偿单元、自适应算法单元、表地址产生单元、以及补偿参数查询单元；

其中，延时单元的输入端输入数字基带信号，输出端接至通道切换开关的输入端；通道切换开关的一输出端接至DAC的输入端，另一输出端接至预失真处理单元的数据输入端；预失真处理单元的输出端接至DAC的输入端；DAC的输出端接至PA的输入端；PA的输出端输出放大后的模拟信号，同时所述PA的输出通过反馈耦合至ADC的输入端以及过失真补偿单元的模拟信号输入端；ADC的输出端接至过失真补偿单元的数字信号输入端；过失真补偿单元的输出端接至自适应算法单元的数据输入端，自适应算法单元的基带信号输入端输入数字基带信号，自适应算法单元的输出端接至补偿参数查询单元的更新参数输入端；表地址产生单元的输入端输入数字基带信号，输出端接至补偿参数查询单元的表地址输入端；补偿参数查询单元的输出端接至预失真处理单元的补偿参数输入端；

延时单元、DAC、PA、ADC、过失真补偿单元以及自适应算法单元构成训练通道，训练通道用于训练预失真补偿参数，并根据预失真补偿参数更新查找表；

延时单元、预失真处理单元、表地址产生单元、补偿参数查询单元、DAC以及PA构成预失真通道，预失真通道用于对数字基带输入信号进行预失真处理，并对经过预失真处理的信号进行AD转换后，进行功率放大并输出。

基于本发明提供的数字预失真系统，由延时单元、DAC、PA、ADC、过失真补偿单元以及自适应算法单元构成训练通道，延时单元、预失真处理单元、表地址产生单元、补偿参数查询单元、DAC以及PA构成预失真通道，并通过训练通道训练得到预失真补偿参数。如此一来，当数字基带输入信号进入本发明提供的数字预失真系统后，预失真通道即可根据训练通道训练得到的预失真补偿参数对数字基带输入信号进行预失真处理，并在预失真处理之后进行功率放大并输出。由于训练通道中的过失真补偿单元能够消除ADC的量化误差失真，因此，相比于现有的数字预失真系统，本发明提供的数字预失真系统能够大大降低反馈链路引入的过补偿，具有更好的预失真效果。同时，本发明提供的数字预失真系统中，在现有的硬件系统上借助软件即可实现过失真补偿单元的功能，因此无需增加额外的硬件电路。

即，本发明提供的数字预失真系统在不增加硬件电路以降低成本的情况下，能够改善反馈链路量化误差失真引起的过补偿，提高数字预失真系统的预失真效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的数字预失真系统的组成示意图；

图2为本发明实施例提供的一种数字预失真系统的组成示意图一；

图3为本发明实施例提供的一种数字预失真系统的组成示意图二。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2所示为本发明实施例提供的一种数字预失真系统的组成示意图一。

参见图2，本发明实施例提供的数字预失真系统包括延时单元101、通道切换开关102、预失真处理单元103、DAC 104、PA 105、ADC 106、过失真补偿单元107、自适应算法单元108、表地址产生单元109、以及补偿参数查询单元110。

其中，延时单元101的输入端输入数字基带信号，输出端接至通道切换开关102的输入端；通道切换开关102的一输出端接至DAC 104的输入端，另一输出端接至预失真处理单元103的数据输入端；预失真处理单元103的输出端接至DAC 104的输入端；DAC 104的输出端接至PA 105的输入端；PA 105的输出端输出放大后的模拟信号，同时PA的输出通过反馈耦合至ADC 106的输入端以及过失真补偿单元107的模拟信号输入端；ADC 106的输出端接至过失真补偿单元107的数字信号输入端；过失真补偿单元107的输出端接至自适应算法单元108的数据输入端，自适应算法单元108的基带信号输入端输入数字基带信号，自适应算法单元108的输出端接至补偿参数查询单元110的更新参数输入端；表地址产生单元109的输入端输入数字基带信号，输出端接至补偿参数查询单元110的表地址输入端；补偿参数查询单元110的输出端接至预失真处理单元103的补偿参数输入端。

其中，延时单元101、DAC 104、PA 105、ADC 106、过失真补偿单元107以及自适应算法单元108构成训练通道，训练通道用于训练预失真补偿参数，并根据预失真补偿参数更新查找表。

延时单元101、预失真处理单元103、表地址产生单元109、补偿参数查询单元110、DAC 104以及PA 105构成预失真通道，预失真通道用于对数字基带输入信号进行预失真处理，并对经过预失真处理的信号进行DA转换后，进行功率放大并输出。

进一步的，本发明实施例提供的数字预失真系统中，构成训练通道的各单元的作用如下：

延时单元101，用于对数字训练信号进行延迟处理，补偿确定预失真补偿参数过程的时间延迟。

DAC 104，用于对延时处理后的数字训练信号进行数字/模拟转换，得到相应的模拟信号，并输出至PA 105。

PA 105，用于对模拟信号进行功率放大后，将输出反馈耦合至ADC106和过失真补偿单元107。

ADC 106，用于对放大后的模拟信号进行模拟/数字A/D转换，得到对应的数字信号，并输出至过失真补偿单元107；

过失真补偿单元107，根据PA105输出的模拟信号，消除ADC 106输出的数字信号中的量化误差失真，并输出消除量化误差失真后的数字信号至自适应算法单元108。

自适应算法单元108，用于根据输入的数字训练信号以及ADC 106输出的数字信号，利用自适应算法进行计算，得到对应的预失真补偿参数，利用预失真补偿参数更新查找表。

其中，需要说明的是，所述的数字训练信号是指训练预失真补偿参数时输入的数字基带输入信号。容易理解，在训练时需要设置多种(功率/幅度)不同的数字基带信号作为数字训练信号，以满足对不同数字基带输入信号的预失真处理需求。具体如何设置属于现有技术，可查询相关技术资料，本发明实施例对此不作详述。

此外，本领域技术人员可以理解，自适应算法单元108可利用现有的自适应算法进行计算，如最小均方算法(英文名称：least-mean-square，英文缩写：LMS)、分块LMS算法，DCT-LMS算法、归一化LMS算法，子带自适应LMS算法、SVSLMS算法等等，本发明实施例对此不作具体限定。

本领域技术人员容易理解，在训练通道中，延时单元101的作用在于补偿训练预失真补偿参数这一过程的时间延迟。

进一步的，如图3所示，本发明实施例提供的过失真补偿单元具体可以包括本振频率确定模块1071、直接数字式频率合成器(英文名称：Direct Digital Synthesizer，英文缩写：DDS)1072、第一混频器1073、延时器1074、加法器1075、第二混频器1076以及低通滤波器1077。

其中，本振频率确定模块的1071输入端为过失真补偿单元107的模拟信号输入端，第一混频器1073的一信号输入端为过失真补偿单元的107数字信号输入端，低通滤波器1077的输出端为过失真补偿单元107的输出端。

本振频率确定模块1071的输出端接至DDS 1072的输入端，DDS 1072的输出端分别接至第一混频器1073的另一信号输入端以及第二混频信号1076的一信号输入端；第一混频器1073的输出端接至所述延时器1074的输入端，延时器1074的输出端接至所述加法器1075的输入端，加法器1075的输出端接至第二混频器1076的另一信号输入端；第二混频器1076的输出端接至低通滤波器1077的输入端。

其中，本振频率确定模块1071，用于根据PA输出的模拟信号的频率，确定对应的本振频率，确定本振频率对应的频率控制字，并将本振频率对应的频率控制字输出至DDS1072；

DDS 1072，用于根据本振频率对应的频率控制字产生对应的本振信号，并将本振信号分别输出至第一混频器1073和第二混频器1076；

第一混频器1073，用于对本振信号和ADC 106输出的数字信号进行混频，得到第一混频信号，并将第一混频信号输出至延时器1074；

延时器1074，用于对第一混频信号进行处理，以得到第一混频信号各周期内的数据，并输出至加法器1075；

加法器1075，用于将第一混频信号各周期内的数据对应相加并求平均，得到对应的数字信号，并输出至第二混频器1076；

第二混频器1076，用于对本振信号和加法器1075输出的数字信号进行混频，得到第二混频信号，并将第二混频信号输出至低通滤波器1077；

低通滤波器1077，用于对第二混频信号进行低通滤波，以滤除数字信号经过两次混频后产生的镜像频率，从而得到消除量化误差后的数字信号，并输出至自适应算法单元108。

在本发明实施例提供的上述数字预失真系统中，本振频率确定模块1071、DDS1072、第一混频器1073、延时器1074、加法器1075、第二混频器1076和低通滤波器1077构成过失真补偿单元107，本振频率确定模块1071根据PA105输出的模拟信号确定本振信号的频率及频率控制字并将该频率控制字输出至DDS 1072，DDS 1072根据该频率控制字产生本振信号，第一混频器1073将本振信号和ADC106输出的数字信号进行混频产生第一混频信号，该信号经过延时器1074后，加法器1075将第一混频信号各周期内的数据对应相加求平均，并输出至第二混频器1076，第二混频器1076将本振信号和加法器1075输出的数字信号进行混频，再经过低通滤波器1077后输出至自适应算法单元108。通过上述处理即可消除ADC106的量化误差失真，其理论依据如下：

在小输入信号的情况下，由于非线性的作用输出波形已经发生严重畸变，可以采用加入“抖动”噪声的办法，在信号输入端加入小幅度“抖动”噪声，来接近于线性响应。这是由于，当输入信号的幅度小于1LSB时，由于ADC的分辨率有限，输出码字只能为0或1，呈现方波性变化。而当输入正弦波加入一个均值为0幅度为-0.5LSB～0.5LSB均匀分布的小幅度“抖动”噪声时，小幅度“抖动”噪声把原本方波输出的信号变为宽度调制的波形，输出的宽度调制的波形里包含了原始输入信号的信息，根据这些信息，对其进行叠加操作后再进行平均即可恢复出原始输入信号。即，将采样点信号与“抖动”噪声相加，多次对结果进行量化，对每一次的量化结果相加，最后求平均，可以分辨出1LSB以下的输入信号。从另一个角度来讲，“抖动”噪声和叠加平均技术实际上提高了ADC的分辨率，使低于1LSB的信号也能分辨出来，也就使ADC的有效位数增加了。

下面从误差累积的角度进一步分析小幅度“抖动”噪声减小量化误差，提高ADC分辨率的原理：

假设小幅度“抖动”噪声信号为一个在1LSB内均匀分布的随机信号，则这个小幅“抖动”噪声信号的误差期望值可以由式(1)表示。

式中，E(n)表示随机小幅度“抖动”噪声信号误差期望，P(n)表示小幅度“抖动”噪声概率密度，e(n)表示误差传递函数。

当小幅度“抖动”噪声信号n叠加到输入信号s中时，式(1)可以改写为式(2)来表示输入信号为s时误差的期望值：

式中，e(n+s)表示加入小幅度“抖动”噪声信号n的输入信号s的量化误差。式(2)可以看作误差函数e(n)与概率密度函数的卷积。因此，对于幅度为1LSB的小幅度“抖动”噪声信号，经过长时间的积累后，误差函数即会变为0。

优选的，在图3所示的一种数字预失真系统中，本振频率确定模块1071具体用于：

确定本振频率f_LO和本振频率对应的频率控制字FCW_LO；

根据PA 105输出的模拟信号的频率f_in，确定频率f_in对应的频率控制字FCW_in，并根据频率控制字FCW_in从预设的三个采样点倍数挡位N_L、N_M和N_H中选择采样点倍数N；

根据所选的采样点倍数N计算得到本振频率确定本振频率f_LO对应的频率控制字FCW_LO，并将本振频率对应的频率控制字FCW_LO输出至DDS。

其中，根据频率控制字FCW_in从预设的三个采样点倍数档位N_L、N_M和N_H中选择采样点倍数N，具体包括：当频率控制字FCW_in小于预设的低档位采样点倍数N_L时，选择低档位采样点倍数N_L作为采样点倍数N，即N＝N_L；当频率控制字FCW_in大于预设的低档位采样点倍数N_L且小于预设的中档位采样点倍数N_M时，选择中档位采样点倍数N_M作为采样点倍数N，即N＝N_M；当频率控制字FCW_in大于预设的中档位采样点倍数N_M且小于预设的高档位采样点倍数N_H时，选择高档位采样点倍数N_H作为采样点倍数N，即N＝N_H。

其中，N_L＜N_M＜N_H，f_s表示ADC的采样频率。

进一步的，在图2和图3所示的数字预失真系统中，构成预失真通道的各单元的作用分别如下：

延时单元101，用于对输入的数字基带输入信号进行延时处理，并将延时处理后的数字基带输入信号输出至所述预失真处理单元103；

表地址产生单元109，用于计算数字基带输入信号对应的地址量，一般为幅度或者功率，然后将地址量输出至所述补偿参数查询单元110；

补偿参数查询单元110，用于以所述地址量为索引，根据地址量查询查找表得到数字基带输入信号对应的预失真对应的补偿参数，并输出至预失真处理单元103；

预失真处理单元103，用于根据补偿参数查询单元输出的预失真补偿参数，对延时处理后的数字基带输入信号进行预失真处理，输出经预过失真处理的数字信号至DAC 104；

DAC 104，用于将经预失真处理的数字信号转换为对应的模拟信号，并输出至PA105；

PA 105，用于对DAC 104输出的模拟信号进行功率放大，并输出。

其中，需要说明的是，所述的地址量是指在预失真通道中，表地址产生单元通过计算数字基带输入信号的相关参数得到的一个参数。通常，可采用数字基带输入信号的功率或幅度作为地址量。

本领域技术人员容易理解，在预失真通道中，延时单元的作用在于补偿确定预失真补偿参数这一过程的时间延迟。

基于本发明实施例提供的数字预失真系统，由延时单元101、DAC104、PA 105、ADC106、过失真补偿单元107以及自适应算法单元108构成训练通道，延时单元101、预失真处理单元103、表地址产生单元106、补偿参数查询单元110、DAC 104以及PA 105构成预失真通道，并通过训练通道训练得到预失真补偿参数。如此一来，当数字基带输入信号进入本发明提供的数字预失真系统后，预失真通道即可根据训练通道训练得到的预失真补偿参数对数字基带输入信号进行预失真处理，并在预失真处理之后进行功率放大并输出。由于训练通道中的过失真补偿单元能够消除ADC 106的量化误差失真，因此，相比于现有的数字预失真系统，本发明实施例提供的数字预失真系统能够大大降低反馈链路引入的过补偿，具有更好的预失真效果。同时，本发明实施例提供的数字预失真系统中，在现有的硬件系统上借助软件即可实现过失真补偿单元的功能，因此无需增加额外的硬件电路。

即，本发明实施例提供的数字预失真系统在不增加硬件电路以降低成本的情况下，能够改善反馈链路量化误差失真引起的过补偿，提高数字预失真系统的预失真效果。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (5)

1.一种数字预失真系统，其特征在于，所述系统包括：延时单元、通道切换开关、预失真处理单元、数字模拟转换器DAC、功率放大器PA、数字模拟转换器ADC、过失真补偿单元、自适应算法单元、表地址产生单元、以及补偿参数查询单元；

其中，所述延时单元的输入端输入数字基带信号，输出端接至通道切换开关的输入端；所述通道切换开关的一输出端接至所述DAC的输入端，另一输出端接至所述预失真处理单元的数据输入端；所述预失真处理单元的输出端接至所述DAC的输入端；所述DAC的输出端接至所述PA的输入端；所述PA的输出端输出放大后的模拟信号，同时所述PA的输出通过反馈耦合至所述ADC的输入端以及所述过失真补偿单元的模拟信号输入端；所述ADC的输出端接至所述过失真补偿单元的数字信号输入端；所述过失真补偿单元的输出端接至所述自适应算法单元的数据输入端，所述自适应算法单元的基带信号输入端输入数字基带信号，所述自适应算法单元的输出端接至所述补偿参数查询单元的更新参数输入端；所述表地址产生单元的输入端输入数字基带信号，输出端接至所述补偿参数查询单元的表地址输入端；所述补偿参数查询单元的输出端接至所述预失真处理单元的补偿参数输入端；

所述延时单元、所述DAC、所述PA、所述ADC、所述过失真补偿单元以及所述自适应算法单元构成训练通道，所述训练通道用于训练预失真补偿参数，并根据预失真补偿参数更新查找表；

所述延时单元、所述预失真处理单元、所述表地址产生单元、补偿参数查询单元、所述DAC以及所述PA构成预失真通道，所述预失真通道用于对数字基带输入信号进行预失真处理，并对经过预失真处理的信号进行DA转换后，进行功率放大并输出。

2.根据权利要求1所述的系统，其特征在于，在所述训练通道中：

所述延时单元，用于对数字训练信号进行延时处理，并将延时处理后的数字训练信号输出至所述DAC；

所述DAC，用于对所述延时处理后的数字训练信号进行数字/模拟D/A转换，得到对应的模拟信号，并输出至所述PA；

所述PA，用于对所述模拟信号进行功率放大后，将输出反馈耦合至所述ADC和所述过失真补偿单元；

所述ADC，用于对所述放大后的模拟信号进行模拟/数字A/D转换，得到对应的数字信号，并输出至所述过失真补偿单元；

所述过失真补偿单元，用于根据所述PA输出的模拟信号，消除所述ADC输出的数字信号中的量化误差失真，并输出消除量化误差失真后的数字信号至所述自适应算法单元；

所述自适应算法单元，用于根据输入的数字训练信号以及所述ADC输出的数字信号，利用自适应算法进行计算，得到对应的预失真补偿参数，利用所述预失真补偿参数更新查找表。

3.根据权利要求2所述的方法，其特征在于，所述过失真补偿单元包括：本振频率确定模块、直接数字式频率合成器DDS、第一混频器、延时器、加法器、第二混频器以及低通滤波器；

其中，所述本振频率确定模块的输入端为所述过失真补偿单元的模拟信号输入端，所述第一混频器的一信号输入端为所述过失真补偿单元的数字信号输入端，所述低通滤波器的输出端为所述过失真补偿单元的输出端；

所述本振频率确定模块的输出端接至所述DDS的输入端，所述DDS的输出端分别接至所述第一混频器的另一信号输入端以及所述第二混频信号的一信号输入端；所述第一混频器的输出端接至所述延时器的输入端，所述延时器的输出端接至所述加法器的输入端，所述加法器的输出端接至所述第二混频器的另一信号输入端；所述第二混频器的输出端接至所述低通滤波器的输入端；

所述本振频率确定模块，用于根据所述PA输出的模拟信号的频率，确定对应的本振频率，进而确定所述本振频率对应的频率控制字，并将所述本振频率对应的频率控制字输出至所述DDS；

所述DDS，用于根据所述本振频率对应的频率控制字产生对应的本振信号，并将所述本振信号分别输出至所述第一混频器和所述第二混频器；

所述第一混频器，用于对所述本振信号和所述ADC输出的数字信号进行混频，得到第一混频信号，并将所述第一混频信号输出至所述延时器；

所述延时器，用于对所述第一混频信号进行延时处理，以得到所述第一混频信号各周期内的数据，并输出至加法器；

所述加法器，用于将所述第一混频信号各周期内的数据对应相加并求平均，得到对应的数字信号，并输出至所述第二混频器；

所述第二混频器，用于对所述本振信号和所述加法器输出的数字信号进行混频，得到第二混频信号，并将所述第二混频信号输出至所述低通滤波器；

所述低通滤波器，用于对所述第二混频信号进行低通滤波，以滤除数字信号通过所述DDS时产生的镜像频率，从而得到消除量化误差后的数字信号，并输出至所述自适应算法单元。

4.根据权利要求3所述的系统，其特征在于，所述本振频率确定模块具体用于：

根据所述PA输出的模拟信号的频率f_in，确定所述频率f_in对应的频率控制字FCW_in，并根据所述频率控制字FCW_in从预设的三个采样点倍数挡位N_L、N_M和N_H中选择采样点倍数N；根据所选的采样点倍数N计算得到本振频率确定所述本振频率f_LO对应的频率控制字FCW_LO，并将所述本振频率对应的频率控制字FCW_LO输出至所述DDS；

其中，所述根据所述频率控制字FCW_in从预设的三个采样点倍数档位N_L、N_M和N_H中选择采样点倍数N，包括：

当所述频率控制字FCW_in小于预设的低档位采样点倍数N_L时，选择低档位采样点倍数N_L作为采样点倍数N，即N＝N_L；

当所述频率控制字FCW_in大于预设的低档位采样点倍数N_L且小于预设的中档位采样点倍数N_M时，选择中档位采样点倍数N_M作为采样点倍数N，即N＝N_M；

当所述频率控制字FCW_in大于预设的中档位采样点倍数N_M且小于预设的高档位采样点倍数N_H时，选择高档位采样点倍数N_H作为采样点倍数N，即N＝N_H；N_L＜N_M＜N_H，f_s表示ADC的采样频率。

5.根据权利要求1-4任一项所述的系统，其特征在于，在所述预失真通道中：

所述延时单元，用于对输入的数字基带输入信号进行延时处理，并将延时处理后的数字基带输入信号输出至所述预失真处理单元；

所述表地址产生单元，用于计算所述数字基带输入信号对应的地址量，并将所述地址量输出至所述补偿参数查询单元；

所述补偿参数查询单元，用于以所述地址量为索引，查询查找表，得到所述数字基带输入信号对应的预失真补偿参数，并输出至所述预失真处理单元；

所述预失真处理单元，用于根据所述补偿参数查询单元输出的预失真补偿参数，对所述延时处理后的数字基带输入信号进行预失真处理，输出经预过失真处理的数字信号至所述DAC；

所述DAC，用于将所述经预失真处理的数字信号转换为对应的模拟信号，并输出至所述PA；

所述PA，用于对所述DAC输出的模拟信号进行功率放大，并输出。