CN109150198A - 一种极化码的交织处理方法及装置 - Google Patents

一种极化码的交织处理方法及装置 Download PDF

Info

Publication number
CN109150198A
CN109150198A CN201710457819.4A CN201710457819A CN109150198A CN 109150198 A CN109150198 A CN 109150198A CN 201710457819 A CN201710457819 A CN 201710457819A CN 109150198 A CN109150198 A CN 109150198A
Authority
CN
China
Prior art keywords
matrix
interleaver matrix
dimension
value
interleaver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710457819.4A
Other languages
English (en)
Other versions
CN109150198B (zh
Inventor
王桂杰
李榕
王俊
张公正
张华滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710457819.4A priority Critical patent/CN109150198B/zh
Priority to EP18817478.3A priority patent/EP3605900A4/en
Priority to PCT/CN2018/090880 priority patent/WO2018228391A1/zh
Publication of CN109150198A publication Critical patent/CN109150198A/zh
Priority to US16/704,859 priority patent/US11277154B2/en
Application granted granted Critical
Publication of CN109150198B publication Critical patent/CN109150198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2717—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions the interleaver involves 3 or more directions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请公开了一种极化码的交织处理方法及装置，用以解决现有技术中存在的当码长较长时，读取随机交织后的序列的实现过程比较复杂的问题。该方法包括：根据极化Polar码目标码长M确定交织矩阵；根据所述交织矩阵对Polar码编码后的编码比特进行交织处理以生成交织比特。

Description

一种极化码的交织处理方法及装置
技术领域
本申请涉及无线通信技术领域，尤其涉及一种极化码的交织处理方法及装置。
背景技术
随着第五代移动通信技术(5-Generation，5G)的发展，Arikan基于信道极化提出的极化码(Polar Codes)被选作信道编码方式，Polar码在编译码方面具有较低的计算复杂度。
在数字通信中经常使用信道编码来提高数据传输的可靠性，在信道编码加入了交织模块，可以进一步提高抗干扰性能。具体的，在许多同时出现随机错误和突发错误的复合信道上，如短波、对流层散射等信道中，发生一个错误时，波及后面一串数据，导致突发误码超过纠错码的纠错能力，使纠错能力下降，为了提高系统的抗干扰性，首先把突发错误离散成随机错误，然后再去纠随机错误。在实际应用中，Polar码在发送端进行交织操作，在接收端进行解交织的操作，交织的作用是将原始数据序列打乱，使得交织前后数据序列的相关性减弱，降低数据突发错误的影响，提高抗干扰性能，现有技术提供了随机交织方式，随机交织方式在离线计算交织序列时，需要记录置换序列，来供交织和解交织使用，当码长较长时，读取随机交织后的序列的实现过程比较复杂。
发明内容
本申请实施例提供了一种极化码的交织处理方法及装置，用于解决现有技术中存在的，当码长较长时，读取随机交织后的序列的实现过程比较复杂的问题。
第一方面，本申请提供了一种极化码的交织处理方法，包括：根据极化Polar码目标码长M确定交织矩阵；根据所述交织矩阵对Polar码编码后的编码比特进行交织处理以生成交织比特。
通过上述方法，利用根据Polar码目标码长M确定出的交织矩阵，对Polar码编码后的编码比特进行交织处理，读取随机交织后的序列的实现过程简单。
在一种可能的设计中，所述交织矩阵基于n个单元矩阵确定，所述n基于所述目标码长M确定。
通过上述方法，确定出交织矩阵的实现方法简单。
在一种可能的设计中，所述交织矩阵基于对n个单元矩阵按照设定算法处理之后进行转置处理来确定，所述n基于所述目标码长M确定。
通过上述方法，确定出简单且与对n个单元矩阵按照设定算法处理得到的交织矩阵不同的交织矩阵。
在一种可能的设计中，所述交织矩阵基于对初始交织矩阵进行双矩阵叠加来确定。
通过上述方法，确定出相对于初始交织矩阵较复杂的交织矩阵，进一步提高了抗干扰性能。
在一种可能的设计中，所述交织矩阵基于对初始交织矩阵进行列比特逆序或行比特逆序来确定。
通过上述方法，确定出相对于初始交织矩阵较复杂的交织矩阵，进一步提高了抗干扰性能。
在一种可能的设计中，所述初始交织矩阵基于n个单元矩阵确定，或者所述初始交织矩阵基于对n个单元矩阵按照设定算法处理之后的矩阵进行转置处理来确定，所述n基于所述目标码长M确定。
在一种可能的设计中，所述交织矩阵的维数根据公式确定，包括：
确定出符合的最大N值作为维数P1；确定出所述N＝P1时的版本值，确定出余数的值；将所述余数除以2之后取整数，将所述整数作为新的M，确定出符合新的的最大N值作为维数P2；根据上述两个步骤依次确定出至少一个新的维数Pi，至所述余数为1、2或3，终止计算所述Pi，其中，所述余数为1、2或3之前的维数Pi＝Pn；确定出所述P1，P2至Pn的和值；当所述余数为1时，所述交织矩阵的维数等于所述和值加1，当所述余数为2或3时，将所述和值加2，或者将所述和值调整为与所述和值相邻的素数，其中，所述素数大于所述和值。
在一种可能的设计中，当所述单元矩阵为时，n等于log2(N)，在预先存储的M与交织矩阵维数的映射表中，确定出所述M所对应的交织矩阵的维数。
第二方面，本申请提供了一种交织处理装置，该交织处理装置具有实现上述第一方面方法示例中交织处理装置行为的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或所述软件包括一个或多个与上述功能相对应的模块。
在一个可能的设计中，所述交织处理装置的结构中包括确定单元和处理单元，这些单元可以执行上述方法示例中相应功能，具体参见方法示例中的详细描述，此处不做赘述。
第三方面，本申请提供了一种通信装置，包括：存储器，用于存储程序；处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述处理器用于执行如第一方面或上述第一方面的任意一种设计提供的方法。
本申请的又一方面提了供一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本申请的又一方面提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本申请的又一方面提供了一种计算机程序，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
附图说明
图1为本申请实施例提供的一种极化码的交织处理方法流程图；
图2为本申请实施例提供的一种交织矩阵示意图；
图3为本申请实施例提供的另一种交织矩阵示意图；
图4为本申请实施例提供的再一种交织矩阵示意图；
图5为本申请实施例提供的一种交织矩阵示意图；
图6为本申请实施例提供的一种交织矩阵示意图；
图7为本申请实施例提供的一种交织矩阵示意图；
图8为本申请实施例提供的一种交织矩阵示意图；
图9为本申请实施例提供的一种交织矩阵示意图；
图10为本申请实施例提供的一种交织矩阵示意图；
图11为本申请实施例提供的一种交织矩阵示意图；
图12为本申请实施例提供的一种交织矩阵示意图；
图13为本申请实施例提供的一种装置示意图；
图14为本申请实施例提供的一种通信装置的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
本申请提供一种极化码的交织处理方法及装置，用以解决现有技术中存在的当码长较长时，所需的存储资源较大的问题。其中，方法和装置是基于同一发明构思的，由于方法及装置解决问题的原理相似，因此装置与方法的实施可以相互参见，重复之处不再赘述。
本申请实施例适用于在信道编解码过程中，通过交织器的交织矩阵对编码后的Polar码进行交织处理，当出现突发错误时，将突发错误离散成随机错误，再去纠随机错误，提高修通的抗干扰性能，且相比于现有技术读取随机交织后的序列的实现过程简单。
本申请实施例中，根据极化Polar码目标码长M确定交织矩阵；根据所述交织矩阵对Polar码编码后的编码比特进行交织处理以生成交织比特。利用根据Polar码目标码长M确定出的交织矩阵，对Polar码编码后的编码比特进行交织处理，读取随机交织后的序列的实现过程简单。
下面结合附图对本申请提供的极化码的交织处理方法进行具体说明。
参见图1，为本申请提供的一种极化码的交织处理方法流程图。该方法包括：
S101，根据极化Polar码目标码长M确定交织矩阵。
具体的，交织矩阵基于n个单元矩阵确定，所述n基于所述目标码长M确定。
举例说明：当所述单元矩阵为M＝2n，M＝N时，n等于log2(N)，此时，对n个单元矩阵按照设定算法进行计算，其中，所述设定算法可以为克罗内克乘积，T所述本申请实施例中所述设定算法还可以为Tracy-Singh积、Khatri-Rao积确定出交织矩阵如图2所示，为n＝3时交织矩阵G，对于交织矩阵G中1的位置，用来存放数据，0的位置不存放数据。或者，对所述交织矩阵进行转置，确定出新的交织矩阵如图3所示，为n＝3时交织矩阵G'，对于交织矩阵G'中1的位置，用来存放数据，0的位置不存放数据，如图4所示，G'的读取方式为行进列出。
S102，根据所述交织矩阵对Polar码编码后的编码比特进行交织处理以生成交织比特。
在一种可能的实现方式中，所述交织矩阵的维数也可以通过下面两种方式确定。
方式一、当所述单元矩阵为时，n等于log2(N)，交织矩阵的维数为满足公式M≥3log2(N)的N的最小值。
方式二、当所述单元矩阵为时，n等于log2(N)，确定出符合的最大N值作为维数P1；确定出所述N＝P1时的版本值，确定出余数的值；将所述余数除以2之后取整数，将所述整数作为新的M，确定出符合新的的最大N值作为维数P2；根据上述两个步骤依次确定出至少一个新的维数Pi，至所述余数为1、2或3，终止计算所述Pi，其中，所述余数为1、2或3之前的维数Pi＝Pn；确定出所述P1，P2至Pn的和值；当所述余数为1时，所述交织矩阵的维数等于所述和值加1，当所述余数为2或3时，将所述和值加2，或者将所述和值调整为与所述和值相邻的素数，其中，所述素数大于所述和值。
根据方式二举出一个具体实施例为，缩小交织矩阵GN的维数，采用的递归方法的简单计算示例如下：当M＝180时，因为34＝81＜M＜35＝243，因此，P1＝24＝16，余数Res1＝M-81＝99，[99/2]＝50，因为33＝27＜M＜34＝81，因此，P2＝23＝8，余数Res2＝50-27＝23,[23/2]＝12，因为32＝9＜M＜33＝27，因此，P3＝22＝4，余数Res3＝12-9＝3，余数为3，因此，P4＝2，最终所需交织矩阵GN的维数N＝P1+P2+P3+P4＝30。
方式三、当所述单元矩阵为时，n等于log2(N)，在预先存储的M与交织矩阵维数的映射表中，确定出所述M所对应的交织矩阵的维数。
根据方式三举出一个具体实施例为，在URLLC场景下，可以根据下表1确定不同码长下对应的交织矩阵的最小维数，其中所述价值矩阵的最小维数为所述交织矩阵的维数的最小值，以及对应的交织矩阵中1的个数，所述表1中的码长为交织处理过程中的常用码长。
表1
K+27bitCRC 47 47 47 67 67 67 127 127 127 227 227 227 427 427 427 627 627 627 827 827 827 1027 1027 1027
R码率 1/3 1/6 1/12 1/3 1/6 1/12 1/3 1/6 1/12 1/3 1/6 1/12 1/3 1/6 1/12 1/3 1/6 1/12 1/3 1/6 1/12 1/3 1/6 1/12
M 141 282 564 201 402 804 381 762 1524 681 1362 2724 1281 2562 5124 1881 3762 7524 2481 4962 9924 3081 6162 12324
交织矩阵最小维数 26 40 60 31 48 76 48 71 112 64 107 166 103 158 239 124 202 312 154 236 375 181 254 430
交织矩阵中1的个数 147 297 585 211 405 819 405 767 1539 729 1363 2733 1291 2577 5137 1899 3777 7587 2481 4977 9943 3085 6177 12363
在一种可能的实现方式中，所述交织矩阵的写入和读取的顺序本发明不做限定，可以为上述图4中所述的行进列出形式或者行进行出形式，也可以为图5所示的列进行出的形式或者列进列出，还可以是图6所示的列进斜出的形式或者行进斜出的形式，所述图5、图6为写入数据后的图2所示的矩阵。
在一种可能的实现方式中，所述交织矩阵基于对初始交织矩阵进行双矩阵叠加来确定。
举例说明：所述初始交织矩阵为图3所示时，写入数据后的交织矩阵为图4所示初始矩阵的双矩阵叠加，如图7所示，图7所示交织矩阵的写入读取方式为行进列出，也可以采用其它的写入读取方式，本申请实施例对其不做限定。
在一种可能的实现方式中，所述交织矩阵的叠加方式或读取方式也可以为图8、9、10所示，本申请实施例对其它方式不做限定。
在一种可能的实现方式中，所述交织矩阵基于对初始交织矩阵进行列比特逆序或行比特逆序来确定。
举例说明：所述交织矩阵为图2所示时，对其进行比特逆序操作得到[1 5 3 7 2 64 8]，确定出如图11所示的列比特逆序操作后的交织矩阵，以及如图12所示的行比特逆序操作后的交织矩阵。
本申请实施例中，利用根据Polar码目标码长M确定出的交织矩阵，对Polar码编码后的编码比特进行交织处理，读取随机交织后的序列的实现过程简单。
基于与方法实施例同样的发明构思，本申请还提供了一种交织处理装置，如图13所示：
确定单元1301，用于根据极化Polar码目标码长M确定交织矩阵；
处理单元1302，用于根据所述交织矩阵对Polar码编码后的编码比特进行交织处理以生成交织比特。
在一种可能的实现方式中，所述交织矩阵基于n个单元矩阵确定，所述n基于所述目标码长M确定；或所述交织矩阵基于对n个单元矩阵按照设定算法处理之后进行转置处理来确定，所述n基于所述目标码长M确定。
在一种可能的实现方式中，所述交织矩阵基于对初始交织矩阵进行双矩阵叠加来确定；或在一种可能的实现方式中，所述交织矩阵基于对初始交织矩阵进行列比特逆序或行比特逆序来确定。
在一种可能的实现方式中，所述初始交织矩阵基于n个单元矩阵确定，或者所述初始交织矩阵基于对n个单元矩阵按照设定算法处理之后的矩阵进行转置处理来确定，所述n基于所述目标码长M确定。
在一种可能的实现方式中，当所述单元矩阵为时，n等于log2(N)，所述交织矩阵的维数为满足公式的N的最小值；或者，确定出符合的最大N值作为维数P1；确定出所述N＝P1时的版本值，确定出余数的值；将所述余数除以2之后取整数，将所述整数作为新的M，确定出符合新的的最大N值作为维数P2；根据上述两个步骤依次确定出至少一个新的维数Pi，至所述余数为1、2或3，终止计算所述Pi，其中，所述余数为1、2或3之前的维数Pi＝Pn；确定出所述P1，P2至Pn的和值；当所述余数为1时，所述交织矩阵的维数等于所述和值加1，当所述余数为2或3时，将所述和值加2，或者将所述和值调整为与所述和值相邻的素数，其中，所述素数大于所述和值。
在一种可能的实现方式中，当所述单元矩阵为时，n等于log2(N)，在预先存储的M与交织矩阵维数的映射表中，确定出所述M所对应的交织矩阵的维数。
本申请实施例中，利用根据Polar码目标码长M确定出的交织矩阵，对Polar码编码后的编码比特进行交织处理，读取随机交织后的序列的实现过程简单。
图14为本发明实施例所提供的通信装置1400的结构示意图(例如接入点或基站、站点或者终端等通信装置，或者前述通信装置中的芯片等)。
如下图14所示，通信装置1400可以由总线1401作一般性的总线体系结构来实现。根据通信装置1400的具体应用和整体设计约束条件，总线1401可以包括任意数量的互连总线和桥接。总线1401将各种电路连接在一起，这些电路包括处理器1402、存储介质1403和总线接口1404。可选的，通信装置1400使用总线接口1404将网络适配器1405等经由总线1401连接。网络适配器1405可用于实现无线通信网络中物理层的信号处理功能，并通过天线1407实现射频信号的发送和接收。用户接口1406可以连接用户终端，例如：键盘、显示器、鼠标或者操纵杆等。总线1401还可以连接各种其它电路，如定时源、外围设备、电压调节器或者功率管理电路等，这些电路是本领域所熟知的，因此不再详述。
可以替换的，通信装置1400也可配置成通用处理系统，例如通称为芯片，该通用处理系统包括:提供处理器功能的一个或多个微处理器；以及提供存储介质1403的至少一部分的外部存储器，所有这些都通过外部总线体系结构与其它支持电路连接在一起。
可替换的，通信装置1400可以使用下述来实现:具有处理器1402、总线接口1404、用户接口1406的ASIC(专用集成电路)；以及集成在单个芯片中的存储介质1403的至少一部分，或者，通信装置1400可以使用下述来实现：一个或多个FPGA(现场可编程门阵列)、PLD(可编程逻辑器件)、控制器、状态机、门逻辑、分立硬件部件、任何其它适合的电路、或者能够执行本发明通篇所描述的各种功能的电路的任意组合。
其中，处理器1402负责管理总线和一般处理(包括执行存储在存储介质1403上的软件)。处理器1402可以使用一个或多个通用处理器和/或专用处理器来实现。处理器的例子包括微处理器、微控制器、DSP处理器和能够执行软件的其它电路。应当将软件广义地解释为表示指令、数据或其任意组合，而不论是将其称作为软件、固件、中间件、微代码、硬件描述语言还是其它。
在下图中存储介质1403被示为与处理器1402分离，然而，本领域技术人员很容易明白，存储介质1403或其任意部分可位于通信装置1400之外。举例来说，存储介质1403可以包括传输线、用数据调制的载波波形、和/或与无线节点分离开的计算机制品，这些介质均可以由处理器1402通过总线接口1404来访问。可替换地，存储介质1403或其任意部分可以集成到处理器1402中，例如，可以是高速缓存和/或通用寄存器。
处理器1402可执行上述图1的方法，在此不再对处理器1402的执行过程进行赘述。
本申请实施例描述的各示例的单元及方法过程，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些步骤可以忽略，或不执行。此外，各个单元相互之间的耦合或直接耦合或通信连接可以是通过一些接口实现，这些可以是电性、机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，既可以位于一个地方，也可以分布到多个网络单元上。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。

Claims (22)

1.一种极化码的交织处理方法，其特征在于，包括：
根据极化Polar码目标码长M确定交织矩阵；
根据所述交织矩阵对Polar码编码后的编码比特进行交织处理以生成交织比特。
2.根据权利要求1所述的方法，其特征在于，所述交织矩阵基于n个单元矩阵确定，所述n基于所述目标码长M确定。
3.根据权利要求1所述的方法，其特征在于，所述交织矩阵基于对n个单元矩阵按照设定算法处理之后进行转置处理来确定，所述n基于所述目标码长M确定。
4.根据权利要求1所述的方法，其特征在于，所述交织矩阵基于对初始交织矩阵进行双矩阵叠加来确定。
5.根据权利要求1所述的方法，其特征在于，所述交织矩阵基于对初始交织矩阵进行列比特逆序或行比特逆序来确定。
6.根据权利要求4或5所述的方法，其特征在于，所述初始交织矩阵基于n个单元矩阵确定，或者所述初始交织矩阵基于对n个单元矩阵按照设定算法处理之后的矩阵进行转置处理来确定，所述n基于所述目标码长M确定。
7.根据权利要求2，3或6所述的方法，其特征在于，当所述单元矩阵为时，n等于log2(N)，所述交织矩阵的维数为满足公式的N的最小值。
8.根据权利要求2，3或6所述的方法，其特征在于，当所述单元矩阵为时，n等于log2(N)，所述交织矩阵的维数根据公式确定。
9.根据权利要求8所述的方法，其特征在于，所述交织矩阵的维数根据公式确定，包括：
确定出符合的最大N值作为维数P1；
确定出所述N＝P1时的版本值，确定出余数的值；
将所述余数除以2之后取整数，将所述整数作为新的M，确定出符合新的的最大N值作为维数P2；
根据上述两个步骤依次确定出至少一个新的维数Pi，至所述余数为1、2或3，终止计算所述Pi，其中，所述余数为1、2或3之前的维数Pi＝Pn；
确定出所述P1，P2至Pn的和值；
当所述余数为1时，所述交织矩阵的维数等于所述和值加1，当所述余数为2或3时，将所述和值加2，或者将所述和值调整为与所述和值相邻的素数，其中，所述素数大于所述和值。
10.根据权利要求2，3或6所述的方法，其特征在于，当所述单元矩阵为时，n等于log2(N)，在预先存储的M与交织矩阵维数的映射表中，确定出所述M所对应的交织矩阵的维数。
11.一种交织处理装置，其特征在于，包括：
确定单元，用于根据极化Polar码目标码长M确定交织矩阵；
处理单元，用于根据所述交织矩阵对Polar码编码后的编码比特进行交织处理以生成交织比特。
12.根据权利要求11所述的装置，其特征在于，所述交织矩阵基于n个单元矩阵确定，所述n基于所述目标码长M确定。
13.根据权利要求11所述的装置，其特征在于，所述交织矩阵基于对n个单元矩阵按照设定算法处理之后进行转置处理来确定，所述n基于所述目标码长M确定。
14.根据权利要求11所述的装置，其特征在于，所述交织矩阵基于对初始交织矩阵进行双矩阵叠加来确定。
15.根据权利要求11所述的装置，其特征在于，所述交织矩阵基于对初始交织矩阵进行列比特逆序或行比特逆序来确定。
16.根据权利要求14或15所述的装置，其特征在于，所述初始交织矩阵基于n个单元矩阵确定，或者所述初始交织矩阵基于对n个单元矩阵按照设定算法处理之后的矩阵进行转置处理来确定，所述n基于所述目标码长M确定。
17.根据权利要求12，13或16所述的装置，其特征在于，当所述单元矩阵为时，n等于log2(N)，所述交织矩阵的维数为满足公式的N的最小值。
18.根据权利要求12，13或16所述的装置，其特征在于，当所述单元矩阵为时，n等于log2(N)，所述交织矩阵的维数根据公式确定。
19.根据权利要求18所述的装置，其特征在于，所述交织矩阵的维数根据公式确定，包括：
确定出符合的最大N值作为维数P1；
确定出所述N＝P1时的版本值，确定出余数的值；
将所述余数除以2之后取整数，将所述整数作为新的M，确定出符合新的的最大N值作为维数P2；
根据上述两个步骤依次确定出至少一个新的维数Pi，至所述余数为1、2或3，终止计算所述Pi，其中，所述余数为1、2或3之前的维数Pi＝Pn；
确定出所述P1，P2至Pn的和值；
当所述余数为1时，所述交织矩阵的维数等于所述和值加1，当所述余数为2或3时，将所述和值加2，或者将所述和值调整为与所述和值相邻的素数，其中，所述素数大于所述和值。
20.根据权利要求12，13或16所述的装置，其特征在于，当所述单元矩阵为时，n等于log2(N)，在预先存储的M与交织矩阵维数的映射表中，确定出所述M所对应的交织矩阵的维数。
21.一种通信装置，其特征在于，包括：
存储器，用于存储程序；
处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述处理器用于执行权利要求1-10中任一所述的方法。
22.一种计算机可读存储介质，其特征在于，包括指令，当其在计算机上运行时，使得计算机执行权利要求1-10任一项所述的方法。
CN201710457819.4A 2017-06-16 2017-06-16 一种极化码的交织处理方法及装置 Active CN109150198B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710457819.4A CN109150198B (zh) 2017-06-16 2017-06-16 一种极化码的交织处理方法及装置
EP18817478.3A EP3605900A4 (en) 2017-06-16 2018-06-12 METHOD AND DEVICE FOR POLAR CODE-BASED NESTING
PCT/CN2018/090880 WO2018228391A1 (zh) 2017-06-16 2018-06-12 一种极化码的交织处理方法及装置
US16/704,859 US11277154B2 (en) 2017-06-16 2019-12-05 Polar code-based interleaving method and communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710457819.4A CN109150198B (zh) 2017-06-16 2017-06-16 一种极化码的交织处理方法及装置

Publications (2)

Publication Number Publication Date
CN109150198A true CN109150198A (zh) 2019-01-04
CN109150198B CN109150198B (zh) 2021-05-14

Family

ID=64659763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710457819.4A Active CN109150198B (zh) 2017-06-16 2017-06-16 一种极化码的交织处理方法及装置

Country Status (4)

Country Link
US (1) US11277154B2 (zh)
EP (1) EP3605900A4 (zh)
CN (1) CN109150198B (zh)
WO (1) WO2018228391A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11513897B2 (en) 2020-12-28 2022-11-29 Samsung Electronics Co., Ltd. Error correction on length-compatible polar codes for memory systems

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399429A (zh) * 2002-07-12 2003-02-26 信息产业部电信传输研究所 一种实现w－cdma系统中turbo编码交织的方法和装置
CN101034951A (zh) * 2007-04-10 2007-09-12 中兴通讯股份有限公司 一种Turbo码内交织器的实现方法
CN101075857A (zh) * 2007-04-29 2007-11-21 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
CN101399554A (zh) * 2007-09-30 2009-04-01 华为技术有限公司 一种基于ldpc码的交织方法和解交织方法及其装置
CN101540654A (zh) * 2009-05-04 2009-09-23 普天信息技术研究院有限公司 一种交织速率匹配和解交织解速率匹配方法
CN102142928A (zh) * 2010-11-19 2011-08-03 华为技术有限公司 交织、解交织外码编码输出码字的方法和交织、解交织器
US20140208183A1 (en) * 2013-01-23 2014-07-24 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
CN104219019A (zh) * 2013-05-31 2014-12-17 华为技术有限公司 编码方法及编码设备
WO2015139297A1 (zh) * 2014-03-21 2015-09-24 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
WO2015143593A1 (zh) * 2014-03-24 2015-10-01 华为技术有限公司 极性码的速率匹配方法和速率匹配装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69732896T2 (de) 1997-01-31 2006-05-11 Alcatel Verfahren und Geräte zur Schachtelung/Entschachtelung von digitalen Daten und Kommunikationssystem
US7503046B2 (en) * 2003-04-23 2009-03-10 Micron Technology, Inc. Method of obtaining interleave interval for two data values
WO2011024033A1 (en) * 2009-08-31 2011-03-03 Freescale Semiconductor, Inc. Encoding module, apparatus and method for determining a position of a data bit within an interleaved data stream
JP6047101B2 (ja) * 2011-11-18 2016-12-21 日本放送協会 送信装置及び受信装置
US9742440B2 (en) * 2015-03-25 2017-08-22 Samsung Electronics Co., Ltd HARQ rate-compatible polar codes for wireless channels
US10461779B2 (en) * 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes
EP3247042B1 (en) * 2016-05-13 2020-09-30 Mediatek Inc. Bit puncturing for polar codes
US10728080B2 (en) * 2016-05-20 2020-07-28 Qualcomm Incorporated Polar codes and modulation mappings
US10312946B2 (en) * 2017-02-06 2019-06-04 Mitsubishi Electric Research Laboratories, Inc. Soft-output decoding of codewords encoded with polar code

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399429A (zh) * 2002-07-12 2003-02-26 信息产业部电信传输研究所 一种实现w－cdma系统中turbo编码交织的方法和装置
CN101034951A (zh) * 2007-04-10 2007-09-12 中兴通讯股份有限公司 一种Turbo码内交织器的实现方法
CN101075857A (zh) * 2007-04-29 2007-11-21 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
CN101399554A (zh) * 2007-09-30 2009-04-01 华为技术有限公司 一种基于ldpc码的交织方法和解交织方法及其装置
CN101540654A (zh) * 2009-05-04 2009-09-23 普天信息技术研究院有限公司 一种交织速率匹配和解交织解速率匹配方法
CN102142928A (zh) * 2010-11-19 2011-08-03 华为技术有限公司 交织、解交织外码编码输出码字的方法和交织、解交织器
US20140208183A1 (en) * 2013-01-23 2014-07-24 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
CN104219019A (zh) * 2013-05-31 2014-12-17 华为技术有限公司 编码方法及编码设备
WO2015139297A1 (zh) * 2014-03-21 2015-09-24 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
WO2015143593A1 (zh) * 2014-03-24 2015-10-01 华为技术有限公司 极性码的速率匹配方法和速率匹配装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LIPING JIN等: "Performance of polar coding for the power line communications in the presence of impulsive noise", 《IET COMMUNICATIONS》 *
缑延军: "Turbo码中常用的交织技术", 《山东电子》 *

Also Published As

Publication number Publication date
EP3605900A1 (en) 2020-02-05
EP3605900A4 (en) 2020-04-29
CN109150198B (zh) 2021-05-14
US20200153459A1 (en) 2020-05-14
WO2018228391A1 (zh) 2018-12-20
US11277154B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
CN104303166B (zh) 高性能互连链路层
JP5142138B2 (ja) メモリ・システム内の障害メモリ要素を識別する方法及びメモリ・システム
US20190250973A1 (en) Memory device with unidirectional error detection code transfer for both read and write data transmitted via bidirectional data link
US8201069B2 (en) Cyclical redundancy code for use in a high-speed serial link
CN100452064C (zh) 模拟异步接口的行为的方法和系统
US20120324312A1 (en) Selective masking for error correction
CN104322033B (zh) 使用第二协议的扩展功能结构来控制第一协议的物理链路
CN105706059B (zh) 非易失性存储器中的错误校正
US7848232B2 (en) Time division multiplexed communication bus and related methods
US20120185665A1 (en) Wirelessly configurable memory device
EP2035938A2 (en) Improving reliability, availability, and serviceability in a memory device
WO2009000639A2 (en) System and method for error correction and detection in a memory system
US8082475B2 (en) Enhanced microprocessor interconnect with bit shadowing
CN115885489A (zh) 用于等待时间关键一致性和存储器互连的前向错误校正和循环冗余检查机制
EP2297641A2 (en) Efficient in-band reliability with separate cyclic redundancy code frames
CN105183579A (zh) 一种数据校验方法及装置、电子设备
CN108874576A (zh) 一种基于纠错编码的数据存储系统
CN105897689B (zh) 嵌入式系统及其方法
CN105283856A (zh) 能够在多个数据宽度下通信的存储器组件
US20230236934A1 (en) Instant write scheme with dram submodules
CN105556477A (zh) 在多端口存储器配置中与主机处理器的存储器模块通信
CN209248436U (zh) 一种扩展板卡及服务器
WO2009076023A2 (en) Forward error correction of an error acknowledgement command protocol
CN109150198A (zh) 一种极化码的交织处理方法及装置
CN109753267A (zh) 一种冗余编码的方法、装置、设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant