CN109101680A - 基于GitLab-CI的FPGA原型自动验证方法及系统 - Google Patents

基于GitLab-CI的FPGA原型自动验证方法及系统 Download PDF

Info

Publication number
CN109101680A
CN109101680A CN201810669417.5A CN201810669417A CN109101680A CN 109101680 A CN109101680 A CN 109101680A CN 201810669417 A CN201810669417 A CN 201810669417A CN 109101680 A CN109101680 A CN 109101680A
Authority
CN
China
Prior art keywords
gitlab
continuous integrating
runner
client
integrating tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810669417.5A
Other languages
English (en)
Other versions
CN109101680B (zh
Inventor
王玉姣
孙龙鹏
高军
赵天磊
苑佳红
丁哲
刘晓燕
袁媛
邹小立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Feiteng Information Technology Co Ltd
Original Assignee
Tianjin Feiteng Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Feiteng Information Technology Co Ltd filed Critical Tianjin Feiteng Information Technology Co Ltd
Priority to CN201810669417.5A priority Critical patent/CN109101680B/zh
Publication of CN109101680A publication Critical patent/CN109101680A/zh
Application granted granted Critical
Publication of CN109101680B publication Critical patent/CN109101680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种基于GitLab‑CI的FPGA原型自动验证方法及系统，本发明采用GitLab‑CI持续集成方式，将芯片FPGA原型验证流程中的编译仿真、综合、实现、测试、分析测试结果并提交测试报告等过程进行自动化处理；系统包括计算机系统，计算机系统包括相互连接的GitLab仓库、触发持续集成工具GitLab‑CI和至少一个客户端GitLab‑runner，客户端GitLab‑runner上通过网络接口连接有FPGA板。本发明能够自动化实现芯片代码编译仿真、综合、实现、测试、分析测试结果并提交测试报告等流程，具有能够减少人力和精力的浪费、提高原型验证工作的效率的优点。

Description

基于GitLab-CI的FPGA原型自动验证方法及系统
技术领域
本发明涉及芯片设计原型验证领域，具体涉及一种基于GitLab-CI的FPGA原型自动验证方法及系统。
背景技术
随着集成电路设计的难度与挑战进一步加大，在芯片开发与验证阶段，设计代码的迭代版本越来越多，每个设计版本都需要进行功能验证。如何加速验证流程迭代是芯片设计阶段所需要解决的关键问题。
针对大规模芯片，FPGA原型验证已经成为当前集成电路功能验证领域的主流方法。其运行速度一般在几兆到几百兆之间，能够快速对设计的性能和正确性进行测试。如图1所示,传统的FPGA原型验证的具体流程为功能设计—>设计输入—>功能仿真—>综合—>实现—>时序分析—>编程—>启动测试程序—>产生测试结果—>生成测试报告。但是，基于传统FPGA原型验证流程，以上各个原型验证子流程均需要开发人员亲自对每个子流程的结果进行对比分析，确保当前子流程正确后再人为启动并执行下一个子流程，该过程的每个阶段都需要测试人员的人工干预，耗时耗力，而且当设计代码同时有多组迭代版本时，传统的原型验证方法受限于测试人员的数量以及工作效率，会降低原型验证的整体效率。持续集成能够在芯片设计代码集成到主干之前自动化构建验证流程并进行测试，帮助设计人员及早发现并纠正问题。GitLab-CI是集成在版本管理GitLab的持续集成工具，该持续集成工具能够自动化构建并运行FPGA原型验证流程，帮助设计人员快速发现错误，防止分支大幅度脱离主干，有利于基于GitLab的代码版本管理与代码质量保证。为加速芯片设计代码的迭代周期与原型验证效率，需要借用持续集成的方式对设计迭代版本进行自动化管理与原型验证，有利于及早发现芯片设计问题，避免开发人员投入过多的精力。因此，基于上述芯片设计传统原型验证流程中存在的问题，提出一种如何基于GitLab-CI实现自动化实现芯片代码编译仿真、综合、实现、测试、分析测试结果并提交测试报告，已成为一项亟待解决的关键技术问题。
发明内容
本发明要解决的技术问题：针对现有技术的上述问题，提供一种基于GitLab-CI的FPGA原型自动验证方法及系统，本发明能够自动化实现芯片代码编译仿真、综合、实现、测试、分析测试结果并提交测试报告等流程，具有能够减少人力和精力的浪费、提高原型验证工作的效率的优点。
为了解决上述技术问题，本发明采用的技术方案为：
一种基于GitLab-CI的FPGA原型自动验证方法，实施步骤包括：
1）检测芯片开发人员向GitLab仓库发送的代码提交和Merge Request请求，如果检测到开发人员向GitLab仓库发送的代码提交或Merge Request请求则跳转执行下一步；
2）触发持续集成工具GitLab-CI按照芯片测试人员预先构建的自动化流程配置脚本启动指定的客户端GitLab-runner开始运行构建任务，跳转执行下一步；
3）客户端GitLab-runner调用仿真软件对芯片代码进行编译仿真，并在编译仿真进程结束后提交进程返回值至触发持续集成工具GitLab-CI；触发持续集成工具GitLab-CI根据编译仿真返回值判断是否正确执行，如果正确执行则跳转执行下一步；否则，跳转执行步骤8）；
4）客户端GitLab-runner调用综合软件对芯片代码进行综合，并在综合进程结束后提交进程返回值至触发持续集成工具GitLab-CI；触发持续集成工具GitLab-CI根据综合进程返回值判断是否正确执行，如果正确执行则跳转执行下一步；否则，跳转执行步骤8）；
5）客户端GitLab-runner调用实现软件对芯片代码进行实现，并在实现进程结束后提交进程返回值至触发持续集成工具GitLab-CI；触发持续集成工具GitLab-CI根据实现进程返回值判断是否正确执行，如果正确执行则跳转执行下一步；否则，跳转执行步骤8）；
6）客户端GitLab-runner通过测试进程调用下载软件与网络接口，将实现后的设计bit文件与测试镜像下载到FPGA板自动开始测试流程；触发持续集成工具GitLab-CI检测测试进程，测试完成后自动分析测试结果并产生测试报告，通过附件将测试报告上传至GitLab仓库，跳转执行步骤8）；
7）触发持续集成工具GitLab-CI生成当前设计版本的测试报告，结束并退出；
8）触发持续集成工具GitLab-CI生成当前设计版本的测试报告，并报告出错原因。
优选地，步骤1）中如果检测到开发人员向GitLab仓库发送的代码提交或MergeRequest请求时，则通过独立的线程或者进程的方式开始跳转执行步骤2），使得每检测到开发人员向GitLab仓库发送的一次代码提交或一个Merge Request请求都会触发一次自动验证任务，且不同的自动验证任务之间通过并行执行的方式运行。
本发明还提供一种基于GitLab-CI的FPGA原型自动验证系统，包括计算机系统，所述计算机系统包括相互连接的GitLab仓库、触发持续集成工具GitLab-CI和至少一个客户端GitLab-runner，所述客户端GitLab-runner上通过网络接口连接有FPGA板，所述计算机系统被编程以执行本发明基于GitLab-CI的FPGA原型自动验证方法的步骤。
和现有技术相比，本发明具有下述优点：
1、本发明将版本管理GitLab、持续集成GitLab-CI与FPGA原型验证流程结合在一起，形成一个持续集成的FPGA原型验证自动化平台。
2、本发明能够自动化执行FPGA原型验证流程，运行过程中能够对各子流程的执行正确性进行判断并保持顺序执行，从而减少人力和精力的浪费，提高了原型验证工作的效率。
3、本发明能够满足多设计版本原型验证并行执行，当有多个芯片设计版本同时提交时，该发明能够根据自动化流程配置脚本与客户端GitLab-runner的情况，自动并行执行芯片代码原型验证流程，提高了原型验证整体效率。
附图说明
图1为传统原型验证流程图。
图2为本发明实施例中的系统拓扑结构示意图。
图3为本发明实施例方法的基本流程示意图。
具体实施方式
如图2所示，本发明基于GitLab-CI的FPGA原型自动验证方法需要使用到版本管理系统GitLab（GitLab仓库）、持续集成工具GitLab-CI、客户端GitLab-runner与FPGA原型验证板，且通过GitLab代码仓库管理端使能GitLab-CI持续集成，芯片测试人员构建自动化流程配置脚本.gitlab-ci.yml以便执行本发明基于GitLab-CI的FPGA原型自动验证方法。
如图3所示，本实施例基于GitLab-CI的FPGA原型自动验证方法的实施步骤包括：
1）检测芯片开发人员向GitLab仓库发送的代码提交和Merge Request请求，如果检测到开发人员向GitLab仓库发送的代码提交或Merge Request请求则跳转执行下一步；
2）触发持续集成工具GitLab-CI按照芯片测试人员预先构建的自动化流程配置脚本（.gitlab-ci.yml）启动指定的客户端GitLab-runner开始运行构建任务，跳转执行下一步；
3）客户端GitLab-runner调用仿真软件对芯片代码进行编译仿真，并在编译仿真进程结束后提交进程返回值至触发持续集成工具GitLab-CI；触发持续集成工具GitLab-CI根据编译仿真返回值判断是否正确执行，如果正确执行则跳转执行下一步；否则，跳转执行步骤8）；
4）客户端GitLab-runner调用综合软件对芯片代码进行综合，并在综合进程结束后提交进程返回值至触发持续集成工具GitLab-CI；触发持续集成工具GitLab-CI根据综合进程返回值判断是否正确执行，如果正确执行则跳转执行下一步；否则，跳转执行步骤8）；
5）客户端GitLab-runner调用实现软件对芯片代码进行实现，并在实现进程结束后提交进程返回值至触发持续集成工具GitLab-CI；触发持续集成工具GitLab-CI根据实现进程返回值判断是否正确执行，如果正确执行则跳转执行下一步；否则，跳转执行步骤8）；
6）客户端GitLab-runner通过测试进程调用下载软件与网络接口，将实现后的设计bit文件与测试镜像下载到FPGA板自动开始测试流程；触发持续集成工具GitLab-CI检测测试进程，测试完成后自动分析测试结果并产生测试报告，通过附件将测试报告上传至GitLab仓库，跳转执行步骤8）；
7）触发持续集成工具GitLab-CI生成当前设计版本的测试报告，结束并退出；
8）触发持续集成工具GitLab-CI生成当前设计版本的测试报告，并报告出错原因。
本实施例中，步骤1）中如果检测到开发人员向GitLab仓库发送的代码提交或Merge Request请求时，则通过独立的线程或者进程的方式开始跳转执行步骤2），使得每检测到开发人员向GitLab仓库发送的一次代码提交或一个Merge Request请求都会触发一次自动验证任务，且不同的自动验证任务之间通过并行执行的方式运行，通过上述方式，能够保证每一次提交的代码都会高效的进行自动化测试。
本实施例中，通过构建自动化流程配置脚本.gitlab-ci.yml，将FPGA原型验证流程进行编译仿真、综合、实现、测试、分析测试结果并输出测试报告等子流程分类，所有子流程顺序执行，触发持续集成工具GitLab-CI会对子流程的程序返回值进行检测，只有当上一个子流程正确完成才能开始运行下一个子流程，该操作使得步骤原型验证各子流程能够自动完成，该流程减少了测试人员的人工干预，提高了测试效率。
本实施例平台移植性强且无需调试，针对不同版本的芯片设计代码，只需要单独为其准备自动化流程配置脚本.gitlab-ci.yml，即可自动化完成该版本代码的FPGA原型验证；在本实施例的基础上， FPGA原型验证流程中的仿真、综合、实现等软件启动与运行脚本需根据具体的芯片设计进行设置。
综上所述，本实施例基于GitLab-CI的FPGA原型自动验证方法将版本管理GitLab、持续集成工具GitLab-CI与FPGA原型验证流程结合在一起，形成一个持续集成的原型验证自动化平台。当有多个设计版本同时提交时，本发明不仅能够根据运行客户端GitLab-runner的情况，满足芯片代码原型验证工作的多任务并行需求，而且能够自动化执行FPGA原型验证的所有子流程，在子流程执行过程中能够自动对子流程执行正确性进行判断，减少人力浪费，提高了原型验证工作的效率。
如图2所示，本实施例还提供基于GitLab-CI的FPGA原型自动验证系统，包括计算机系统，计算机系统包括相互连接的GitLab仓库、触发持续集成工具GitLab-CI和至少一个客户端GitLab-runner，客户端GitLab-runner上通过网络接口连接有FPGA板，该计算机系统被编程以执行，本实施例基于GitLab-CI的FPGA原型自动验证方法的步骤。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种基于GitLab-CI的FPGA原型自动验证方法，其特征在于实施步骤包括：
1）检测芯片开发人员向GitLab仓库发送的代码提交和Merge Request请求，如果检测到开发人员向GitLab仓库发送的代码提交或Merge Request请求则跳转执行下一步；
2）触发持续集成工具GitLab-CI按照芯片测试人员预先构建的自动化流程配置脚本启动指定的客户端GitLab-runner开始运行构建任务，跳转执行下一步；
3）客户端GitLab-runner调用仿真软件对芯片代码进行编译仿真，并在编译仿真进程结束后提交进程返回值至触发持续集成工具GitLab-CI；触发持续集成工具GitLab-CI根据编译仿真返回值判断是否正确执行，如果正确执行则跳转执行下一步；否则，跳转执行步骤8）；
4）客户端GitLab-runner调用综合软件对芯片代码进行综合，并在综合进程结束后提交进程返回值至触发持续集成工具GitLab-CI；触发持续集成工具GitLab-CI根据综合进程返回值判断是否正确执行，如果正确执行则跳转执行下一步；否则，跳转执行步骤8）；
5）客户端GitLab-runner调用实现软件对芯片代码进行实现，并在实现进程结束后提交进程返回值至触发持续集成工具GitLab-CI；触发持续集成工具GitLab-CI根据实现进程返回值判断是否正确执行，如果正确执行则跳转执行下一步；否则，跳转执行步骤8）；
6）客户端GitLab-runner通过测试进程调用下载软件与网络接口，将实现后的设计bit文件与测试镜像下载到FPGA板自动开始测试流程；触发持续集成工具GitLab-CI检测测试进程，测试完成后自动分析测试结果并产生测试报告，通过附件将测试报告上传至GitLab仓库，跳转执行步骤8）；
7）触发持续集成工具GitLab-CI生成当前设计版本的测试报告，结束并退出；
8）触发持续集成工具GitLab-CI生成当前设计版本的测试报告，并报告出错原因。
2.根据权利要求1所述的基于GitLab-CI的FPGA原型自动验证方法，其特征在于，步骤1）中如果检测到开发人员向GitLab仓库发送的代码提交或Merge Request请求时，则通过独立的线程或者进程的方式开始跳转执行步骤2），使得每检测到开发人员向GitLab仓库发送的一次代码提交或一个Merge Request请求都会触发一次自动验证任务，且不同的自动验证任务之间通过并行执行的方式运行。
3.一种基于GitLab-CI的FPGA原型自动验证系统，包括计算机系统，所述计算机系统包括相互连接的GitLab仓库、触发持续集成工具GitLab-CI和至少一个客户端GitLab-runner，所述客户端GitLab-runner上通过网络接口连接有FPGA板，其特征在于，所述计算机系统被编程以执行权利要求1或2所述基于GitLab-CI的FPGA原型自动验证方法的步骤。
CN201810669417.5A 2018-06-26 2018-06-26 基于GitLab-CI的FPGA原型自动验证方法及系统 Active CN109101680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810669417.5A CN109101680B (zh) 2018-06-26 2018-06-26 基于GitLab-CI的FPGA原型自动验证方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810669417.5A CN109101680B (zh) 2018-06-26 2018-06-26 基于GitLab-CI的FPGA原型自动验证方法及系统

Publications (2)

Publication Number Publication Date
CN109101680A true CN109101680A (zh) 2018-12-28
CN109101680B CN109101680B (zh) 2022-11-25

Family

ID=64845056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810669417.5A Active CN109101680B (zh) 2018-06-26 2018-06-26 基于GitLab-CI的FPGA原型自动验证方法及系统

Country Status (1)

Country Link
CN (1) CN109101680B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110297627A (zh) * 2019-07-01 2019-10-01 四川长虹电器股份有限公司 一种基于gitlab-ci的前端代码自动化持续集成方法
CN111400119A (zh) * 2020-03-24 2020-07-10 天津飞腾信息技术有限公司 多项目与多平台自适应的芯片设计fpga原型验证方法及系统
CN112613254A (zh) * 2020-11-30 2021-04-06 天津飞腾信息技术有限公司 一种处理器内部镜像控制模块注错验证系统及方法
CN113094274A (zh) * 2021-04-14 2021-07-09 深圳忆联信息系统有限公司 基于Python的FPGA验证方法、装置、计算机设备及存储介质
CN113760691A (zh) * 2020-06-10 2021-12-07 北京沃东天骏信息技术有限公司 持续集成测试方法、装置及存储介质
CN117493186A (zh) * 2023-11-06 2024-02-02 中科驭数（北京）科技有限公司 代码测试方法、装置、电子设备及可读存储介质
CN117744588A (zh) * 2024-02-19 2024-03-22 深圳市楠菲微电子有限公司 一种芯片验证系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093713A (zh) * 2011-10-31 2013-05-08 安凯(广州)微电子技术有限公司 一种基于fpga的芯片验证方法、装置及系统
CN103678745A (zh) * 2012-09-18 2014-03-26 中国科学院微电子研究所 一种用于fpga的跨平台多层次集成设计系统
CN105138386A (zh) * 2015-08-26 2015-12-09 浪潮集团有限公司 基于Jenkins与vManager的逻辑设计验证持续集成平台
CN105760167A (zh) * 2016-02-23 2016-07-13 浪潮软件集团有限公司 一种基于Docker的持续集成方法
CN107168879A (zh) * 2017-05-23 2017-09-15 网易（杭州）网络有限公司 集中配置管理系统测试报告的生成方法及装置
CN107193730A (zh) * 2017-05-11 2017-09-22 丹露成都网络技术有限公司 一种自动化的接口测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093713A (zh) * 2011-10-31 2013-05-08 安凯(广州)微电子技术有限公司 一种基于fpga的芯片验证方法、装置及系统
CN103678745A (zh) * 2012-09-18 2014-03-26 中国科学院微电子研究所 一种用于fpga的跨平台多层次集成设计系统
CN105138386A (zh) * 2015-08-26 2015-12-09 浪潮集团有限公司 基于Jenkins与vManager的逻辑设计验证持续集成平台
CN105760167A (zh) * 2016-02-23 2016-07-13 浪潮软件集团有限公司 一种基于Docker的持续集成方法
CN107193730A (zh) * 2017-05-11 2017-09-22 丹露成都网络技术有限公司 一种自动化的接口测试方法
CN107168879A (zh) * 2017-05-23 2017-09-15 网易（杭州）网络有限公司 集中配置管理系统测试报告的生成方法及装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110297627A (zh) * 2019-07-01 2019-10-01 四川长虹电器股份有限公司 一种基于gitlab-ci的前端代码自动化持续集成方法
CN111400119A (zh) * 2020-03-24 2020-07-10 天津飞腾信息技术有限公司 多项目与多平台自适应的芯片设计fpga原型验证方法及系统
CN113760691A (zh) * 2020-06-10 2021-12-07 北京沃东天骏信息技术有限公司 持续集成测试方法、装置及存储介质
CN112613254A (zh) * 2020-11-30 2021-04-06 天津飞腾信息技术有限公司 一种处理器内部镜像控制模块注错验证系统及方法
CN113094274A (zh) * 2021-04-14 2021-07-09 深圳忆联信息系统有限公司 基于Python的FPGA验证方法、装置、计算机设备及存储介质
CN113094274B (zh) * 2021-04-14 2023-10-13 深圳忆联信息系统有限公司 基于Python的FPGA验证方法、装置、计算机设备及存储介质
CN117493186A (zh) * 2023-11-06 2024-02-02 中科驭数（北京）科技有限公司 代码测试方法、装置、电子设备及可读存储介质
CN117744588A (zh) * 2024-02-19 2024-03-22 深圳市楠菲微电子有限公司 一种芯片验证系统及方法
CN117744588B (zh) * 2024-02-19 2024-05-31 深圳市楠菲微电子有限公司 一种芯片验证系统及方法

Also Published As

Publication number Publication date
CN109101680B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
CN109101680A (zh) 基于GitLab-CI的FPGA原型自动验证方法及系统
US11281570B2 (en) Software testing method, system, apparatus, device medium, and computer program product
CN105302716B (zh) 合流开发模式下的测试方法、装置
Linzhang et al. Generating test cases from UML activity diagram based on gray-box method
CN109491922B (zh) 一种基于模型驱动的测试方法和装置
Isabella et al. Study paper on test case generation for GUI based testing
US7047174B2 (en) Method for producing test patterns for testing an integrated circuit
Nouman et al. Software testing: A survey and tutorial on white and black-box testing of C/C++ programs
Yang et al. Efsm-based test case generation: Sequence, data, and oracle
Sumalatha et al. Uml based automated test case generation technique using activity-sequence diagram
Naslavsky et al. Towards traceability of model-based testing artifacts
Cordeiro et al. Benchmarking of Java verification tools at the software verification competition (SV-COMP)
CN110955605A (zh) 一种cpu验证单步动态执行的方法
Pandimurugan et al. A survey of software testing in refactoring based software models
EP2698709A1 (en) Method for developing software in a parallel computing environment
Lu et al. Spectrum-base fault localization by exploiting the failure path
Wahba et al. Expediting Design Bug Discovery in Regressions of x86 Processors Using Machine Learning
Madadpour et al. Testing Aspect-Oriented Programs with UML Activity Diagrams
Harrer et al. A pattern language for workflow engine conformance and performance benchmarking
CN106855840B (zh) 一种系统cpu分析方法和装置
Shahrokni et al. Robustest: Towards a framework for automated testing of robustness in software
Khatun et al. An automatic test suite regeneration technique ensuring state model coverage using UML diagrams and source syntax
Bangare et al. Automated testing in development phase
Fang et al. Test Selection with Equivalence Class Partitioning
Bathla et al. Innovative approaches of automated tools in software testing and current technology as compared to manual testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 300452 Building 5, Xin'an pioneer Plaza, Binhai New Area marine high tech Development Zone, Tianjin

Applicant after: Feiteng Information Technology Co.,Ltd.

Address before: 300452 Building 5, Xin'an pioneer Plaza, Binhai New Area marine high tech Development Zone, Tianjin

Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant