CN109074316A - 页面错误解决方案 - Google Patents
页面错误解决方案 Download PDFInfo
- Publication number
- CN109074316A CN109074316A CN201780027901.1A CN201780027901A CN109074316A CN 109074316 A CN109074316 A CN 109074316A CN 201780027901 A CN201780027901 A CN 201780027901A CN 109074316 A CN109074316 A CN 109074316A
- Authority
- CN
- China
- Prior art keywords
- page
- size
- address
- virtual address
- prompt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/128—Replacement control using replacement algorithms adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/656—Address space sharing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/68—Details of translation look-aside buffer [TLB]
- G06F2212/684—TLB miss handling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
页面大小提示可以编码到有效或虚拟地址中的未使用和保留字段中,以便在处理与有效或虚拟地址相关联的页面错误时使软件页面错误处理程序使用,以使应用程序能够与操作系统或其他基于软件的翻译功能页面大小首选项通信,用于分配内存页面和/或加速搜索硬件页面表中的页表条目。
Description
背景技术
本发明一般涉及计算机和计算机软件,尤其涉及存储器地址转换。
存储器管理,即管理存储在计算机中的数据中发生的操作,通常是计算机整体系统性能的关键因素。除其他任务外,内存管理还监视计算机上数据的检索和存储,并通过对允许用户和计算机程序访问的内容施加限制来管理计算机的某些安全任务。
现代计算机通常依赖于称为虚拟内存管理的内存管理技术来提高性能,并在计算机及其所基于的底层架构设计中提供更大的灵活性。
利用虚拟存储器系统,实现计算机的存储器系统的底层硬件有效地隐藏在计算机的软件之外。为这样的计算机定义相对大的虚拟存储器空间,例如宽度为64位或更多,其中计算机程序在计算机上执行,使用指向虚拟存储器空间中的位置的虚拟地址访问存储器系统。然而,计算机中的物理存储器设备通过“真实”地址访问,该地址直接映射到物理存储器设备中的特定存储器位置。提供计算机中的硬件和/或软件以执行“地址转换”以将物理存储器的实际存储器地址映射到虚拟存储器空间中的虚拟地址。因此,每当计算机上的计算机程序试图使用虚拟地址访问存储器时,计算机就会自动将虚拟地址转换为相应的实际地址,以便可以访问映射到虚拟地址的适当物理设备中的适当位置。
虚拟寻址的一个特征是计算机不必包括用于计算机主存储器中的物理存储器设备中的整个虚拟存储器空间的存储。相反,较低级别的存储(例如磁盘驱动器和其他大容量存储设备)可以用作补充存储,其中存储器地址被分组为“页面”,根据需要在主存储器和补充存储器之间交换。
另外,一些计算机设计还包括分段的概念,其将虚拟存储器划分成不同的段(每个段映射到页面块)以便于存储器保护,简化大型和不断增长的数据结构的处理,以及当在任何给定时间能够在计算机中处理多个进程时,为执行内存管理提供更大的灵活性。当使用分段时,使用附加的间接层,需要执行额外的转换。通常,在包含分段和寻呼的系统中,计算机程序使用映射到虚拟地址的“有效”地址来访问存储器系统,因此需要首先从有效地址转换到虚拟地址,然后从虚拟地址转换到真实地址。
由于计算机中访问请求的频率,地址转换可能对整体系统性能具有显着影响。因此,期望最小化与执行地址转换的关键定时路径相关联的处理开销。
虚拟存储器系统中的地址转换通常包含访问各种地址转换数据结构。一种这样的结构,称为页表,包括多个条目,这些条目在逐页的基础上将虚拟地址映射到实际地址。同样,为了处理分段,通常提供分段表,包括在逐个分段的基础上将有效地址映射到虚拟地址的条目。
通常,由于计算机中不断发生的大量存储器访问,映射计算机使用的所有存储器地址空间所需的条目数量可能很大,并且需要将条目存储在主存储器,而不是专用存储器中,这使得访问这些条目的速度非常慢。为了利用这种方案加速地址转换,称为转换后备缓冲器(TLB)和段后备缓冲器(SLB)的高速存储器通常用于缓存最近使用的条目以便计算机快速访问。如果所需的条目未存储在TLB或SLB中,则从主存储器加载条目会产生性能损失;然而,通常TLB和SLB的命中率非常高,并且当从TLB和SLB立即访问条目时,与从主存储加载条目相关的惩罚大大抵消了性能增益。
在其他设计中,通过提供有效到实际地址转换(ERAT)表,可以使用附加级别的高速缓存来进一步加速性能,该表包括提供有效地址和实际地址之间的直接映射的条目。因此,ERAT表有效地包括来自SLB和TLB的信息,以消除执行两级翻译的需要。在一些设计中,分别在处理器中的指令和数据处理逻辑附近提供单独的数据和指令ERAT表,以最小化地址转换对处理器中的关键性能路径的影响。
最初,寻呼基于固定页面大小,例如每页4K或4096个可寻址位置。然而,通过使用分段,可以在不同的段中支持不同的页面大小。较小的页面大小通常对于有效使用存储器系统是最佳的,特别是当许多进程在计算机中同时运行时。然而,随着计算机和在其上运行的程序的存储器要求不断增加,任何给定过程或程序所需的存储器页数继续增加,因此,对于许多情况,较大的页面大小可能更有效。
在许多设计中,必须在引导时分配大页面,即大于4K页面的页面。为了避免这种预分配的需要,一些操作系统实现了“透明”的大页面,这些页面试图收集顺序页面并将其翻译成大页面。但是,通常,操作系统不知道分配大页面的可能性,并且默认为进行4K页面分配。
发明内容
根据本发明的实施例,可以通过以下方式在支持多个存储器页面大小的类型的数据处理系统中处理页面错误:检测由处理器的硬件转换逻辑生成并与由所述处理器执行的程序代码请求的虚拟地址相关联的页面错误,从所述虚拟地址确定编码到所述虚拟地址的未使用和保留的字段的页面大小提示,并使用所确定的页面大小提示对所述虚拟地址执行软件地址转换操作。
根据本发明的另一个实施例,可以通过以下方式来构建程序:将页面大小提示编码到由存储器访问指令引用的虚拟地址的未使用和保留的字段中,并且利用存储器访问指令来构建程序,使得当检测到由程序执行的数据处理系统的硬件转换逻辑的存储器访问指令引起的页面错误时,在执行软件地址转换操作时使用页面大小提示。
表征本发明的这些和其他优点和特征在所附权利要求中阐述并形成本发明的另一部分。然而,为了更好地理解本发明以及通过其使用获得的优点和目的,应参考附图和所附描述性内容,其中描述了本发明的示例性实施例。
附图说明
现在将参考附图仅通过示例的方式描述本发明的实施例,附图中:
图1A和1B是根据本文描述的各种技术的示例硬件(图1A)和软件(图1B)环境的框图。
图2是说明可用于在图1A-1B的环境中执行地址转换的示例硬件和软件实体的框图。
图3是可用于图1A-1B的环境中的示例有效地址格式的框图。
图4是说明用于处理图1A-1B的环境中的页面错误的示例操作序列的流程图。
图5是示出用于实现图4中引用的PTE块的搜索的示例操作序列的流程图。
图6是说明用于在图1A-1B的环境中构建程序的示例操作序列的流程图。
具体实施方式
现在参考附图,其中在几个视图中相同的数字表示相同的部分。图1A-1B示出了与本发明一致的数据处理环境或装置100中的主要硬件和软件组件,并且适合于在各种云和/或非云计算环境中实现存储器地址转换。如图1A所示,装置100可以包括多节点数据处理系统102,其中物理硬件分布在设置在多个主机或计算机系统106中的多个物理处理器节点104中,其中主机106设置在一个或多个池108上。每个处理器节点104包括一个或多个处理器110,一个或多个存储器设备112,并且在一些实施例中,包括附加硬件,例如输入/输出(I/O)硬件114(例如,一个或多个输入/输出(I/O)适配器)和/或网络硬件116。适当的网络功能(未示出)也可用于提供各种处理器节点104和主机106以及其他外部系统之间的数据通信。
装置100可以使用适合于实现虚拟化环境的多种不同架构中的任何一种来实现,以及适用于非虚拟化环境的各种架构,包括多用户和单用户环境,以及嵌入式环境。因此,装置100还可以代表各种台式计算机,超级计算机,服务器,膝上型计算机,平板电脑,移动设备和其他可编程电子设备等。
每个处理器110可以实现为单线程或多线程处理器和/或单核或多核处理器,而每个存储器112可以被认为包括一个或多个级别的存储器设备,例如基于DRAM的主存储器,以及一个或多个级别的数据,指令和/或组合高速缓存,其中某些高速缓存服务于单个处理器或多个处理器,如本领域所公知的。另外,装置100的存储器可以被认为包括物理上位于装置100中的其他地方的存储器存储器,例如处理器中的任何高速缓冲存储器,以及用作虚拟存储器的任何存储容量,例如存储在大量存储器上或在耦合到设备100的另一计算机上。
装置100在一个或多个内核,管理程序,操作系统等的控制下操作,并且执行或以其他方式依赖于各种计算机软件应用程序,组件,程序,对象,模块,数据结构等,下面将更详细地描述。此外,各种应用程序,组件,程序,对象,模块等也可以在经由网络耦合到装置100的另一计算机中的一个或多个处理器上执行,例如,在分布式或客户端-服务器计算环境中,由此执行所需的处理。实现计算机程序的功能可以通过网络分配给多台计算机。
例如,图1B示出了可以驻留在装置100中的主机106内的各种软件组件118-132。管理程序或虚拟机监视器(VMM)118可以托管一个或多个虚拟机(VM)120和可以为每个虚拟机120分配主机106的一部分物理硬件资源(例如,与一个或多个处理器节点104相关联的处理器,存储器和/或IO资源),这里由一个或多个虚拟处理器(VP)122、虚拟存储器(VMem)124和虚拟输入/输出(VIO)资源126表示。每个虚拟机120可以依次托管操作系统128和可选的中间件130,以及一个或多个作业和/或应用132。应当理解,每个虚拟机120(也可以称为逻辑分区,虚拟服务器或虚拟计算机)可以以模拟单独的物理计算机的方式操作,并且因此可以实际上托管任何能够由计算机托管的任何软件组件。
附加硬件和/或软件组件也可以驻留在装置100中,例如,大容量存储硬件,诸如打印机或显示器的外部输入/输出设备,以及硬件和/或软件管理,例如硬件管理控制台(HMC),通过其可以由管理员管理设备的硬件和/或软件配置。此外,在所示实施例中,还可以支持到一个或多个外部网络134的连接,也可以通过一个或多个存储结构138连接到一个或多个存储系统136。虚拟化环境可以以无数种方式实现,并且可以包括无数个硬件和/或软件变体,因此,本发明不限于这里公开的特定实现。
应当理解,本发明可以是系统,方法和/或计算机程序产品。该计算机程序产品可以包括计算机可读存储介质(或媒介),其上具有计算机可读程序指令,用于使一个或多个处理器执行本发明的各方面。
计算机可读存储介质可以是有形设备,其可以保留和存储指令以供指令执行设备使用。计算机可读存储介质可以是例如但不限于电子存储设备,磁存储设备,光存储设备,电磁存储设备,半导体存储设备或前述的任何合适组合。计算机可读存储介质的更具体示例的非详尽列表包括以下内容:便携式计算机磁盘,硬盘,随机存取存储器(RAM),只读存储器(ROM),可擦除可编程读取器-仅存储器(EPROM或闪存),静态随机存取存储器(SRAM),便携式光盘只读存储器(CD-ROM),数字通用光盘(DVD),记忆棒,软盘,机械编码装置,例如在其上记录有指令的凹槽中的穿孔卡或凸起结构,以及前述的任何合适的组合。这里使用的计算机可读存储介质不应被解释为暂时性信号本身,例如无线电波或其他自由传播的电磁波,通过波导或其他传输介质传播的电磁波(例如,通过的光脉冲)光纤电缆)或通过电线传输的电信号。
本文描述的计算机可读程序指令可以经由网络从计算机可读存储介质或外部计算机或外部存储设备下载到相应的计算/处理设备,例如,因特网,局域网,广域区域网络和/或无线网络。网络可以包括铜传输电缆,光传输光纤,无线传输,路由器,防火墙,交换机,网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配器卡或网络接口从网络接收计算机可读程序指令,并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编指令,指令集架构(ISA)指令,机器指令,机器相关指令,微代码,固件指令,状态设置数据或任一源。以一种或多种编程语言的任意组合编写的代码或目标代码,包括诸如Java,Smalltalk,C++等的面向对象编程语言,以及诸如“C”编程语言或类似编程语言的传统过程编程语言。计算机可读程序指令可以完全在用户的计算机上,部分在用户的计算机上,作为独立的软件包,部分地在用户的计算机上,部分地在远程计算机上或完全在远程计算机或服务器上执行。在后一种情况下,远程计算机可以通过任何类型的网络连接到用户的计算机,包括局域网(LAN)或广域网(WAN),或者可以连接到外部计算机(用于例如,通过互联网使用互联网服务提供商)。在一些实施例中,包括例如可编程逻辑电路,现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来个性化电子电路,以执行本发明的各方面。
下面将参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机程序指令实现。
这些计算机可读程序指令可以被提供给通用计算机,专用计算机或其他可编程数据处理装置的处理器以产生机器,使得指令通过计算机的处理器或其他执行。可编程数据处理装置,创建用于实现流程图和/或框图块中指定的功能/动作的装置。这些计算机可读程序指令还可以存储在计算机可读存储介质中,该计算机可读存储介质可以指示计算机,可编程数据处理装置和/或其他设备以特定方式起作用,使得具有存储在其中的指令的计算机可读存储介质包括一种制品,其包括实现流程图和/或框图块中指定的功能/动作的各方面的指令。
计算机可读程序指令还可以被加载到计算机,其他可编程数据处理装置或其他设备上,以使得在计算机,其他可编程装置或其他设备上执行一系列操作步骤以产生计算机实现的过程,使得在计算机,其他可编程装置或其他设备上执行的指令实现在流程图和/或框图块中指定的功能/动作。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,本文中可以基于在本发明的特定实施例中实现这些指令的应用来识别计算机可读程序指令,其中一个或多个可以在本文中统称为“程序代码”。然而,应当理解,随后的任何特定程序术语仅仅是为了方便而使用,因此本发明不应限于仅用于由这种术语识别和/或暗示的任何特定应用。此外,考虑到通常可以无限数量的方式,其中计算机程序可以被组织成例程,过程,方法,模块,对象等,以及可以在各种软件层之间分配程序功能的各种方式。如果存在于典型计算机(例如,操作系统,库,API,应用程序,小应用程序等)中,则应该理解,本发明不限于这里描述的程序功能的特定组织和分配。
本领域技术人员将认识到图1和图2中所示的示例环境。图1A和1B不旨在限制本发明。实际上,本领域技术人员将认识到,在不脱离本发明的范围的情况下,可以使用其他替代硬件和/或软件环境。
嵌入页面大小提示的页面错误解决方案
大多数现代数据处理系统支持地址转换,并且通常依赖于硬件和软件来解析在虚拟和真实存储器之间进行转换。例如,图2示出了示例数据处理系统200中的地址转换功能。在该数据处理系统中,支持多个页面大小,分段也是如此,使得执行两级翻译,即,首先从有效地址到虚拟地址,然后从虚拟地址到真实地址。然而,应当理解,本发明不限于两级转换,并且可以在地址在虚拟和真实地址空间之间转换的不同环境中实现。为此,下文的讨论将参考由程序指令引用的地址并将其转换为实际地址空间中的地址作为“虚拟地址”。
如图2所示,例如,存储器访问请求,例如尝试向虚拟存储器地址读取或写入,或分配存储器的请求,最初可以由处理器202中的硬件转换逻辑处理,例如,有效到实际地址转换(ERAT)单元208,其在一些实施例中可以使用单独的数据特定和指令特定单元(dERAT和iERAT)来实现。如果在ERAT 208上发生命中,则可以在处理器202内处理地址转换;然而,如果发生未命中,则存储器访问请求通常被转发到存储器控制器或存储器管理单元(MMU)204,其可以与处理器202在相同或不同的芯片上。MMU 204可以使用硬件转换逻辑来处理该请求,该逻辑包括一个或多个转换后备缓冲器(TLB)和/或段旁视缓冲器(SLB)210。响应于TLB和/或SLB 210上的命中,可以在MMU210内处理存储器访问请求;然而,如果发生未命中,则通常向软件206,例如,操作系统(OS),管理程序,虚拟机监视器,内核或数据处理系统中的其他低级软件,发信号通知页面错误,以访问各种统称为硬件页表(HPT)212的软件数据结构,从而解决页面错误。
应当理解,每个ERAT 208,SLB/TLB 210和HPT 212可以至少包括映射在两个不同地址之间的地址转换数据,例如,在虚拟或有效地址与真实地址之间。在一些实施例中,该地址转换数据可以被实现为并且被称为页表条目(PTE)。然而,应当理解,PTE可以包括附加信息,例如限制对特定进程或进程类型或特定访问类型(例如,只读)的访问的保护数据,诸如有效/无效指示符或脏指示符的状态数据,例如计数器或最近最少使用的指示符的跟踪数据,页面大小数据等。此外,虽然在一些实施例中,每个ERAT 208,SLB/TLB 210和HPT 212的PTE可以类似地配置,而在其他实施例中,PTE可以在存储器层级的不同级别彼此不同,并且可以包括与其他级别不同的、附加的或更少的数据,因此对在存储器层级的不同级别之间传递的PTE或虚拟/有效地址的引用可以是包括修改数据、补充附加数据和/或丢弃与PTE相关联的数据,或与格式化PTE相关联的虚拟/有效地址,或适合于在该层次结构那个层级实现的特定数据结构的格式的虚拟/有效地址。
应当理解,可以在本发明的各种实施例中使用各种各样的地址转换实现,因此本发明不限于图2的实现。例如,在非均匀存储器访问(NUMA)环境、多核环境和其他环境,地址转换逻辑和/或功能可以在整个数据处理系统中不同地分布,并且数据结构,缓冲器,表等的各种组合可以用于维护地址转换数据或PTE供符合本发明的数据处理系统的地址转换功能使用。例如,HPT 212可以在一些实施例中使用多个表、多级表、嵌套表、虚拟化表来实现,以试图最小化与错过硬件转换逻辑的地址转换操作相关联的等待时间。还应当理解,在一些实施例中,由于需要潜在地访问多个数据结构,以及可能需要从较慢的存储器或甚至大容量或持久存储中检索那些数据结构,因此与执行地址转换操作相关联的等待时间可能不同。
此外,应当理解,在本发明的各种实施例中,可以支持多个页面大小。通常,大于默认大小的页面(例如,在一些实施例中为4K或4096字节)可以被称为大页面或巨大页面。大页面可能是有用的,例如,具有某些类型的工作负载,例如,当程序包括相对大量的连续数据和/或指令和/或频繁和/或重复访问大块数据时。相反,其他工作负载(例如,存储器访问更加分散且随机的工作负载),更小的页面大小可以提供更好的性能。
在一些传统方法中,需要在开机时分配大于默认大小的页面,而在其他传统方法中,可以通过使用“透明”巨大页面来避免预分配,其中操作系统或者类似的软件试图收集顺序页面并将翻译执行到大页面或巨大页面中。然而,通常操作系统不知道特别适合使用大页面或巨大页面的条件,因此操作系统和其他基于软件的地址转换逻辑通常具有有限的能力来智能地分配不同大小的页面以考虑不同类型的工作负载或场景。
然而,与本发明一致的实施例可以用于通过向操作系统、管理程序/虚拟机管理器或者数据处理系统中的其他软件实现的页面错误处理逻辑,提供页面大小提示来优化数据处理系统中的存储器分配和页面错误的处理。页面大小提示可以嵌入进,例如在这样的数据处理系统中执行的程序中的程序代码指令所请求的虚拟地址,特别是在虚拟地址的保留和/或未使用的字段内。然后,可以由软件实现的页面错误处理逻辑读取页面大小提示,以控制响应于存储器访问请求而分配的页面大小和/或响应于存储器访问请求而优化来自一个或多个硬件页面表的地址转换数据的搜索。
在与本发明一致的一些实施例中,例如,由处理器的硬件转换逻辑生成的页面错误可以由软件页面错误处理程序检测,确定被编码到虚拟地址的未使用和保留字段中的页面大小提示,然后可以使用所确定的页面大小提示对虚拟地址执行软件地址转换操作。如下面将变得更加明显的,在一些实施例中,这样做使得能够通过执行程序将页面大小提示无缝地传送到软件页面错误处理程序以通过部分地减少和访问数据结构,例如硬件页面表等,相关联的延迟来加速存储器分配和/或地址转换。
在这方面,硬件转换逻辑可以被认为包括各种类型的硬件实现的地址转换功能,例如,可以在处理器,处理器核,存储器控制器,存储器管理单元,高速缓存控制器等内实现,并且包括各种数据结构,例如ERAT,SLB,TLB等。同样,软件页面错误处理程序可以被认为包括各种类型的软件实现的地址转换功能,例如,可以在操作系统,内核,管理程序,虚拟机监视器或用于访问各种类型的翻译数据结构的其他低级软件中实现,该各种类型的翻译数据结构包括各种类型的页表。
在一些实施例中,可以配置软件页面错误处理程序以实现各种类型的软件地址转换操作。可以执行的一种类型的软件地址转换操作是搜索页表条目或其他地址转换数据,以用于完成从虚拟地址到实际地址的地址转换。可以执行的另一种类型的软件地址转换操作是分配新的存储器页面,例如,响应于确定所请求的虚拟地址尚未被映射到实际地址并且还没有为该虚拟地址分配存储器页面。附加的软件地址转换操作可以包括各种管理操作,例如修改或解除分配存储器页面,将存储器页面交换进出主存储器等。
现在转到图3,在220处示出了适合与通信页面大小提示结合使用的示例有效或虚拟地址格式。格式220具体地表示多种典型地址格式中的任何一种,其可结合本发明的一些实施例使用,包括表示对应于有效或虚拟地址的存储页面的偏移的偏移字段222以及一起表示虚拟页面的唯一标识符的索引和标记字段224和226。例如,索引字段224可用于寻址包含PTE的数据结构,标记字段226用于将索引页面与映射到相同索引的其他页面区分开。在一些实施例中,可以省略标签字段226,索引字段224足以在数据结构中寻址页面。
格式220还可以可选地包括一个或多个标志228,其可以提供诸如状态信息,访问控制信息或其他信息的信息,如受益于本公开的本领域普通技术人员将理解的。
格式220还可以包括保留字段230,其包括未使用和保留的一个或多个比特。在本发明的上下文中,未使用和保留是指虚拟或有效地址中的字段,其由系统明确保留以供将来使用,并且不用于地址转换目的或寻址存储器中的位置。因此,在保留字段230内,可以在与本发明一致的实施例中编码页面大小提示。
作为一个示例实现,在64位基数转换的情况下,例如,如在Power8架构中实现的,10比特(例如,比特2-11Big Endian或比特61-52Little Endian)由该体系结构保留并不用于地址转换目的或以其他方式引用内存。在一个示例实施例中,该字段的一个或多个比特可用于提供页面大小提示,如下表I所示:
I:页面大小提示编码
利用上述编码,有效地址可以成为编译器、链接器和应用程序的惯例,以请求操作系统或其他基于软件的地址转换功能以进行转换。另外,在一些实施例中,该编码可以合并到头文件中,并且可以针对操作系统、编译器、链接器和/或应用程序的新编译而改变。
应当理解,在一些实施例中,保留字段230中的非零值可以导致存储器管理单元或其他硬件转换逻辑对非法地址条件的断言。传统上,这种情况通常导致操作系统终止应用程序或设备驱动程序。然而,在一些实施例中,可以捕获该条件并将其用于提供用于地址转换目的的页面大小提示。而且,在一些实施例中,硬件转换逻辑可以包括可配置模式,其可以被启用或禁用,以便防止被发信号通知(即,使得硬件转换逻辑简单地忽略非零比特)的情况。这样,每当使用页面大小提示时,可以适当地设置硬件转换逻辑的模式。
现在转到图4,该图示出了用于软件页面错误处理器的操作序列250,该软件页面错误处理器实现了以与本发明一致的方式结合对页面大小提示的支持的软件实现的页面错误处理逻辑。例如,响应于硬件转换逻辑对页面错误的断言,可以启动该操作序列,并且可以在OS,管理程序,虚拟机监视器,内核或其他低级软件中实现该操作序列。此外,序列250响应于与尚未分配的有效地址相关联的页面错误而实现新存储器页面的自动分配,但是应当理解,在其他实施例中,处理存储器分配可以与页面错误处理分开。
向序列250呈现虚拟地址,例如有效地址,并且在框252中通过在实现环境的硬件页表的一个或多个数据结构中搜索匹配的页表条目开始。现在推迟搜索匹配的页表条目所涉及的操作(下面结合图5讨论),控制传递到框254,其中确定匹配的页表条目是否已经找到。如果是,则控制转到框256以使用所定位的页表条目来响应页面错误,其方式对于受益于本公开的本领域普通技术人员来说是显而易见的。然而,如果未找到,则块254将控制传递到块258以访问有效地址的一个或多个保留位,以确定页面大小提示是否已被编码到有效地址中,例如,通过应用掩码并确定是否任何未屏蔽的位都是非零值。如果未屏蔽的比特都为零,则框260将控制传递到框262,以将具有默认存储页面大小的新存储页面分配给有效地址,因为在有效地址中没有编码页面大小提示。新内存页面的分配可以包括通过为内存页面创建新的页面表条目来保留进程的内存页面,以及将该页面交换到主内存中,或者对于受益于本公开的本领域普通技术人员来说是显而易见的其他操作或操作的组合。特别是在包含对应于不同页面大小的多个页面大小特定数据结构的硬件页面表的情况下,新页面表条目的创建可以包括在特定于默认页面大小的数据结构中创建新页面表条目。
另一方面,如果块260确定非零值存储在有效地址的未屏蔽位中,则在有效地址中编码页面大小提示,并且控制转到块264以确定是否页面大小提示的请求的内存页面大小被允许。例如,如果请求的内存量不可用,则可以拒绝所请求的内存页面大小。如果不允许,控制转到框262以分配默认页面大小;然而,如果允许,则控制转到框266以分配具有由页面大小提示指示的所请求页面大小的新存储器页面。在不同数据结构维持与不同页面大小相关联的页表条目的情况下,例如,可以在特定于由页面大小提示指示的页面大小的数据结构中为新存储页面创建新页表条目。在完成块256,262或266中的任何一个时,认为页面错误被处理,并且序列250完成。
这样,利用序列250,可以使用编码到有效地址中的页面大小提示来创建新的页面表条目,并基于由页面大小提示指示的页面大小来分配新的存储器页面。然而,在一些实施例中,页面大小提示可用于加速和/或简化对已经分配的存储器页面的页面错误的处理。例如,图5示出了用于实现对图4的PTE块252的搜索的示例操作序列。可以理解,类似的操作序列也可以用于存储器分配与页面错误分开处理的实现中。
首先,在框280中,访问输入到页面错误处理程序的有效地址的一个或多个保留位,以确定页面大小提示是否已被编码到有效地址中,例如,通过应用掩码和确定是否有任何未屏蔽的比特是非零值。如果未屏蔽的比特全为零,则框282将控制传递到框284以遍历各种硬件页表数据结构以尝试在假设默认页面大小的情况下找到有效地址的匹配页表条目。在一些实施例中,缺少页面大小提示还可以导致定位与具有除默认页面大小之外的页面大小的存储器页面相对应的匹配页面表条目。还应当理解,在框284中执行的搜索也可能在计算上是昂贵的,因为可能需要访问若干不同的数据结构以尝试定位匹配的页表条目,甚至可能需要从大容量存储器中检索,受益于本公开的本领域普通技术人员将理解。因此,块286确定是否找到匹配的页表条目,如果是,则在块288返回匹配的页表条目。然而,如果不是,则控制转到块290以返回未找到的指示。
另一方面,如果块282确定非零值存储在有效地址的未屏蔽位中,则在有效地址中编码页面大小提示,并且控制转到块292以搜索与页面大小提示指示的页面大小相关联的一个或多个数据结构。考虑到预期的页面大小是已知的,因此在块292中执行的搜索可以比完整搜索在计算上更便宜,因此页面大小提示辅助搜索可以比完全搜索更有效,并且在一些实施例中,减少与页表错误相关的延迟。
框294接下来确定是否找到匹配的页面表,如果是,则控制转到框288以返回匹配的页面表条目。否则,框294可以将控制传递到框284以尝试完全搜索。然而,在其他实施例中,可能不需要完全搜索,并且框294可以通过将控制直接传递到框290来返回未找到的指示。这样,利用框252,可以使用编码到有效地址的页面大小提示,基于由页面大小提示指示的页面大小来来加速页面表条目的位置。在一些实施例中,例如,加速可以由于绕过对硬件页表遍历时通常会访问的至少一个数据结构的访问以获取缺少编码页大小提示的内存访问指令而发生。
应当理解,可以以与本发明一致的多种方式将页面大小提示编码到有效或虚拟地址中。在一些实施例中,例如,可以将页面大小提示编码到与构建程序有关的虚拟地址,例如,在程序的编译,优化,链接,安装或部署期间。在这样的实施例中,在构建程序期间,页面大小提示可以被编码到由程序中的存储器访问指令引用的一个或多个虚拟地址的未使用和保留字段中,并且程序可以利用存储器访问指令构建,使得当检测到由程序执行的数据处理系统的硬件转换逻辑的存储器访问指令引起的页面错误时,可以在执行软件地址转换操作时使用页面大小提示。
例如,图6示出了构建程序序列的操作300,其包括在本发明的一些实施例中可以支持的三种不同场景。在图6的示例中,页面大小提示被示为响应于编译器指令(框302-304),响应于优化(框306-310),并且响应于生成可执行文件(框312-314),被编码到存储器访问指令中。在构建程序期间执行的其他操作,例如,解析源代码,生成中间代码,运行各种代码优化,生成可执行代码的打包代码,将代码与其他可执行代码和/或库链接,部署或安装代码等,为了简化下文的讨论,从图6中省略,但是应该理解,这些操作在本领域中通常是理解的,并且将这里描述的功能结合到这些操作中的任何一个都在受益于本公开的本领域普通技术人员的能力之内。然而,图6在框316中示出了作为构建的结果的一个或多个可执行文件的输出,应当理解,其可以包括具有编码到未使用和保留的有效或虚拟地址的字段的页面大小提示的一个或多个存储器访问指令。还应当理解,在一些实施例中,可能不支持图6中所示的所有三种情形。还应当理解,在其他实施例中,可以使用不同的场景将页面大小提示编码到程序的存储器访问指令中,因此本发明不限于图6中所示的特定场景。
例如,框302-304示出了应用程序开发者将编译器指令插入正在开发的应用程序的源代码中的情形,其可以由编译器检测(框302)以使编译器修改程序中的一个或多个存储器访问指令以将页面大小提示编码到那些存储器访问指令中(框304)。例如,编译器指令可以为所有或部分源代码启用或禁用页面大小提示编码。编译器指令还可以为特定存储器分配指令、特定代码段或某些类型的指令(例如,用于获取数据的指令与获取其他程序指令的指令等)指定期望的页面大小。指令可以与单个指令、代码段、特定方法、类或模块、或整个程序相关联。通常,指令使应用程序开发人员能够控制程序构建过程,以使正在开发的应用程序使用应用程序开发人员所需的页面大小。然而,还应理解,在其他实施例中,开发者还可以以其他方式控制页面大小提示的使用。
另一方面,框306-310示出了编译器例如在优化期间识别某些页面大小对于某些存储器访问指令或请求是最佳的情形。例如,作为优化的一部分,框306可以分析存储器请求模式以尝试识别用于编码页面大小提示的合适候选者。响应于识别这样的候选者,框308可以将控制转移到框310以修改与这些候选者相关联的存储器访问指令以编码用于合适页面大小的页面大小提示。例如,当确定程序中的关键代码段一致访问的存储量大于默认页面大小时,可能存在合适的候选者,使得变得有利以在单个、较大的页面而不是多个页面内维持整个存储器量,否则可能会被换入和换出以响应其他内存流量。
框312-314示出了另一种场景,其中编译器或链接器可以确定在构建过程期间生成的任何可执行文件是否适合特定页面大小。响应于检测到这样的场景,例如,块312可以将控制传递到块314,以将程序配置为以预定页面大小加载,例如,通过将页面大小提示编码到为程序(或者为特定模块,库,部分,类,文件等)分配存储器的指令中。因此,例如,如果可以确定编译的应用程序将适合单个2MB页面,则在一些实施例中可能希望将应用程序配置为在加载时请求2MB页面,使得整个应用程序被加载到单个内存页面中。通过这样做,避免了页面交换以便为应用程序加载各种模块或代码段,从而在适当的场景中提高了整体应用程序性能。
因此,符合本发明的实施例可以使得未使用和保留的虚拟或有效地址位能够被重新利用以将页面大小提示传达给操作系统、管理程序、虚拟机监视器、内核或其他数据处理系统中的低级软件,以和页面错误处理结合使用。此外,在一些实施例中,可以在执行程序之前执行实际编码,并且在一些实施例中,可以在程序的编译,链接,部署或安装期间执行实际编码。
此外,在一些实施例中,构建过程还可以包括在程序中并入一个或多个指令以配置数据处理系统的程序硬件转换逻辑以在响应于虚拟或有效地址的未使用和保留字段中的非零值而禁用生成非法地址通知的模式下操作。在其他实施例中,硬件转换逻辑可以不生成非法地址通知,并且在一些实施例中,适当模式的选择可以和页面大小提示启用程序(例如由操作系统)的执行分开。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (20)
1.一种在支持多个存储页面大小的类型的数据处理系统中处理页面错误的方法,该方法包括:
检测由处理器的硬件转换逻辑产生的页面错误,该页面错误与由处理器执行的程序代码请求的虚拟地址相关联;
从所述虚拟地址确定编码到所述虚拟地址的未使用和保留的字段的页面大小提示;和
使用所确定的页面大小提示对所述虚拟地址执行软件地址转换操作。
2.如权利要求1所述的方法,其中在执行所述程序代码之前将所述页面大小提示编码到所述未使用和保留的字段中。
3.如权利要求2所述的方法,其中,在编译、链接、部署或安装所述程序代码期间,将页面大小提示编码到所述未使用和保留的字段中。
4.根据权利要求1所述的方法,其中所述硬件转换逻辑可配置为以第一和第二模式操作,其中在所述第一模式中,响应于所述虚拟地址的所述未使用和保留的字段中的一个或多个值,所述硬件转换逻辑生成非法地址通知,其中在第二模式中,响应于所述虚拟地址的所述未使用和保留的字段中的一个或多个值被禁用,所述硬件转换逻辑生成非法地址通知,并且其中该方法还包括配置第二种模式下的所述硬件转换逻辑。
5.如权利要求4所述的方法,其中,所述硬件转换逻辑被配置为,在第一模式中,响应于所述虚拟地址的未使用和保留的字段中的非零值,生成非法地址通知。
6.如权利要求1所述的方法,还包括:基于可用存储器,选择性地分配与所确定的页面大小提示相对应的页面大小。
7.如权利要求1所述的方法,其中在搜索硬件页表的一个或多个数据结构之前执行确定所述页面大小提示,并且其中使用所确定的页面大小提示对所述虚拟地址执行所述软件地址转换操作包括使用所确定的页面大小提示访问所述一个或多个数据结构。
8.如权利要求7所述的方法,其中,所述一个或多个数据结构包括至少被配置为为特定页面大小的页面存储地址转换信息的至少一个页面大小特定的数据结构,并且其中使用所确定的页面大小提示为所述虚拟地址执行软件地址转换操作包括,使用所确定的页面大小提示来访问被配置为为与所述页面大小提示相关联的所述页面大小存储地址转换信息的页面大小特定的数据结构。
9.根据权利要求8所述的方法,其中,使用所确定的页面大小提示为所述虚拟地址执行所述软件地址转换操作包括,绕过对硬件页表遍历时会访问的至少一个其他数据结构的访问以获取缺少编码页大小提示的内存访问指令。
10.如权利要求9所述的方法,还包括:响应于与由处理器执行的程序代码所请求的第二虚拟地址相关联的第二页错误并且缺少编码的页面大小提示,遍历所述硬件页面表的多个数据结构以识别与所述第二虚拟地址对应的页表条目。
11.根据权利要求1所述的方法,其中在为所述虚拟地址分配存储器页面之前执行确定所述页面大小提示,所述方法还包括为具有由所述页面大小提示指示的页面大小的所述虚拟地址分配所述所述存储器页面。
12.如权利要求11所述的方法,其中,响应于确定允许由页面大小提示指示的所述页面大小,允许为具有由所述页面大小提示指示的页面大小的所述虚拟地址分配存储器页面。
13.如权利要求11所述的方法,还包括:响应于与由所述处理器执行的程序代码所请求的并且缺少编码的页面大小提示的第二虚拟地址相关联的第二页面错误,为具有默认的页面大小的所述虚拟地址分配存储器页。
14.如权利要求1所述的方法,还包括:通过检测未使用和保留的字段的多个比特的至少一个子集中的非零值,从所述虚拟地址确定页面大小提示被编码到所述虚拟地址的所述未使用和保留的字段中。
15.一种构建程序的方法,该方法包括:
将页面大小提示编码到由存储器访问指令引用的虚拟地址的未使用和保留的字段;和
利用所述存储器访问指令构建程序,使得在检测到由程序执行的数据处理系统的硬件转换逻辑的存储器访问指令引起的页面错误时,在执行软件地址转换时使用页面大小提示。
16.如权利要求15所述的方法,其中,在程序的汇编或链接期间执行将所述页面大小提示编码到由所述存储器访问指令引用的所述虚拟地址的所述未使用和保留的字段中。
17.如权利要求15所述的方法,其中,响应于确定所述程序的可执行文件将适合于和所述页面大小提示关联的页面大小,执行将所述页面大小提示编码到由所述存储器访问指令引用的所述虚拟地址的所述未使用和保留的字段中。
18.如权利要求15所述的方法,其中,响应于在所述程序的优化期间分析数据存储器请求模式,执行将所述页面大小提示编码到由所述存储器访问指令引用的所述虚拟地址的所述未使用和保留的字段中。
19.一种支持多个存储页面大小的装置,该装置包括:
至少一个处理器,其包括硬件转换逻辑;和
在由至少一个处理器执行时配置的程序代码,用于通过以下方式处理页面错误:
检测由处理器的硬件转换逻辑产生的页面错误,该页面错误与由所述处理器执行的程序代码请求的虚拟地址相关联;
从所述虚拟地址确定编码到所述虚拟地址的所述未使用和保留的字段的页面大小提示;和
使用所确定的页面大小提示对所述虚拟地址执行软件地址转换操作。
20.一种程序产品,包括:
非瞬时性计算机可读介质;和
程序代码,其存储在非瞬时性计算机可读介质上并且在由至少一个处理器执行时配置,以通过以下方式处理支持多个存储器页面大小的类型的数据处理系统中的页面错误:
检测由处理器的硬件转换逻辑产生的页面错误,该页面错误与由所述处理器执行的程序代码请求的虚拟地址相关联;
从所述虚拟地址确定编码到所述虚拟地址的未使用和保留的字段的页面大小提示;和
使用所确定的页面大小提示对所述虚拟地址执行软件地址转换操作。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/163,372 US10528476B2 (en) | 2016-05-24 | 2016-05-24 | Embedded page size hint for page fault resolution |
US15/163,372 | 2016-05-24 | ||
PCT/IB2017/052790 WO2017203387A1 (en) | 2016-05-24 | 2017-05-12 | Page fault resolution |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109074316A true CN109074316A (zh) | 2018-12-21 |
CN109074316B CN109074316B (zh) | 2023-05-12 |
Family
ID=60412685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780027901.1A Active CN109074316B (zh) | 2016-05-24 | 2017-05-12 | 页面错误解决方案 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10528476B2 (zh) |
JP (1) | JP6764485B2 (zh) |
CN (1) | CN109074316B (zh) |
DE (1) | DE112017001027B4 (zh) |
GB (1) | GB2565495B (zh) |
WO (1) | WO2017203387A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11768769B2 (en) * | 2016-04-25 | 2023-09-26 | Netlist, Inc. | Uniform memory access in a system having a plurality of nodes |
WO2017189620A1 (en) * | 2016-04-25 | 2017-11-02 | Netlist, Inc. | Method and apparatus for uniform memory access in a storage cluster |
US10572337B2 (en) | 2017-05-01 | 2020-02-25 | International Business Machines Corporation | Live partition mobility enabled hardware accelerator address translation fault resolution |
US10990463B2 (en) | 2018-03-27 | 2021-04-27 | Samsung Electronics Co., Ltd. | Semiconductor memory module and memory system including the same |
KR102581318B1 (ko) | 2018-04-04 | 2023-09-25 | 삼성전자주식회사 | 반도체 메모리 모듈 및 반도체 메모리 모듈을 포함하는 메모리 시스템 |
EP3899719A4 (en) * | 2018-12-21 | 2022-07-06 | INTEL Corporation | VIRTUALIZATION OF PROCESS ADDRESS SPACE IDENTIFIERS USING HARDWARE PALL INDICATORS |
US10936507B2 (en) * | 2019-03-28 | 2021-03-02 | Intel Corporation | System, apparatus and method for application specific address mapping |
CN113377490A (zh) * | 2020-03-10 | 2021-09-10 | 阿里巴巴集团控股有限公司 | 虚拟机的内存分配方法、装置和系统 |
KR20210141156A (ko) * | 2020-05-15 | 2021-11-23 | 삼성전자주식회사 | 페이지 장애에 기초하여 메모리 고장을 예견하고, 예견되는 메모리 고장을 관리하는 시스템의 운영 체계 핸들링 |
US11429590B2 (en) | 2020-10-15 | 2022-08-30 | International Business Machines Corporation | Protecting against invalid memory references |
US11966331B2 (en) | 2020-12-30 | 2024-04-23 | International Business Machines Corporation | Dedicated bound information register file for protecting against out-of-bounds memory references |
US11983532B2 (en) | 2020-12-30 | 2024-05-14 | International Business Machines Corporation | Optimize bound information accesses in buffer protection |
KR102552592B1 (ko) * | 2021-07-16 | 2023-07-07 | 성균관대학교산학협력단 | Numa 시스템의 동작 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09319658A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 可変ページサイズのメモリ管理方式 |
US6549997B2 (en) * | 2001-03-16 | 2003-04-15 | Fujitsu Limited | Dynamic variable page size translation of addresses |
US20050027962A1 (en) * | 2003-07-31 | 2005-02-03 | David Zhang | System and method for encoding page size information |
CN101046774A (zh) * | 2006-03-28 | 2007-10-03 | 国际商业机器公司 | 使用替代页池管理dma写入页错误的计算机实现方法和装置 |
US20080183931A1 (en) * | 2007-01-30 | 2008-07-31 | Texas Instruments Incorporated | Method, system and device for handling a memory management fault in a multiple processor device |
US20110283040A1 (en) * | 2010-05-13 | 2011-11-17 | International Business Machines Corporation | Multiple Page Size Segment Encoding |
CN102792285A (zh) * | 2010-03-15 | 2012-11-21 | Arm有限公司 | 层级转换表控制 |
WO2013085794A1 (en) * | 2011-12-06 | 2013-06-13 | Advanced Micro Devices, Inc. | Method and apparatus for servicing page fault exceptions |
US20140379955A1 (en) * | 2011-03-31 | 2014-12-25 | Yaozu Dong | Memory mirroring and redundancy generation for high availability |
CN105393229A (zh) * | 2013-07-17 | 2016-03-09 | 比特梵德知识产权管理有限公司 | 虚拟机中的页面错误注入使得经换出的存储器页面映射到虚拟机虚拟化存储器中 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60118937A (ja) | 1983-11-30 | 1985-06-26 | Sharp Corp | マルチ・タスク制御用デバイス |
US7043622B2 (en) * | 2002-12-23 | 2006-05-09 | Lsi Logic Corporation | Method and apparatus for handling storage requests |
GB0325788D0 (en) | 2003-11-05 | 2003-12-10 | Ibm | Memory allocation |
US20060036830A1 (en) | 2004-07-31 | 2006-02-16 | Dinechin Christophe De | Method for monitoring access to virtual memory pages |
US9081501B2 (en) | 2010-01-08 | 2015-07-14 | International Business Machines Corporation | Multi-petascale highly efficient parallel supercomputer |
US20130141446A1 (en) | 2011-12-06 | 2013-06-06 | Advanced Micro Devices, Inc. | Method and Apparatus for Servicing Page Fault Exceptions |
US9058284B1 (en) | 2012-03-16 | 2015-06-16 | Applied Micro Circuits Corporation | Method and apparatus for performing table lookup |
US20130318307A1 (en) * | 2012-05-23 | 2013-11-28 | Alexander Rabinovitch | Memory mapped fetch-ahead control for data cache accesses |
US9235529B2 (en) | 2012-08-02 | 2016-01-12 | Oracle International Corporation | Using broadcast-based TLB sharing to reduce address-translation latency in a shared-memory system with optical interconnect |
US8930596B2 (en) | 2012-11-30 | 2015-01-06 | International Business Machines Corporation | Concurrent array-based queue |
US9864698B2 (en) | 2013-11-04 | 2018-01-09 | International Business Machines Corporation | Resolving cache lookup of large pages with variable granularity |
KR102225525B1 (ko) | 2014-04-08 | 2021-03-09 | 삼성전자 주식회사 | 하드웨어 기반 메모리 관리 장치 및 메모리 관리 방법 |
-
2016
- 2016-05-24 US US15/163,372 patent/US10528476B2/en active Active
-
2017
- 2017-05-12 GB GB1819512.3A patent/GB2565495B/en active Active
- 2017-05-12 DE DE112017001027.6T patent/DE112017001027B4/de active Active
- 2017-05-12 WO PCT/IB2017/052790 patent/WO2017203387A1/en active Application Filing
- 2017-05-12 CN CN201780027901.1A patent/CN109074316B/zh active Active
- 2017-05-12 JP JP2018560062A patent/JP6764485B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09319658A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 可変ページサイズのメモリ管理方式 |
US6549997B2 (en) * | 2001-03-16 | 2003-04-15 | Fujitsu Limited | Dynamic variable page size translation of addresses |
US20050027962A1 (en) * | 2003-07-31 | 2005-02-03 | David Zhang | System and method for encoding page size information |
CN101046774A (zh) * | 2006-03-28 | 2007-10-03 | 国际商业机器公司 | 使用替代页池管理dma写入页错误的计算机实现方法和装置 |
US20080183931A1 (en) * | 2007-01-30 | 2008-07-31 | Texas Instruments Incorporated | Method, system and device for handling a memory management fault in a multiple processor device |
CN102792285A (zh) * | 2010-03-15 | 2012-11-21 | Arm有限公司 | 层级转换表控制 |
US20110283040A1 (en) * | 2010-05-13 | 2011-11-17 | International Business Machines Corporation | Multiple Page Size Segment Encoding |
US20140379955A1 (en) * | 2011-03-31 | 2014-12-25 | Yaozu Dong | Memory mirroring and redundancy generation for high availability |
WO2013085794A1 (en) * | 2011-12-06 | 2013-06-13 | Advanced Micro Devices, Inc. | Method and apparatus for servicing page fault exceptions |
CN105393229A (zh) * | 2013-07-17 | 2016-03-09 | 比特梵德知识产权管理有限公司 | 虚拟机中的页面错误注入使得经换出的存储器页面映射到虚拟机虚拟化存储器中 |
Non-Patent Citations (1)
Title |
---|
朱贺飞等: "针对嵌入式系统的存储器管理单元设计", 《计算机工程与应用》 * |
Also Published As
Publication number | Publication date |
---|---|
JP6764485B2 (ja) | 2020-09-30 |
DE112017001027T5 (de) | 2018-12-27 |
CN109074316B (zh) | 2023-05-12 |
US10528476B2 (en) | 2020-01-07 |
GB2565495B (en) | 2021-11-03 |
GB2565495A (en) | 2019-02-13 |
GB201819512D0 (en) | 2019-01-16 |
WO2017203387A1 (en) | 2017-11-30 |
US20170344489A1 (en) | 2017-11-30 |
DE112017001027B4 (de) | 2023-05-04 |
JP2019523920A (ja) | 2019-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109074316A (zh) | 页面错误解决方案 | |
JP5735070B2 (ja) | パーティション分割されたシステムにおいて、デバイスがメモリにアクセスするための、ゲスト・アドレスからホスト・アドレスへの変換 | |
JP4768083B2 (ja) | ゲスト構成の1つ又は複数のゲスト・プロセッサのトポロジを発見するための方法 | |
US9152570B2 (en) | System and method for supporting finer-grained copy-on-write page sizes | |
US9880941B2 (en) | Sharing an accelerator context across multiple processes | |
JP5179597B2 (ja) | 構成の仮想トポロジの変化 | |
US11119942B2 (en) | Facilitating access to memory locality domain information | |
US11132290B2 (en) | Locality domain-based memory pools for virtualized computing environment | |
US20170003963A1 (en) | Cleared memory indicator | |
US11068418B2 (en) | Determining memory access categories for tasks coded in a computer program | |
US10387325B2 (en) | Dynamic address translation for a virtual machine | |
US10204060B2 (en) | Determining memory access categories to use to assign tasks to processor cores to execute | |
US10691590B2 (en) | Affinity domain-based garbage collection | |
US20090037685A1 (en) | Fair memory resource control for mapped memory | |
US20230185593A1 (en) | Virtual device translation for nested virtual machines | |
US20230029331A1 (en) | Dynamically allocatable physically addressed metadata storage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |