CN109067737B - 一种输出非同步保序条件下的拟态判决装置及方法 - Google Patents

Abstract

本发明涉及网络空间安全防护技术领域。本发明公开一种输出非同步保序条件下的拟态判决装置，包括写入控制器、存储器和判决器；所述写入控制器用于接收异构功能等价体的处理结果数据，根据处理结果数据得到存储器对应的存储地址，并将处理结果数据存储到对应的存储地址中；所述存储器用于暂存异构功能等价体的处理结果数据；所述判决器用于读取存储器里的处理结果数据，并进行判决输出。本发明还公开一种输出非同步保序条件下的拟态判决方法。本发明使得乱序到达的数据也能够方便地完成比对和判决。

Description

一种输出非同步保序条件下的拟态判决装置及方法

技术领域

本发明涉及网络空间安全防护技术领域，尤其涉及一种输出非同步保序条件下的拟态判决装置及方法。

背景技术

随着网络技术的不断发展，网络空间安全的重要性愈发凸显。拟态防御架构是一种应对网络攻击威胁的新思想，通过构建动态异构冗余的系统架构和运行机制实现基于未知漏洞或后门的入侵防御。典型的拟态防御架构可参考专利“一种封装异构功能等价体的装置、方法及设备”，结构图如图1所示。

在拟态防御架构中，冗余控制器接收外部控制参数，生成冗余调度策略和输出仲裁策略，分别发送给输入代理器和输出代理器。输入代理器依据接收到的冗余调度策略选择相应的异构功能等价体响应外部服务请求，异构功能等价体将处理结果发送至输出代理器，输出代理器根据冗余控制器下发的输出仲裁策略，对异构功能等价体的输出结果进行拟态判决，最终选择一路作为系统输出。

输出代理器的仲裁策略，较有代表性的包括多数一致性判决策略(参见文献[DFMcallister, CE Sun, MA Vouk. Reliability of Voting in Fault-Tolerant SoftwareSystems for Small Output-Spaces. IEEE Transactions on Reliability, 1990 , 39(5) :524-534])、基于权重的判决策略（参见文献[L Nordmann, H Pham. WeightedVoting Systems. IEEE Transactions on Reliability,2002 , 48 (1) :42-49]）以及随机判决策略（参见文献[一种异构功能等价体输出服务响应的装置. 申请公布号:CN106161418 A 申请公布日：2016.11.23]）等。多数一致性判决将多路待判决的结果进行比较，选择其中多数一致的结果作为输出，若出现都不一致或者有相同数量的多数一致情况，则随机选择一个（多数一致）结果作为输出；基于权重的判决策略考虑各路输出的优先性，依据相应的控制策略为每路输出赋予一个不同的权值，根据权值大小进行判决；随机判决策略则从安全角度出发，判决策略存在一定的随机性，降低攻击者对目标系统的嗅探能力。

目前，拟态架构系统中，多数一致性判决虽然能自动有效地排除受攻击入侵的异构功能等价体输出，确保系统安全性，但是仍存在一定局限性。表现为以异构功能等价体的输出同步有序为前提，即多个异构功能等价体针对同一任务的处理结果在同一时刻同步地输出给判决器，由判决器进行判决。在时间维度上，多个任务的输出结果互不干扰。

然而在实际应用中，该前提条件往往无法满足。首先，多个异构功能等价体的性能往往不严格相同，导致对同一任务的处理时间有差异，结果输出往往不能同步。此外，随着多核、多任务处理等技术的发展，以及执行体多任务调度策略的差异，使得后抵达任务先处理完成成为可能，导致在任务序列输入完全一致的情况下，多个异构执行体的处理结果输出可能乱序。这给判决器的判决带来挑战。

发明内容

针对上述问题，本发明提出了一种输出非同步保序条件下的拟态判决装置及方法，使得乱序到达的数据也能够方便地完成比对和判决。

为了实现上述目的，本发明采用以下技术方案：

一种输出非同步保序条件下的拟态判决装置，包括写入控制器、存储器和判决器；

所述写入控制器用于接收异构功能等价体的处理结果数据，根据处理结果数据得到对应的存储地址，并将处理结果数据存储到存储器对应的存储地址中；

所述存储器用于暂存异构功能等价体的处理结果数据；

所述判决器用于读取存储器里的处理结果数据，并进行判决输出。

进一步地，所述存储器的存储空间被划分为多个地址块，每个地址块分配有地址，每个地址块包含存储标志、时间戳、存储数据三部分内容，所述存储标志用于标识地址块是否已存储处理结果数据；所述时间戳用于标识存储处理结果数据的时间，用于判断是否超时。

进一步地，所述写入控制器、存储器与异构功能等价体相对应。

一种输出非同步保序条件下的拟态判决方法，包括：

步骤1：写入控制器用于接收异构功能等价体的处理结果数据，根据处理结果数据得到对应的存储地址，并将处理结果数据存储到存储器对应的存储地址中；

步骤2：判决器读取存储器里的处理结果数据，并进行判决输出。

进一步地，所述步骤1包括：

步骤11：写入控制器接收异构功能等价体的处理结果数据，使用哈希函数对处理结果数据进行处理，将哈希函数处理后的数据作为在存储器中存储的地址；

步骤12：写入控制器将异构功能等价体的处理结果数据存储至存储器，存储地址为步骤11中得到的地址，同时将所述步骤11中地址对应地址块的存储标志标为已存储，将处理结果数据存储至存储器的存储时间写入所述对应地址块的时间戳。

进一步地，所述步骤2包括：

步骤21：扫描存储器，查找存储标志标为已存储的地址块，得到地址块对应的地址，如果找到，则执行步骤22；如果遍历存储器的存储空间仍未找到，则转至步骤27；

步骤22：检查其它存储器在所述步骤21中地址的存储标志是否为已存储，如果其它所有存储器在该地址的存储标志均为已存储，则转至步骤24；如果仅部分存储器在该地址的存储标志为已存储，则转至步骤23；

步骤23：检查所有相关存储器的时间戳，如果均未超时，则转至步骤21；如果存在超时，则转至步骤25；

步骤24：将所述步骤21中地址块所对应的存储数据作为最终数据，并通过判决器输出；

步骤25：判断相关存储器数量是否满足判决条件，如果满足判决条件，则转至步骤26；如果不满足判决条件，则对相关存储器对应的异构功能等价体执行清洗操作，转至步骤21；

步骤26：完成判决，并将所述步骤21中地址块所对应的存储数据作为最终数据，通过判决器输出，并转至步骤21；

步骤27：循环切换下一个存储器，转至步骤21。

与现有技术相比，本发明具有的有益效果：

1)通过运用哈希函数，使得地址相同等价于内容相同，通过地址的比对完成内容的比对，减轻了数据比对的工作量；

2)异构功能等价体所有输出数据统一存储于存储器中，存储器保留了所有信息，并通过地址对内容作出区分，使得乱序到达的数据也能够方便地完成比对和判决。

附图说明

图1为典型的拟态防御架构结构示意图。

图2为本发明实施例的一种输出非同步保序条件下的拟态判决装置的结构示意图。

图3为本发明实施例的一种输出非同步保序条件下的拟态判决装置的地址块结构示意图。

图4为本发明实施例的一种输出非同步保序条件下的拟态判决方法的基本流程图。

图5为本发明实施例的一种输出非同步保序条件下的拟态判决方法的流程图之一。

图6为本发明实施例的一种输出非同步保序条件下的拟态判决方法的流程图之二。

图7为本发明实施例的输出乱序示意图。

图8为本发明实施例的一种输出非同步保序条件下的拟态判决方法的判决输出示意图。

具体实施方式

下面结合附图和具体的实施例对本发明做进一步的解释说明：

如图2所示，本发明的一种输出非同步保序条件下的拟态判决装置，包括写入控制器、存储器和判决器；

写入控制器用于接收异构功能等价体的处理结果数据，根据处理结果数据得到对应的存储地址，并将处理结果数据存储到存储器对应的存储地址中；写入控制器的数量与异构功能等价体的数量相对应；

存储器用于暂存异构功能等价体的处理结果数据；存储器的数量与异构功能等价体的数量相对应，存储器的存储空间被划分为多个地址块，并分配地址，如图3所示。每个地址块包含三部分内容：

（1）flag，存储标志，标识该地址块是否已存储数据，若已存储，则标志位为1，若未存储，则标志位为0；

（2）timestamp，时间戳，标识存储数据的时间，用于判断是否超时；

（3）data，存储数据，用于判决完成后的最终输出。

判决器用于读取存储器里的处理结果，并进行判决输出。

如图4所示，本发明的一种输出非同步保序条件下的拟态判决方法，包括以下步骤：

步骤S401：写入控制器用于接收异构功能等价体的处理结果数据，根据处理结果数据得到对应的存储地址，并将处理结果数据存储到存储器对应的存储地址中；

步骤S402：判决器读取存储器里的处理结果数据，并进行判决输出。

如图5所示，所述步骤S401包括：

步骤S4011：写入控制器接收异构功能等价体的处理结果数据，使用哈希函数对处理结果数据进行处理，将哈希函数处理后的数据作为在存储器中存储的地址；

步骤S4012：写入控制器将异构功能等价体的处理结果数据存储至存储器，存储地址为步骤S4011中得到的地址，同时将所述步骤S4011中地址对应地址块的存储标志标为已存储，将处理结果数据存储至存储器的存储时间写入所述对应地址块的时间戳。

如图6所示，所述步骤S402包括：

步骤S4021：扫描存储器，查找存储标志标为已存储的地址块，得到地址块对应的地址，如果找到，则执行步骤S4022；如果遍历存储器的存储空间仍未找到，则转至步骤S4027；

步骤S4022：检查其它存储器在步骤S4021中地址的存储标志是否为已存储，如果其它所有存储器在该地址的存储标志均为已存储，则转至步骤S4024；如果仅部分存储器在该地址的存储标志为已存储，则转至步骤S4023；

步骤S4023：检查所有相关存储器（相关存储器是指步骤S4021中得到的地址对应的地址块的存储标志为已存储的所有存储器）的时间戳，如果均未超时，则转至步骤S4021；如果存在超时，则转至步骤S4025；

步骤S4024：其它所有存储器在该地址的存储标志均为已存储，意味着所有异构功能等价体对同一任务的处理结果数据已输出，且输出结果完全一致，此时将步骤S4021中地址块所对应的存储数据作为最终数据，并通过判决器输出；同时将步骤S4021中地址块的存储标志置为未存储；

步骤S4025：判断相关存储器数量是否满足判决条件，如果满足判决条件，则转至步骤S4026；如果不满足判决条件，则对相关存储器对应的异构功能等价体执行清洗操作，转至步骤S4021，将步骤S4021中地址块的存储标志置为未存储；

步骤S4026：完成判决，并将步骤S4021中地址块所对应的存储数据作为最终数据，由判决器输出，并转至步骤S4021；

步骤S4027：循环切换下一个存储器，转至步骤S4021。

下面举例说明本发明的执行过程及效果：

假设异构功能等价体的输出为一个3位十进制数字（0-999），每个存储器包含有100个地址块，地址为0-99，哈希函数H(d)为取异构功能等价体输出的处理结果数据除以100后的余数，即：

H(d)=d MOD 100

如图7所示，将三个异构功能等价体分别命名为A、B、C，按时间顺序到达3个任务1、2、3，其正确处理结果分别为12，531，684。其中，执行体B对于任务2和任务3的处理结果（B2、B3）输出乱序。此外，异构功能等价体A在处理任务3时，状态异常，导致输出出错，应为684，实为365。

图8显示了在任务处理过程中，本发明装置中存储器的存储内容。

如图8所示，写入控制器先后写入三个异构功能等价体分别对三个任务的处理结果。判决器与写入控制器并行执行，通过以下步骤进行判决并输出最终结果：

如图8中（a）部分所示，判决器通过扫描存储器A，在地址12找到地址块，存储标志为1，即已存储，存储标志置为1的地址块称为有效地址块。之后在存储器B和存储器C的相同地址均读取到有效地址块。将地址12对应的存储数据12作为最终结果输出，同时将三个地址块的存储标志置为0，即未存储；

如图8中（b）部分所示，判决器扫描存储器A，在地址31找到有效地址块。之后在存储器C的相同地址均读取到有效地址块。存储器B的地址31未读取到有效地址块。此外，存储器A和存储器C的地址31的地址块时间戳均未超时，因此不做处理，继续扫描；

如图8中（c）部分所示，判决器扫描存储器A，在地址31找到有效地址块，之后在存储器B和存储器C的相同地址均读取到有效地址块。将其存储数据531作为最终结果输出，同时将三个地址块的存储标志置0；

如图8中（d）部分所示，判决器扫描存储器A，在地址65找到有效地址块，且时间戳超时，在存储器B和存储器C的相同地址均未读取到有效地址块。由于一个有效地址块不满足判决条件，因此将对应异构功能等价体A执行清洗操作，同时将该地址块的存储标志置0；

如图8中（e）部分所示，判决器扫描存储器B，在地址84找到有效地址块，且时间戳超时，在存储器C的相同地址也读取到有效地址块。由于两个有效地址块能够满足判决条件，因此将地址块存储数据684作为最终数据输出，同时将地址块的存储标志置0。

可见，本发明能够自动纠正执行体的输出乱序，此外能够识别执行体A处理任务3时的错误输出并纠正。最终输出与期望输出一致。

以上所示仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种输出非同步保序条件下的拟态判决装置，其特征在于，包括写入控制器、存储器和判决器；

所述写入控制器用于接收异构功能等价体的处理结果数据，根据处理结果数据得到对应的存储地址，并将处理结果数据存储到存储器对应的存储地址中；

所述存储器用于暂存异构功能等价体的处理结果数据；

所述判决器用于读取存储器里的处理结果数据，并进行判决输出；具体用于：

步骤21：扫描存储器，查找存储标志标为已存储的地址块，得到地址块对应的地址，如果找到，则执行步骤22；如果遍历存储器的存储空间仍未找到，则转至步骤27；

步骤22：检查其它存储器在所述步骤21中地址的存储标志是否为已存储，如果其它所有存储器在该地址的存储标志均为已存储，则转至步骤24；如果仅部分存储器在该地址的存储标志为已存储，则转至步骤23；

步骤23：检查所有相关存储器的时间戳，如果均未超时，则转至步骤21；如果存在超时，则转至步骤25；相关存储器是指步骤21中得到的地址对应的地址块的存储标志为已存储的所有存储器；

步骤24：将所述步骤21中地址块所对应的存储数据作为最终数据，并通过判决器输出；

步骤25：判断相关存储器数量是否满足判决条件，如果满足判决条件，则转至步骤26；如果不满足判决条件，则对相关存储器对应的异构功能等价体执行清洗操作，转至步骤21；

步骤26：完成判决，并将所述步骤21中地址块所对应的存储数据作为最终数据，通过判决器输出，并转至步骤21；

步骤27：循环切换下一个存储器，转至步骤21。

2.根据权利要求1所述的一种输出非同步保序条件下的拟态判决装置，其特征在于，所述存储器的存储空间被划分为多个地址块，每个地址块分配有地址，每个地址块包含存储标志、时间戳、存储数据三部分内容，所述存储标志用于标识地址块是否已存储处理结果数据；所述时间戳用于标识存储处理结果数据的时间，用于判断是否超时。

3.根据权利要求1所述的一种输出非同步保序条件下的拟态判决装置，其特征在于，所述写入控制器、存储器与异构功能等价体相对应。

4.一种输出非同步保序条件下的拟态判决方法，其特征在于，包括：

步骤1：写入控制器用于接收异构功能等价体的处理结果数据，根据处理结果数据得到对应的存储地址，并将处理结果数据存储到存储器对应的存储地址中；

步骤2：判决器读取存储器里的处理结果数据，并进行判决输出；所述步骤2包括：

步骤21：扫描存储器，查找存储标志标为已存储的地址块，得到地址块对应的地址，如果找到，则执行步骤22；如果遍历存储器的存储空间仍未找到，则转至步骤27；

步骤22：检查其它存储器在所述步骤21中地址的存储标志是否为已存储，如果其它所有存储器在该地址的存储标志均为已存储，则转至步骤24；如果仅部分存储器在该地址的存储标志为已存储，则转至步骤23；

步骤23：检查所有相关存储器的时间戳，如果均未超时，则转至步骤21；如果存在超时，则转至步骤25；相关存储器是指步骤21中得到的地址对应的地址块的存储标志为已存储的所有存储器；

步骤24：将所述步骤21中地址块所对应的存储数据作为最终数据，并通过判决器输出；

步骤25：判断相关存储器数量是否满足判决条件，如果满足判决条件，则转至步骤26；如果不满足判决条件，则对相关存储器对应的异构功能等价体执行清洗操作，转至步骤21；

步骤26：完成判决，并将所述步骤21中地址块所对应的存储数据作为最终数据，通过判决器输出，并转至步骤21；

步骤27：循环切换下一个存储器，转至步骤21。

5.根据权利要求4所述的一种输出非同步保序条件下的拟态判决方法，其特征在于，所述步骤1包括：

步骤11：写入控制器接收异构功能等价体的处理结果数据，使用哈希函数对处理结果数据进行处理，将哈希函数处理后的数据作为在存储器中存储的地址；

步骤12：写入控制器将异构功能等价体的处理结果数据存储至存储器，存储地址为步骤11中得到的地址，同时将所述步骤11中地址对应地址块的存储标志标为已存储，将处理结果数据存储至存储器的存储时间写入所述对应地址块的时间戳。

Images