CN109037059A - 沟槽型二极管器件及其形成方法 - Google Patents
沟槽型二极管器件及其形成方法 Download PDFInfo
- Publication number
- CN109037059A CN109037059A CN201810971379.9A CN201810971379A CN109037059A CN 109037059 A CN109037059 A CN 109037059A CN 201810971379 A CN201810971379 A CN 201810971379A CN 109037059 A CN109037059 A CN 109037059A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- cellular
- sub
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000001413 cellular effect Effects 0.000 claims abstract description 157
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 238000009826 distribution Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 263
- 239000003989 dielectric material Substances 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000007772 electrode material Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000338 in vitro Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种沟槽型二极管器件及其形成方法，所述沟槽型二极管器件包括：半导体衬底；位于半导体衬底内的阵列分布的元胞沟槽；覆盖所述元胞沟槽内壁的介质层，所述介质层的厚度自元胞沟槽顶部向下逐渐增大；位于所述介质层表面且填充满所述元胞沟槽的电极层，所述电极层的宽度自元胞沟槽顶部向下逐渐减小。所述沟槽型二极管器件的导通电阻降低，提高击穿电压。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种沟槽型二极管器件及其形成方法。
背景技术
肖特基(Schottky)二极管，又称肖特基势垒二极管(简称SBD)，是利用金属与半导体接触形成的金属-半导体结原理制作的，它是近年来问世的低功耗、大电流、超高速半导体器件。肖特基二极管的反向恢复时间极短(可以小到几纳秒)，正向导通压降仅0.4V左右，而整流电流却可达到几千毫安，这些优良特性是快恢复二极管所无法比拟的。
沟槽肖特基二极管是在平面肖特基结周围刻蚀沟槽作为漏电保护环，沟槽深度由0.5μm～12μm不等，沟槽侧壁采用薄氧化层，沟槽中填充多晶硅形成MOS结构。在功率型沟槽肖特基二极管中，通长由被MOS结构沟槽保护的岛状肖特基结阵列并联为电流通道。岛状肖特基结可以为矩形、圆形、多边形以及长条形，圆弧形，沟槽通常在整个器件层面构成连续的网格状。但是，这种情况下，沟槽面积占比偏大，使得肖特基结面积偏低。而对于功率型沟槽肖特基二极管而言，肖特基界面阵列才能作为有效面积提供电流通道，所以要在给定面积的器件中尽量提高电流通行能力，应该尽量增大肖特基结面积，减小沟槽占用面积。
并且，需要进一步降低沟槽肖特基二极管的导通电阻，提高击穿电压。
发明内容
本发明所要解决的技术问题是，提供一种沟槽型二极管器件及其形成方法，以降低肖特基二极管的导通电阻，提高击穿电压。
为了解决上述问题，本发明提供了一种沟槽型二极管器件，包括：半导体衬底；位于半导体衬底内的阵列分布的元胞沟槽；覆盖所述元胞沟槽内壁的介质层，所述介质层的厚度自元胞沟槽顶部向下逐渐增大；位于所述介质层表面且填充满所述元胞沟槽的电极层，所述电极层的宽度自元胞沟槽顶部向下逐渐减小。
可选的，所述介质层自元胞沟槽顶部向下包括两个以上的子介质层，不同子介质层厚度自元胞沟槽顶部向下逐渐增大。
可选的，所述介质层包括2～5个子介质层。
可选的，所述介质层自元胞沟槽顶部向下包括N个子介质层，自顶部向下第n个子介质层的厚度为dn，Vn/dn＝Vn-1/dn-1，Vn为第n个子介质层底部处的电位，n＝1，2，……，N。
可选的，还包括：位于半导体衬底内的终端沟槽，所述终端沟槽围绕所述元胞沟槽设置；覆盖所述终端沟槽内壁的介质层，位于所述终端沟槽靠近元胞沟槽一侧侧壁表面的介质层与元胞沟槽侧壁表面的介质层厚度与形貌对称；填充所述终端沟槽的电极层。
可选的，所述元胞沟槽和终端沟槽的侧壁倾斜，使得元胞沟槽和终端沟槽的顶部宽度大于底部宽度。
可选的，所述元胞沟槽以等边三角形阵列分布，所述元胞沟槽的横截面为圆形或多边形。
本发明的技术方案还提供一种沟槽型二极管器件的形成方法，包括：提供半导体衬底；刻蚀所述半导体衬底，在所述半导体衬底内形成阵列分布的元胞沟槽；在所述元胞沟槽内壁表面形成介质层，所述介质层的厚度自元胞沟槽顶部向下逐渐增大；在所述元胞沟槽内填充位于所述介质层表面的电极层，所述电极层的宽度自元胞沟槽顶部向下逐渐减小。
可选的，所述介质层自元胞沟槽顶部向下包括两个以上的子介质层，不同子介质层厚度自元胞沟槽顶部向下逐渐增大。
可选的，所述介质层包括2～5个子介质层。
可选的，所述元胞沟槽以等边三角形阵列分布，所述元胞沟槽的横截面为圆形或多边形。
可选的，所述介质层和电极层的形成方法进一步包括：在所述元胞沟槽内壁表面形成介质材料层；多次循环进行子电极层填充步骤和介质材料层刻蚀步骤，形成位于所述元胞沟槽内壁表面的多个子介质层以及填充所述元胞沟槽的多个子电极层；所述子电极层填充步骤包括：在所述元胞沟槽内填充一子电极层，所述子电极层表面低于所述半导体衬底表面，暴露出部分介质材料层，所述子电极层覆盖的部分介质材料层作为子介质层；所述介质材料层的刻蚀步骤包括：刻蚀暴露的介质材料层，使所述暴露的介质材料层的厚度下降。
可选的，所述介质层和电极层的形成方法进一步包括：在所述元胞沟槽内壁表面形成介质材料层；在所述元胞沟槽内填充第一电极层，所述第一电极层表面低于所述半导体衬底表面，暴露出部分介质材料层，所述第一子电极层覆盖的部分介质材料层作为第一子介质层；刻蚀所述暴露的介质材料层，使所述暴露的介质材料层厚度下降；在所述元胞沟槽内填充位于第一电极层表面的第二电极层，所述第二子电极层表面低于所述半导体衬底表面，暴露出部分高于所述第二子电极层的介质材料层；刻蚀暴露的介质材料层，暴露出所述第二子电极层上方的元胞沟槽的内壁；对暴露的元胞内壁和所述第二子电极层表面进行氧化处理，形成氧化层；去除位于所述第二子电极层顶部表面的氧化层；在所述第二子电极层上填充第三子电极层，所述第三子电极层覆盖的氧化层作为第三子介质层。
可选的，还包括：在所述半导体衬底内形成终端沟槽，所述终端沟槽围绕所述元胞沟槽设置；所述介质层还覆盖所述终端沟槽内壁，位于所述终端沟槽靠近元胞沟槽一侧侧壁表面的介质层与元胞沟槽侧壁表面的介质层厚度与形貌对称；填充所述终端沟槽的电极层。
可选的，还包括在所述终端沟槽内壁表面形成所述介质材料层；在刻蚀暴露的介质材料层之前，在所述终端沟道远离元胞沟道一侧侧壁表面的介质材料层表面形成保护层。
可选的，所述元胞沟槽和所述终端沟槽的侧壁倾斜，使得元胞沟槽和终端沟槽的顶部宽度大于底部宽度。
本发明的沟槽型二极管器件的元胞沟槽内壁表面的介质层的厚度自元胞沟槽顶部向下逐渐增大，可以调制沟槽与沟槽之间的硅的电场分布，使得相邻元胞沟槽之间半导体外延的耗尽程度一致，硅的纵向电场呈梯形分布，外延掺杂浓度增加一倍，并且耐压也有提升，从而实现导通电阻比常规结构有明显提升。
附图说明
图1为本发明一具体实施方式的沟槽型二极管器件的结构示意图；
图2为本发明一具体实施方式的沟槽型二极管器件的结构示意图；
图3至图8为本发明一实施方式的沟槽型二极管器件的形成过程的结构示意图；
图9至图12为发明一实施方式的沟槽型二极管器件的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的沟槽型二极管器件及其形成方法的具体实施方式做详细说明。
请参考图1，为本发明一具体实施方式的沟槽型二极管器件的结构示意图。
所述沟槽型二极管器件包括：半导体衬底100；位于半导体衬底100内的阵列分布的元胞沟槽110；覆盖所述元胞沟槽110内壁的介质层111，所述介质层111的厚度自元胞沟槽110顶部向下逐渐增大；位于所述介质层111表面且填充满所述元胞沟槽111的电极层112，所述电极层112的宽度自元胞沟槽110顶部向下逐渐减小。该具体实施方式中，所述电极层112的材料为多晶硅，在其他具体实施方式中，所述电极层的材料还可以为SiC或SiGe等半导体材料。
所述半导体衬底100可以包括N型重掺杂基底以及所述N型重掺杂基底表面的N型轻掺杂外延层。在本发明的其他具体实施方式中，所述半导体衬底100还可以包括P型重掺杂基底以及所述P型重掺杂基底表面的P型轻掺杂外延层。
所述半导体衬底100内形成有多个元胞沟槽110，所述元胞沟槽110的横截面为圆形、五边形、六边形、七边形或者八边形等多边形。各个元胞沟槽110之间间距相等，从而使得各个元胞沟槽110之间的漏电均匀性一致，在该具体实施方式中，所述元胞沟槽110以正三角形阵列分布。并且，元胞沟槽110的界面为圆形或者多边形，使得沟槽内壁表面较为平滑，可以避免尖端放电等问题，提高器件的耐压能力。元胞沟槽110呈阵列分布，使得肖特基二极管的肖特基结面呈网状，从而提高肖特基结面的有效面积。
该具体实施方式中，所述元胞沟槽110的侧壁与半导体衬底100表面垂直，在本发明的其他具体实施方式中，所述元胞沟槽110具有倾斜侧壁，使得元胞沟槽的顶部宽度大于底部宽度，具体的所述倾斜侧壁的倾斜角度，即所述倾斜侧壁与半导体衬底100表面之间的夹角为85°～90°，可以拉开相邻元胞沟槽110底部之间的间距，使得该处曲率效应导致的电场集中减小，从而使得该处附近电场分布均匀性变好，同时电流通路微变宽，导通电阻减小。所述元胞沟槽110的深度可以为0.3μm～10μm，宽度可以为0.15μm～15μm。
所述介质层111的材料可以为氧化硅、氮氧化硅、氧化铪、碳氧化硅等氧化物材料。所述介质层111的厚度自元胞沟槽110顶部向下逐渐增大，可以调制垂直于半导体衬底100表面方向的沟槽与沟槽之间的硅的电场分布，使得相邻元胞沟槽110之间半导体外延的耗尽程度一致，硅的纵向电场呈梯形分布，外延掺杂浓度增加一倍，并且耐压也有提升，从而实现导通电阻比常规结构有明显提升。
该具体实施方式中，所述介质层111具有台阶状表面，所述介质层111自元胞沟槽110顶部向下包括三个子介质层，分别为子介质层111a、111b和111c，且，子介质层111a的厚度小于子介质层111b的厚度，所述子介质层111b小于子介质层111c的厚度。所述子介质层111a的厚度范围为子介质层111b的厚度范围为子介质层111c的厚度范围为
在本发明的其他具体实施方式中，所述介质层111可包括2～5个子介质层，工艺上易于实现。所述介质层111可以是单层结构，也可以是不同材料形成的多层结构。
在本发明的一个具体实施方式中，所述介质层111自元胞沟槽110顶部向下包括N个子介质层，自顶部向下第n个子介质层的厚度为dn，在垂直半导体衬底100表面的方向上，电位是线性分布的，即电场强度E是恒定值E＝Vn/dn＝Vn-1/dn-1，Vn为第n个子介质层底部处的电位，n＝1，2，……，N。在该具体实施方式中，包括三个子介质层，因此E＝V1/d1＝V2/d2＝V3/d3。
在本发明的其他具体实施方式中，所述元胞沟槽侧壁表面的介质层也可以是具有倾斜表面，使得所述介质层沿元胞沟槽顶部至底部方向厚度逐渐增加。
请参考图2，为本发明另一具体实施方式的沟槽型二极管器件的结构示意图。
所述沟槽型二极管器件还包括：位于半导体衬底100内的终端沟槽120，所述终端沟槽120为长条形，围绕所述元胞沟槽110设置，具体的，可以为一环形；覆盖所述终端沟槽120内壁的介质层121，位于所述终端沟槽120靠近元胞沟槽110一侧侧壁表面的介质层121与元胞沟槽110侧壁表面的介质层111厚度与形貌对称；填充所述终端沟槽120的电极层122。
所述终端沟槽120包围元胞沟槽110设置，作为整个沟槽型二极管器件的终端保护结构，仅仅器件边沿形成所述终端沟槽120，大大的提高了器件的有效面积。所述终端沟槽120与元胞沟槽110之间的间距为CD2，相邻元胞沟槽110之间的间距为CD1，且CD1＝CD2，从而使得各个元胞沟槽110之间、以及元胞沟槽110与终端沟槽120之间的漏电均匀性一致。
为了使得终端沟槽120与元胞沟槽110之间的纵向电场进行调制，所述终端沟槽120靠近元胞沟槽110一侧的侧壁上的介质层与元胞沟槽110侧壁表面的介质层结构对称。在该具体实施方式中，所述终端沟槽120靠近元胞沟槽110一侧的侧壁上的介质层也包括三个子介质层，且与元胞沟槽110侧壁表面的介质层一一对应。
所述终端沟槽120也可以具有倾斜侧壁，倾斜角为85°～90°，可以拉开终端沟槽120与相邻元胞沟槽110底部之间的间距，使得该处曲率效应导致的电场集中减小，从而使得该处附近电场分布均匀性变好，同时电流通路变宽，导通电阻减小。
在本发明的具体实施方式中，所述沟槽型二极管器件还包括：位于元胞沟槽110、终端沟槽120之间的半导体衬底100表面的金属硅化物层，所述金属硅化物层与半导体衬底之间形成肖特基二极管；还包括覆盖所述金属硅化物层与电极层的电极层。
所述沟槽型二极管器件的元胞沟槽内壁表面的介质层的厚度自元胞沟槽顶部向下逐渐增大，可以调制垂直于半导体衬底表面方向的沟槽与沟槽之间的硅的电场分布，使得相邻元胞沟槽之间半导体外延的耗尽程度一致，硅的纵向电场呈梯形分布，外延掺杂浓度增加一倍，并且耐压也有提升，从而实现导通电阻比常规结构有明显提升。
本发明的具体实施方式还提供上述肖特基二极管的形成方法。
请参考图3～图8，为本发明一具体实施方式的肖特基二极管的形成过程的流程示意图。
请参考图3，提供一半导体衬底300，在所述半导体衬底300内形成若干元胞沟槽310。
所述半导体衬底300可以包括N型重掺杂基底以及所述N型重掺杂基底表面的N型轻掺杂外延层。在本发明的其他具体实施方式中，所述半导体衬底300还可以包括P型重掺杂基底以及所述P型重掺杂基底表面的P型轻掺杂外延层。
通过刻蚀所述半导体衬底300在所述半导体衬底300内形成多个阵列排列的元胞沟道310，所述元胞沟槽110的横截面为圆形、五边形、六边形、七边形或者八边形等多边形。各个元胞沟槽310之间间距相等，从而使得各个元胞沟槽310之间的漏电均匀性一致，在该具体实施方式中，所述元胞沟槽110以正三角形阵列分布。并且，元胞沟槽110的界面为圆形或者多边形，使得沟槽内壁表面较为平滑，可以避免尖端放电等问题，提高器件的耐压能力。元胞沟槽310呈阵列分布，使得肖特基二极管的肖特基结面呈网状，从而提高肖特基结面的有效面积。
本具体实施方式中，在刻蚀所述半导体衬底300形成元胞沟槽310的同时，还在半导体衬底300内形成围绕所述元胞沟槽310设置的终端沟槽320。所述终端沟槽320用于形成终端保护结构，仅在器件边沿形成，可以提高器件的有效面积。在该具体实施方式中，所述终端沟槽320与元胞沟槽310之间的间距与相邻元胞沟槽310之间的间距相等，从而使得各个元胞沟槽310之间、以及元胞沟槽310与终端沟槽320之间的漏电均匀性一致。
该具体实施方式中，所述终端沟槽320和元胞沟槽310的侧壁与所述半导体衬底300表面垂直；在其他具体实施方式中，所述终端沟槽320和元胞沟槽310也可以具有倾斜侧壁，倾斜角为85°～90°，可以拉开终端沟槽320与相邻元胞沟槽310底部之间的间距，使得该处曲率效应导致的电场集中减小，从而使得该处附近电场分布均匀性变好，同时电流通路变宽，导通电阻减小。
请参考图4，在所述终端沟槽320和元胞沟道310的内壁表面形成介质材料层。
可以采用化学气相沉积工艺在所述终端沟槽320和元胞沟槽310的内壁表面以及半导体衬底300的表面形成所述介质材料层400。
所述介质材料层400的材料可以为氧化硅、氮氧化硅、氧化铪、碳氧化硅等氧化物材料。所述介质层材料层400的厚度为450A～550A，例如，在一个具体实施方式中，所述介质材料层400的厚度为500A。
形成所述介质材料层400之后，再在所述终端沟槽320和元胞沟槽310内填充电极材料层401，所述电极材料层401的表面与所述半导体衬底300的表面齐平。所述电极材料层401的形成方法包括：采用沉积工艺，形成覆盖所述介质材料层400且填充满所述终端沟槽320和元胞沟槽310的电极材料，然后对所述电极材料进行回刻蚀，形成与所述半导体衬底300表面齐平的电极材料层401。所述电极材料层401的材料可以为多晶硅或其他导电材料。
请参考图5，在所述终端320远离所述元胞沟槽310一侧的侧壁表面的介质材料层400表面形成保护层500；刻蚀所述终端沟槽320和元胞沟槽310内暴露的电极材料层401，形成第一子电极501，所述第一子电极501的表面低于所述半导体衬底300的表面，暴露出部分介质材料层，所述子电极层覆盖的部分介质材料层400作为第一子介质层502。所述保护层500的材料可以为光刻胶层或其他与所述介质材料层400材料不同的介质材料。
终端沟槽320内仅部分宽度的电极材料层401被刻蚀，暴露出靠近元胞沟槽310一侧的部分电极材料层401。
请参考图6，对暴露的电极材料层401进行湿法刻蚀，使得暴露的介质材料层400的厚度下降。
请参考图7，采用形成所述第一子电极层501同样的方法，在所述终端沟槽320和元胞沟槽310内形成第二子电极层701，所述第二子电极层701覆盖的部分介质材料层作为第二子介质层702，所述第二子介质层702的厚度小于所述第一子介质层501的厚度。
请参考图8，继续采用湿法刻蚀工艺，刻蚀暴露的介质材料层400，使得所述介质材料层400的厚度下降，然后再在所述终端沟槽320和元胞沟槽310内形成第三子电极层801，所述第三子电极层801覆盖的部分介质材料层作为第三子介质层802，所述第三子介质层802的厚度小于所述第二子介质层701的厚度。所述第三子电极层801的表面与半导体衬底100表面齐平。
在本发明的具体实施方式中，所述第一介质层502的厚度范围为第二子介质层702的厚度范围为第三子介质层802的厚度范围为
在其他具体实施方式中，也可以按照上述方法形成具有三个以上子电极层以及三个以上子介质层。
后续还包括去除位于所述半导体衬底300表面的介质材料层400。
本发明的具体实施方式还提供另一种上述肖特基二极管的形成方法。
请参考图9，采用上述方法形成图7结构之后，去除暴露的介质材料层400，暴露出所述终端沟槽320和元胞沟槽310侧壁的部分半导体衬底300表面。
请参考图10，对所述第二子电极层701表面，以及半导体衬底300表面进行氧化处理，形成氧化层1001，所述氧化层1001的厚度小于所述的第二子介质层702的厚度。
请参考图11，采用各项异性刻蚀工艺，去除位于所述半导体衬底100顶部表面以及所述第二子电极层701顶部表面的部分氧化层1001，剩余位于所述终端沟槽320和元胞沟槽310侧壁表面的氧化层作为第三子介质层1101。
请参考图12，在所述终端沟槽320和元胞沟槽310内填充第三子电极层1201，所述第三子电极层1201表面与所述半导体衬底300的表面齐平。
上述方法形成的肖特基二极管的元胞沟槽内壁表面的介质层的厚度自元胞沟槽顶部向下逐渐增大，可以调制沟槽与沟槽之间的硅的电场分布，使得相邻元胞沟槽之间半导体外延的耗尽程度一致，硅的纵向电场呈梯形分布，根据不同结构外延掺杂浓度提升20％～200％，并且每微米硅能承受的耐压也有提升，从而实现导通电阻比常规结构有明显提升。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (16)
1.一种沟槽型二极管器件，其特征在于，包括：
半导体衬底；
位于半导体衬底内的阵列分布的元胞沟槽；
覆盖所述元胞沟槽内壁的介质层，所述介质层的厚度自元胞沟槽顶部向下逐渐增大；
位于所述介质层表面且填充满所述元胞沟槽的电极层，所述电极层的宽度自元胞沟槽顶部向下逐渐减小。
2.根据权利要求1所述的沟槽型二极管器件，其特征在于，所述介质层自元胞沟槽顶部向下包括两个以上的子介质层，不同子介质层厚度自元胞沟槽顶部向下逐渐增大。
3.根据权利要求2所述的沟槽型二极管器件，其特征在于，所述介质层包括2～5个子介质层。
4.根据权利要求2所述的沟槽型二极管器件，其特征在于，所述介质层自元胞沟槽顶部向下包括N个子介质层，自顶部向下第n个子介质层的厚度为dn，Vn/dn＝Vn-1/dn-1，Vn为第n个子介质层底部处的电位，n＝1，2，……，N。
5.根据权利要求1所述的沟槽型二极管器件，其特征在于，还包括：位于半导体衬底内的终端沟槽，所述终端沟槽围绕所述元胞沟槽设置；覆盖所述终端沟槽内壁的介质层，位于所述终端沟槽靠近元胞沟槽一侧侧壁表面的介质层与元胞沟槽侧壁表面的介质层厚度与形貌对称；填充所述终端沟槽的电极层。
6.根据权利要求5所述的沟槽型二极管器件，其特征在于，所述元胞沟槽和终端沟槽的侧壁倾斜，使得元胞沟槽和终端沟槽的顶部宽度大于底部宽度。
7.根据权利要求1所述的沟槽型二极管器件，其特征在于，所述元胞沟槽以等边三角形阵列分布，所述元胞沟槽的横截面为圆形或多边形。
8.一种沟槽型二极管器件的形成方法，其特征在于，包括：
提供半导体衬底；
刻蚀所述半导体衬底，在所述半导体衬底内形成阵列分布的元胞沟槽；
在所述元胞沟槽内壁表面形成介质层，所述介质层的厚度自元胞沟槽顶部向下逐渐增大；
在所述元胞沟槽内填充位于所述介质层表面的电极层，所述电极层的宽度自元胞沟槽顶部向下逐渐减小。
9.根据权利要求8所述的沟槽型二极管器件的形成方法，其特征在于，所述介质层自元胞沟槽顶部向下包括两个以上的子介质层，不同子介质层厚度自元胞沟槽顶部向下逐渐增大。
10.根据权利要求8所述的沟槽型二极管器件的形成方法，其特征在于，所述介质层包括2～5个子介质层。
11.根据权利要求8所述的沟槽型二极管器件的形成方法，其特征在于，所述元胞沟槽以等边三角形阵列分布，所述元胞沟槽的横截面为圆形或多边形。
12.根据权利要求8所述的沟槽型二极管器件的形成方法，其特征在于，所述介质层和电极层的形成方法进一步包括：
在所述元胞沟槽内壁表面形成介质材料层；
多次循环进行子电极层填充步骤和介质材料层刻蚀步骤，形成位于所述元胞沟槽内壁表面的多个子介质层以及填充所述元胞沟槽的多个子电极层；
所述子电极层填充步骤包括：在所述元胞沟槽内填充一子电极层，所述子电极层表面低于所述半导体衬底表面，暴露出部分介质材料层，所述子电极层覆盖的部分介质材料层作为子介质层；
所述介质材料层的刻蚀步骤包括：刻蚀暴露的介质材料层，使所述暴露的介质材料层的厚度下降。
13.根据权利要求8所述的沟槽型二极管器件的形成方法，其特征在于，所述介质层和电极层的形成方法进一步包括：
在所述元胞沟槽内壁表面形成介质材料层；
在所述元胞沟槽内填充第一电极层，所述第一电极层表面低于所述半导体衬底表面，暴露出部分介质材料层，所述第一子电极层覆盖的部分介质材料层作为第一子介质层；
刻蚀所述暴露的介质材料层，使所述暴露的介质材料层厚度下降；
在所述元胞沟槽内填充位于第一电极层表面的第二电极层，所述第二子电极层表面低于所述半导体衬底表面，暴露出部分高于所述第二子电极层的介质材料层；
刻蚀暴露的介质材料层，暴露出所述第二子电极层上方的元胞沟槽的内壁；对暴露的元胞内壁和所述第二子电极层表面进行氧化处理，形成氧化层；
去除位于所述第二子电极层顶部表面的氧化层；
在所述第二子电极层上填充第三子电极层，所述第三子电极层覆盖的氧化层作为第三子介质层。
14.根据权利要求12或13所述的沟槽型二极管器件的形成方法，其特征在于，还包括：在所述半导体衬底内形成终端沟槽，所述终端沟槽围绕所述元胞沟槽设置；所述介质层还覆盖所述终端沟槽内壁，位于所述终端沟槽靠近元胞沟槽一侧侧壁表面的介质层与元胞沟槽侧壁表面的介质层厚度与形貌对称；填充所述终端沟槽的电极层。
15.根据权利要求14所述的沟槽型二极管器件的形成方法，其特征在于，还包括在所述终端沟槽内壁表面形成所述介质材料层；在刻蚀暴露的介质材料层之前，在所述终端沟道远离元胞沟道一侧侧壁表面的介质材料层表面形成保护层。
16.根据权利要求14所述的沟槽型二极管器件的形成方法，其特征在于，所述元胞沟槽和所述终端沟槽的侧壁倾斜，使得元胞沟槽和终端沟槽的顶部宽度大于底部宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810971379.9A CN109037059A (zh) | 2018-08-24 | 2018-08-24 | 沟槽型二极管器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810971379.9A CN109037059A (zh) | 2018-08-24 | 2018-08-24 | 沟槽型二极管器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109037059A true CN109037059A (zh) | 2018-12-18 |
Family
ID=64627519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810971379.9A Pending CN109037059A (zh) | 2018-08-24 | 2018-08-24 | 沟槽型二极管器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037059A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021254616A1 (en) * | 2020-06-18 | 2021-12-23 | Dynex Semiconductor Limited | Sic mosfet with asymmetric trench oxide and method of manufacture |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| US20060118864A1 (en) * | 2004-10-29 | 2006-06-08 | Infineon Technologies Ag | Power trench transistor |
| US20060131647A1 (en) * | 2004-10-29 | 2006-06-22 | Thorsten Meyer | Connection, configuration, and production of a buried semiconductor layer |
| CN1930689A (zh) * | 2004-03-10 | 2007-03-14 | 皇家飞利浦电子股份有限公司 | 沟槽栅晶体管及其制造 |
| US20100207206A1 (en) * | 2004-05-19 | 2010-08-19 | Infineon Technologies Ag | Transistor |
| CN104009083A (zh) * | 2013-02-25 | 2014-08-27 | 万国半导体股份有限公司 | 用于功率mosfet应用的端接沟槽 |
| CN104241383A (zh) * | 2014-09-17 | 2014-12-24 | 中航（重庆）微电子有限公司 | 功率半导体器件及制造工艺 |
| CN108155223A (zh) * | 2017-12-29 | 2018-06-12 | 福建龙夏电子科技有限公司 | 沟槽型二极管器件及其形成方法 |
| CN208674062U (zh) * | 2018-08-24 | 2019-03-29 | 福建龙夏电子科技有限公司 | 沟槽型二极管器件 |
-
2018
- 2018-08-24 CN CN201810971379.9A patent/CN109037059A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| CN1930689A (zh) * | 2004-03-10 | 2007-03-14 | 皇家飞利浦电子股份有限公司 | 沟槽栅晶体管及其制造 |
| US20100207206A1 (en) * | 2004-05-19 | 2010-08-19 | Infineon Technologies Ag | Transistor |
| US20060118864A1 (en) * | 2004-10-29 | 2006-06-08 | Infineon Technologies Ag | Power trench transistor |
| US20060131647A1 (en) * | 2004-10-29 | 2006-06-22 | Thorsten Meyer | Connection, configuration, and production of a buried semiconductor layer |
| CN104009083A (zh) * | 2013-02-25 | 2014-08-27 | 万国半导体股份有限公司 | 用于功率mosfet应用的端接沟槽 |
| CN104241383A (zh) * | 2014-09-17 | 2014-12-24 | 中航（重庆）微电子有限公司 | 功率半导体器件及制造工艺 |
| CN108155223A (zh) * | 2017-12-29 | 2018-06-12 | 福建龙夏电子科技有限公司 | 沟槽型二极管器件及其形成方法 |
| CN208674062U (zh) * | 2018-08-24 | 2019-03-29 | 福建龙夏电子科技有限公司 | 沟槽型二极管器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021254616A1 (en) * | 2020-06-18 | 2021-12-23 | Dynex Semiconductor Limited | Sic mosfet with asymmetric trench oxide and method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707127B1 (en) | Trench schottky rectifier | |
| US6436779B2 (en) | Semiconductor device having a plurality of resistive paths | |
| US8957461B2 (en) | Schottky barrier diode having a trench structure | |
| US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
| US9911816B2 (en) | Semiconductive device and associated method of manufacture | |
| EP1191602A2 (en) | Method of forming trench MOS device and termination structure | |
| EP1191603A2 (en) | Trench MOS device and termination structure | |
| TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
| US20090309181A1 (en) | Trench schottky with multiple epi structure | |
| KR101907175B1 (ko) | 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 mos 디바이스 | |
| CN110071169A (zh) | 具有体接触与介电间隔部的半导体器件及对应的制造方法 | |
| CN108155223A (zh) | 沟槽型二极管器件及其形成方法 | |
| JP2008244371A (ja) | ショットキバリア半導体装置とその製造方法 | |
| US6562706B1 (en) | Structure and manufacturing method of SiC dual metal trench Schottky diode | |
| JP7284721B2 (ja) | ダイオード | |
| JP5726314B2 (ja) | ショットキーダイオードを備えた半導体装置 | |
| KR101857022B1 (ko) | 다중 부유게이트를 갖는 트렌치 mos 장벽 쇼트키(tmbs) | |
| CN208674062U (zh) | 沟槽型二极管器件 | |
| CN109037059A (zh) | 沟槽型二极管器件及其形成方法 | |
| US8999783B2 (en) | Method for producing a semiconductor device with a vertical dielectric layer | |
| US9202910B2 (en) | Lateral power semiconductor device and method for manufacturing a lateral power semiconductor device | |
| CN207925486U (zh) | 沟槽型二极管器件 | |
| CN112234105A (zh) | 一种半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181218 |