CN109031052A - 一种多芯电缆通断检测装置及检测方法 - Google Patents

一种多芯电缆通断检测装置及检测方法 Download PDF

Info

Publication number
CN109031052A
CN109031052A CN201811214522.6A CN201811214522A CN109031052A CN 109031052 A CN109031052 A CN 109031052A CN 201811214522 A CN201811214522 A CN 201811214522A CN 109031052 A CN109031052 A CN 109031052A
Authority
CN
China
Prior art keywords
optocoupler
processor
control signal
multicore cable
detection control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811214522.6A
Other languages
English (en)
Inventor
张华波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201811214522.6A priority Critical patent/CN109031052A/zh
Publication of CN109031052A publication Critical patent/CN109031052A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08—Locating faults in cables, transmission lines, or networks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明涉及一种多芯电缆通断检测装置及检测方法，属于多芯电缆通断检测技术领域。本发明在硬件结构上以处理器为核心，外围电路仅采用光耦、继电器等元器件实现，原理简单可靠，可操作性强。在检测方法上，处理器通过控制各通道检测控制信号的时间间隔，对比各通道输入输出信号状态，可精确测量出多芯电缆各芯线的通断及短路状态，将检测结果在液晶屏上显示，并对可疑结果进行报警提示。

Description

一种多芯电缆通断检测装置及检测方法
技术领域
本发明属于多芯电缆通断检测技术领域，具体涉及一种多芯电缆通断检测装置及检测方法。
背景技术
多芯电缆广泛应用于军事设备、工业设备等领域，是信号传输和能量传输的重要载体。电缆是否良好导通，直接影响到设备和系统的正常运行。在电缆的生产过程中，难免出现虚焊、漏焊、错焊等问题，抑或在使用过程中因受外力导致电缆焊接处脱落等情况。通常，在设备加电前，需对设备间的互联电缆芯线状态进行确认。长期以来，人们通过多人相互配合，利用万用表对多芯电缆进行逐一导通的方式完成电缆的通断检测，该方法占用了大量的人力和时间，效率低下，且在空间有限情况下，多人无法完成电缆通断检测工作。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何设计一种体积小、便于携带、性能稳定、测量准确性高的多芯电缆通断检测装置及相应的检测方法。
(二)技术方案
为了解决上述技术问题，本发明提供了一种多芯电缆通断检测装置，包括处理器、第一光耦、第二光耦、继电器和拨码开关；
其中，所述拨码开关用于根据被测多芯电缆的芯线数确定相应的检测通道数；
所述处理器用于根据拨码开关设置的检测通道数，输出n路检测控制信号，检测控制信号为单个脉冲，利用检测控制信号驱动所述第一光耦导通，使得第一光耦控制继电器向被测电缆芯线输出28.5V电压信号；处理器输出的相邻通道间脉冲信号设置一定的时间间隔；还用于进行如下判断：若在同一时钟周期内，来自第二光耦的被测多芯电缆某一芯线的电压信号与对应通道输出控制信号状态一致，则确认该芯线导通良好，否则确认该芯线存在断路情况；
所述第二光耦用于在被测多芯电缆的另一端，采集所述28.5V电压信号，然后发送给处理器进行检测控制信号状态对比。
优选地，所述装置还包括液晶显示器，所述处理器将测试结果通过所述液晶显示屏进行显示。
优选地，所述处理器利用FPGA实现。
本发明还提供了一种利用所述的装置实现多芯电缆通断检测的方法，包括以下步骤：
1)装置接通电源，开始工作，根据被测多芯电缆的芯线数，通过拨码开关设置相应的检测通道数n；
2)处理器根据拨码开关设置的检测通道数，输出n路检测控制信号，检测控制信号为单个脉冲，检测控制信号驱动装置的第一光耦导通，第一光耦控制继电器向被测电缆芯线输出28.5V电压信号，处理器输出的相邻通道间脉冲信号设置一定的时间间隔；
3)在被测多芯电缆的另一端，28.5V电压信号被装置的第二光耦采集，然后发送给处理器进行检测控制信号状态对比，若在同一时钟周期内，采集到的被测多芯电缆某一芯线的电压信号与对应通道输出控制信号状态一致，则说明该芯线导通良好，否则说明该芯线存在断路情况。
优选地，步骤2)中，各通道检测控制信号并非同时发出，因此步骤3)中处理器在接收第二光耦采集的电压信号时，若处理器在同一时钟周期内采集到多个通道的检测控制信号状态与某一通道的检测控制信号状态一致，即处理器在同一时钟周期内采集到两个以上的有效光耦输入信号，则发出报警。
优选地，所述方法还包括步骤4)处理器将测试结果通过液晶显示屏显示。
优选地，其中，若所述处理器发出的检测控制信号通道号与第二光耦采集到的经过电缆的信号接入通道号一一对应，说明被测多芯电缆不存在错焊的情况。
优选地，所述处理器发出的检测控制信号为特定脉宽的脉冲信号，脉冲宽度Tpulse与时钟周期Tclk、第一光耦开启时间T光、继电器开启时间T继满足如下关系：
Tpulse>2T光+T继+Tclk。
优选地，设第一光耦导通延时为T1，继电器延时为T2，线路其它延时为T3，则处理器发出的检测控制信号的时间间隔T满足：
T>T1+T2+T3+Tclk。
优选地，所述处理器输出的各相邻通道间检测控制信号时间间隔为50ms。
(三)有益效果
本发明在硬件结构上以处理器为核心，外围电路仅采用光耦、继电器等元器件实现，原理简单可靠，可操作性强。在检测方法上，处理器通过控制各通道检测控制信号的时间间隔，对比各通道输入输出信号状态，可精确测量出多芯电缆各芯线的通断及短路状态，将检测结果在液晶屏上显示，并对可疑结果进行报警提示。
附图说明
图1是本发明的多芯电缆通断检测装置原理框图；
图2是本发明的多芯电缆通断检测过程逻辑关系流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
如图1所示，本发明提供了一种多芯电缆通断检测装置，包括处理器、第一光耦、第二光耦、继电器、拨码开关和液晶显示器；
其中，拨码开关用于根据被测多芯电缆的芯线数确定相应的检测通道数；
处理器(FPGA)用于根据拨码开关设置的检测通道数，输出n路检测控制信号，检测控制信号为单个脉冲，利用检测控制信号驱动所述第一光耦导通，使得第一光耦控制继电器向被测电缆芯线输出28.5V电压信号；处理器输出的相邻通道间脉冲信号设置一定的时间间隔；还用于进行如下判断：若在同一时钟周期内，来自第二光耦的被测多芯电缆某一芯线的电压信号与对应通道输出控制信号状态一致，则确认该芯线导通良好，否则确认该芯线存在断路情况；
第二光耦用于在被测多芯电缆的另一端，采集所述28.5V电压信号，然后发送给处理器进行检测控制信号状态对比。
如图2所示，本发明还提供了一种利用上述装置实现多芯电缆通断检测的方法，包括以下步骤：
1)装置接通电源，开始工作。根据被测多芯电缆的芯线数，通过拨码开关设置相应的检测通道数n，拨码开关共6位，n可设置的范围为000001～110000。
2)按下“启动开关”，处理器(FPGA)根据拨码开关设置的检测通道数，输出n路检测控制信号，检测控制信号为单个脉冲，检测控制信号驱动装置的第一光耦导通，第一光耦控制继电器向被测电缆芯线输出28.5V电压信号。处理器输出的相邻通道间脉冲信号设置一定的时间间隔，本实施例中，处理器输出的各相邻通道间检测控制信号时间间隔为50ms。
3)在被测多芯电缆的另一端，28.5V电压信号被装置的第二光耦采集，然后发送给处理器进行检测控制信号状态对比，若在同一时钟周期内，采集到的被测多芯电缆某一芯线的电压信号与对应通道输出控制信号状态一致，则说明该芯线导通良好，否则说明该芯线存在断路情况。
步骤2)中，各通道检测控制信号并非同时发出，各通道脉冲信号间时间间隔为50ms。因此步骤3)中处理器在接收第二光耦采集的电压信号时，若处理器在同一时钟周期内采集到多个通道的检测控制信号状态与某一通道的检测控制信号状态一致，即处理器在同一时钟周期内采集到两个以上的有效光耦输入信号，则发出报警。测试人员根据报警项判断是正常连线还是芯线错误短接。
4)处理器将测试结果通过液晶显示屏显示，便于查看。
其中，处理器发出的检测控制信号通道号必须与光耦采集到的经过电缆的信号接入通道号一一对应，才能说明芯线不存在错焊的情况。
处理器发出的检测控制信号为特定脉宽的脉冲信号，脉冲宽度Tpulse与时钟周期Tclk、第一光耦开启时间T光、继电器开启时间T继应满足如下关系：
Tpulse>2T光+T继+Tclk
因光耦导通、继电器吸合等存在传输延时，处理器发出的检测控制信号时间间隔不能小于线路延时，否则可能导致检测结果不准确。设第一光耦导通延时为T1，继电器延时为T2，线路其它延时为T3，则处理器发出的检测控制信号的时间间隔T应满足：
T>T1+T2+T3+Tclk
本发明的装置可支持48芯电缆同时进行检测，并可根据实际需要通过拨码开关设置不同数量的检测通道。处理器输出的各通道间检测控制信号为单个脉冲信号，相邻通道间脉冲信号设置一定的时间间隔，以防止检测错误。该装置解决了飞机、舰船、潜艇等军用设备多芯电缆通断检测时耗时耗力的现状，提升了军用设备多芯电缆通断检测效率。同时该装置具有体积小、便于携带、性能稳定、测量准确性高等优点。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种多芯电缆通断检测装置，其特征在于，包括处理器、第一光耦、第二光耦、继电器和拨码开关；
其中，所述拨码开关用于根据被测多芯电缆的芯线数确定相应的检测通道数；
所述处理器用于根据拨码开关设置的检测通道数，输出n路检测控制信号，检测控制信号为单个脉冲，利用检测控制信号驱动所述第一光耦导通，使得第一光耦控制继电器向被测电缆芯线输出28.5V电压信号；处理器输出的相邻通道间脉冲信号设置一定的时间间隔；还用于进行如下判断：若在同一时钟周期内，来自第二光耦的被测多芯电缆某一芯线的电压信号与对应通道输出控制信号状态一致，则确认该芯线导通良好，否则确认该芯线存在断路情况；
所述第二光耦用于在被测多芯电缆的另一端，采集所述28.5V电压信号，然后发送给处理器进行检测控制信号状态对比。
2.如权利要求1所述的装置，其特征在于，所述装置还包括液晶显示器，所述处理器将测试结果通过所述液晶显示屏进行显示。
3.如权利要求1所述的装置，其特征在于，所述处理器利用FPGA实现。
4.一种利用权利要求1或2或3所述的装置实现多芯电缆通断检测的方法，其特征在于，包括以下步骤：
1)装置接通电源，开始工作，根据被测多芯电缆的芯线数，通过拨码开关设置相应的检测通道数n；
2)处理器根据拨码开关设置的检测通道数，输出n路检测控制信号，检测控制信号为单个脉冲，检测控制信号驱动装置的第一光耦导通，第一光耦控制继电器向被测电缆芯线输出28.5V电压信号，处理器输出的相邻通道间脉冲信号设置一定的时间间隔；
3)在被测多芯电缆的另一端，28.5V电压信号被装置的第二光耦采集，然后发送给处理器进行检测控制信号状态对比，若在同一时钟周期内，采集到的被测多芯电缆某一芯线的电压信号与对应通道输出控制信号状态一致，则说明该芯线导通良好，否则说明该芯线存在断路情况。
5.如权利要求4所述的方法，其特征在于，步骤2)中，各通道检测控制信号并非同时发出，因此步骤3)中处理器在接收第二光耦采集的电压信号时，若处理器在同一时钟周期内采集到多个通道的检测控制信号状态与某一通道的检测控制信号状态一致，即处理器在同一时钟周期内采集到两个以上的有效光耦输入信号，则发出报警。
6.如权利要求4所述的方法，其特征在于，所述方法还包括步骤4)处理器将测试结果通过液晶显示屏显示。
7.如权利要求4所述的方法，其特征在于，其中，若所述处理器发出的检测控制信号通道号与第二光耦采集到的经过电缆的信号接入通道号一一对应，说明被测多芯电缆不存在错焊的情况。
8.如权利要求4所述的方法，其特征在于，所述处理器发出的检测控制信号为特定脉宽的脉冲信号，脉冲宽度Tpulse与时钟周期Tclk、第一光耦开启时间T光、继电器开启时间T继满足如下关系：
Tpulse>2T光+T继+Tclk。
9.如权利要求4所述的方法，其特征在于，设第一光耦导通延时为T1，继电器延时为T2，线路其它延时为T3，则处理器发出的检测控制信号的时间间隔T满足：
T>T1+T2+T3+Tclk。
10.如权利要求4所述的方法，其特征在于，所述处理器输出的各相邻通道间检测控制信号时间间隔为50ms。
CN201811214522.6A 2018-10-18 2018-10-18 一种多芯电缆通断检测装置及检测方法 Pending CN109031052A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811214522.6A CN109031052A (zh) 2018-10-18 2018-10-18 一种多芯电缆通断检测装置及检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811214522.6A CN109031052A (zh) 2018-10-18 2018-10-18 一种多芯电缆通断检测装置及检测方法

Publications (1)

Publication Number Publication Date
CN109031052A true CN109031052A (zh) 2018-12-18

Family

ID=64613411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811214522.6A Pending CN109031052A (zh) 2018-10-18 2018-10-18 一种多芯电缆通断检测装置及检测方法

Country Status (1)

Country Link
CN (1) CN109031052A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115128509A (zh) * 2022-08-02 2022-09-30 唐山松下产业机器有限公司 快插多芯电缆检测系统及工作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55155261A (en) * 1979-05-23 1980-12-03 Fuji Electric Co Ltd System for locating broken section of cable
CN102193048A (zh) * 2011-05-19 2011-09-21 郭小定 智能对线器
CN203133218U (zh) * 2013-03-06 2013-08-14 江南大学 一种线束的自动测试装置
CN103884957A (zh) * 2014-04-09 2014-06-25 威猛工业自动化系统（昆山）有限公司 一种线缆测试仪
CN207232300U (zh) * 2017-09-29 2018-04-13 苏州天奇安激光设备有限公司 电子线束检测装置
CN108020748A (zh) * 2017-11-27 2018-05-11 武汉华中数控股份有限公司 一种线缆测试装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55155261A (en) * 1979-05-23 1980-12-03 Fuji Electric Co Ltd System for locating broken section of cable
CN102193048A (zh) * 2011-05-19 2011-09-21 郭小定 智能对线器
CN203133218U (zh) * 2013-03-06 2013-08-14 江南大学 一种线束的自动测试装置
CN103884957A (zh) * 2014-04-09 2014-06-25 威猛工业自动化系统（昆山）有限公司 一种线缆测试仪
CN207232300U (zh) * 2017-09-29 2018-04-13 苏州天奇安激光设备有限公司 电子线束检测装置
CN108020748A (zh) * 2017-11-27 2018-05-11 武汉华中数控股份有限公司 一种线缆测试装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115128509A (zh) * 2022-08-02 2022-09-30 唐山松下产业机器有限公司 快插多芯电缆检测系统及工作方法

Similar Documents

Publication Publication Date Title
CN202676871U (zh) 一种断路器试验台
CN102508485B (zh) 用于半物理模拟试验的信号检测及故障模拟装置
CN104865493A (zh) Cell面板开短路检测装置及方法
CN201072597Y (zh) 用于航空电子飞行仪表的自动检测仪
CN104237603A (zh) 一种继电保护多路出口压板脉冲电压检测装置
CN102798759A (zh) 一种绝缘电阻测试系统
CN204116430U (zh) 一种继电保护多路出口压板脉冲电压检测装置
CN110308362A (zh) 检测电路和显示面板
CN112810837B (zh) 飞参记录仪测试系统及测试方法
CN104820156A (zh) 一种线束检测装置及方法
CN115792407A (zh) 一种电磁环境预警系统及电磁环境预警方法
CN202383250U (zh) 电控板全自动通用测试设备
CN203799008U (zh) 支柱式电子式电流互感器一次振动试验的数据采集装置
CN109031052A (zh) 一种多芯电缆通断检测装置及检测方法
CN108332623B (zh) 一种多功能复合引信智能检测仪
CN214504211U (zh) 飞参记录仪测试系统
CN102901904A (zh) 一种用于电路板的多功能智能检测装置
CN103135012A (zh) 飞机直流设备功能检测仪
CN106569187B (zh) 一种基于老化台的自动监控系统
CN105676112B (zh) 一种通用型十二相整流桥故障检测方法
CN202939209U (zh) 一种多路开关传动跳闸出口信号检测装置
CN105137258A (zh) 一种高压试验接地智能预警控制装置
CN209894878U (zh) 一种多回路电气量检测系统
CN204789842U (zh) 一种线路检测装置
CN110082597A (zh) 一种单路多通道电阻测试控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218

RJ01 Rejection of invention patent application after publication