CN108987377A - 一种定位场区域的边界的方法 - Google Patents

一种定位场区域的边界的方法 Download PDF

Info

Publication number
CN108987377A
CN108987377A CN201810800584.9A CN201810800584A CN108987377A CN 108987377 A CN108987377 A CN 108987377A CN 201810800584 A CN201810800584 A CN 201810800584A CN 108987377 A CN108987377 A CN 108987377A
Authority
CN
China
Prior art keywords
boundary
field region
indicating ring
localization
localization field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810800584.9A
Other languages
English (en)
Other versions
CN108987377B (zh
Inventor
顾以理
李伟峰
沈惠平
刘夏英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810800584.9A priority Critical patent/CN108987377B/zh
Publication of CN108987377A publication Critical patent/CN108987377A/zh
Application granted granted Critical
Publication of CN108987377B publication Critical patent/CN108987377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Adornments (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供了一种定位场区域的边界的方法，所述定位场区域的边界的方法包括：提供基底，所述基底上形成有场区域；形成指示环，所述指示环于所述基底上且围绕所述场区域。在本发明提供的定位场区域的边界的方法中，通过形成围绕场区域的指示环达到快速准确定位场区域的边界的目的，由于指示环与场区域上膜层是同时形成，不需要额外的工艺或步骤，在不增加成本的情况下带来便利，在工艺过程中使得检测查找等更快速的场区域的实现定位，提高工作效率。

Description

一种定位场区域的边界的方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种定位场区域的边界的方法。
背景技术
在集成电路设计中，位于晶圆中的小尺寸芯片器件通常设置在较大的场区域(field)内，因此在场区域中会形成数量众多且较窄的切割道(scribe lane)。由于切割道的数量众多，在工艺需要以及进行检测时等情况下通常难以便捷定位场区域的边界，从而带来操作上的不便，增加了操作时长或发生人工定位错误等不利影响。
因此，如何提供一种定位场区域的边界的方法是本领域技术人员亟待解决的一个技术问题。
发明内容
本发明的目的在于提供一种定位场区域的边界的方法，以达到便捷的定位场区域的边界的目的。
为解决上述技术问题，本发明提供一种定位场区域的边界的方法，所述定位场区域的边界的方法包括：提供基底，所述基底上形成有场区域；形成指示环，所述指示环于所述基底上且围绕所述场区域。
可选的，在所述定位场区域的边界的方法中，所述指示环的数量为多个，多个所述指示环在同一平面内等间距排列。
可选的，在所述定位场区域的边界的方法中，所述指示环的数量为2个，2个所述指示环在同一平面内的间距为2μm～5μm。
可选的，在所述定位场区域的边界的方法中，所述指示环的线宽在2μm以下。
可选的，在所述定位场区域的边界的方法中，所述指示环由多个线段环绕组成。
可选的，在所述定位场区域的边界的方法中，所述线段的长度在10μm以上。
可选的，在所述定位场区域的边界的方法中，所述指示环形成在多个膜层中。
可选的，在所述定位场区域的边界的方法中，还包括：形成套准测量图形和/或产品测试图形于所述指示环的内侧。
可选的，在所述定位场区域的边界的方法中，所述指示环的材料包括铜、铝和/或氮化硅。
综上所述，在本发明提供的定位场区域的边界的方法中，通过形成围绕场区域的指示环达到快速准确定位场区域的边界的目的，由于指示环与场区域上膜层是同时形成，不需要额外的工艺或步骤，在不增加成本的情况下带来便利，在工艺过程中使得检测查找等更快速的场区域的实现定位，提高工作效率。
附图说明
图1是本发明实施例的一种定位场区域的边界的方法的流程图；
图2是本发明一实施例的场区域以及指示环的结构示意图；
图3是本发明另一实施例的场区域以及指示环的结构示意图；
图4是本发明还一实施例的场区域以及指示环的结构示意图。
具体实施方式
为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
本发明的核心思想在于为场区域(field)提供更佳的定位寻找方式，通过围绕场区域的指示环来便捷的定位场区域，并且指示环的形成与场区域上形成的膜层是同时形成，从而不需要增加额外的工艺或步骤就达到形成指示环的目的，没有增加成本而通过指示环带来定位的便利，发明人在工作中的积累对此付出了创造性的劳动。
参考如图1至4所示，本发明提供一种定位场区域的边界的方法，所述定位场区域的边界的方法包括：
提供基底，所述基底上形成有场区域(field)10，场区域指在光罩下图形成像时设定于晶圆(wafer)上的一区域大小，曝光工作台将晶圆不断移动各个场区域的位置进行曝光，直到覆盖整片晶圆，根据不同晶圆的尺寸大小，基底上通常具有众多场区域，每个场区域内可具有多个芯片(chip)结构，为了方便描述，在本实施例中仅以单个场区域下的实施方式，由此可沿及整个晶圆；
形成指示环20，所述指示环20位于所述基底上且围绕所述场区域10，所述指示环20在所述场区域10上形成膜层时同时形成，也就是指示环的形成不需要增加额外的工艺或步骤，可在设置掩膜版时增加指示环的图形，当在场区域中形成器件需要的膜层时即在场区域的外围形成指示环的实体结构。
参考图2所示，为了更佳的达到辨识的效果，所述指示环20的数量为多个，多个所述指示环在同一平面内等间距排列，当在观测范围内时，即可较快的被辨认出。
继续参考图2所示，所述指示环20的数量为2个，2个所述指示环20在同一平面内的间距为2μm～5μm，间距可为2μm、3μm、4μm或5μm，通过2个指示环以及合适的间距达到较佳的效果。原则上，数量越多越显著，但由此会增加占用的面积。
在本实施例中，所述指示环20的线宽在2μm以下，由于指示环位于切割道(scribelane)上，当指示环的线宽太大时将会占用晶圆上较大面积，可根据产品的实际需要以及观测精度等来合理设置1μm或2μm以及其它宽度范围。
如图3所示，所述指示环由20多个线段环绕组成，也就是采用线段的方式，增加辨认特点。在本实施例中，指示环的形状结构是常规的规则的条块状，在此形状基础上的结构变形依然是为了实现定位及区别场区域的边界的作用。
可选的，所述线段的长度为10μm以上，可通过相同或不同长度的线段来组成指示环，线段之间的间距可以设定小于切割道的宽度或者小于芯片尺寸大小的宽度，当指示环出在观测范围内时，即可以较为快速的得到场区域的边界。
在本实施例中，所述指示环20形成在多个膜层中，在场区域中的器件通常需要形成多个膜层，也就在多个膜层中都形成有一部分指示环的结构层，从而在不同的工艺后进行查找观测或在不同层间进行查找观测都可以找到对应的指示环的结构层，从而达到层间进行定位场区域的边界的目的，当然对于形成的层间介质层或膜层很薄的情况等，如果不容易发生不良现象或不需要进行观测的膜层等，也可以在对应的膜层中不形成指示环的结构层。当然，也可以采用额外的工艺步骤，形成特定的指示环，在场区域形成膜层时，可以对应膜层上形成独立的结构图形，由此可以形成区别于对应膜层的材料及结构组成。
进一步的，所述定位场区域的边界的方法还包括：形成套准测量图形(photomarks)30和/或产品测试图形(WAT keys)30于所述指示环的内侧，也就是在靠近指示环的内侧形成其它标记图形如套准测量图形30或产品测试图形30，当定位到场区域的边界也就可以很方便的查找到其它的标记图形，从而提高工作效率。
可选的，所述指示环20的材料包括铜、铝和/或氮化硅，也就是形成铜层、铝层或氮化硅层的结构，从而在光学电子显微镜下可以较佳的分辨出指示环来。此外，如果对于指示环的结构或外形上的变换，即形成其它的图形样式的指示环，均是起到定位场区域的边界的作用，也就属于本发明所述保护的范围内。
在具体的实施方式中，如图4中所示，相临的指示环20之间可以进行重叠利用，以提高利用率，较佳的实现指示的目的并节约空间面积，还可以对指示环的数量、结构、尺寸和材料等形成多种组合方式，例如，在不同层之间的指示环可以具有不同的尺寸关系或形成不同长短的线段结构等，也可以形成于间隔的膜层上，在垂直方向上应将指环作为一个整体来定位场区域的边界，通过多种不同的组合方法来适应不同产品的需要，从而可以来于校准和显影后检测(ADI，After Development Inspection)，尤其可辅助于尺寸测量工具的定位。
综上所述，在本发明提供的定位场区域的边界的方法中，通过形成围绕场区域的指示环达到快速准确定位场区域的边界的目的，由于指示环与场区域上膜层是同时形成，不需要额外的工艺或步骤，在不增加成本的情况下带来便利，在工艺过程中使得检测查找等更快速的场区域的实现定位，提高工作效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种定位场区域的边界的方法，其特征在于，所述定位场区域的边界的方法包括：
提供基底，所述基底上形成有场区域；
形成指示环，所述指示环位于所述基底上且围绕所述场区域，所述指示环在所述场区域上形成膜层时同时形成。
2.根据权利要求1所述定位场区域的边界的方法，其特征在于，所述指示环的数量为多个，多个所述指示环在同一平面内等间距排列。
3.根据权利要求2所述定位场区域的边界的方法，其特征在于，所述指示环的数量为2个，2个所述指示环在同一平面内的间距为2μm～5μm。
4.根据权利要求1所述定位场区域的边界的方法，其特征在于，所述指示环的线宽在2μm以下。
5.根据权利要求1所述定位场区域的边界的方法，其特征在于，所述指示环由多个线段环绕组成。
6.根据权利要求5所述定位场区域的边界的方法，其特征在于，所述线段的长度为10μm以上。
7.根据权利要求1所述定位场区域的边界的方法，其特征在于，所述指示环形成在多个膜层中。
8.根据权利要求1－7中任意一项所述定位场区域的边界的方法，其特征在于，所述定位场区域的边界的方法还包括：形成套准测量图形和/或产品测试图形于所述指示环的内侧。
9.根据权利要求1－7中任意一项所述定位场区域的边界的方法，其特征在于，所述指示环的材料包括铜、铝和/或氮化硅。
CN201810800584.9A 2018-07-20 2018-07-20 一种定位场区域的边界的方法 Active CN108987377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810800584.9A CN108987377B (zh) 2018-07-20 2018-07-20 一种定位场区域的边界的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810800584.9A CN108987377B (zh) 2018-07-20 2018-07-20 一种定位场区域的边界的方法

Publications (2)

Publication Number Publication Date
CN108987377A true CN108987377A (zh) 2018-12-11
CN108987377B CN108987377B (zh) 2021-06-04

Family

ID=64549346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810800584.9A Active CN108987377B (zh) 2018-07-20 2018-07-20 一种定位场区域的边界的方法

Country Status (1)

Country Link
CN (1) CN108987377B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044538A (zh) * 2009-10-02 2011-05-04 富晶电子股份有限公司 半导体芯片、密封环结构及其制造方法
CN104485313A (zh) * 2011-01-11 2015-04-01 台湾积体电路制造股份有限公司 半导体装置
CN105321911A (zh) * 2014-06-25 2016-02-10 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN105336762A (zh) * 2015-11-17 2016-02-17 深圳典邦科技有限公司 硅基cmos驱动的oled图像显示装置及制造方法
CN106252297A (zh) * 2015-06-10 2016-12-21 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044538A (zh) * 2009-10-02 2011-05-04 富晶电子股份有限公司 半导体芯片、密封环结构及其制造方法
CN104485313A (zh) * 2011-01-11 2015-04-01 台湾积体电路制造股份有限公司 半导体装置
CN105321911A (zh) * 2014-06-25 2016-02-10 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN106252297A (zh) * 2015-06-10 2016-12-21 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN105336762A (zh) * 2015-11-17 2016-02-17 深圳典邦科技有限公司 硅基cmos驱动的oled图像显示装置及制造方法

Also Published As

Publication number Publication date
CN108987377B (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
US7564554B2 (en) Wafer-based optical pattern recognition targets using regions of gratings
US9123649B1 (en) Fit-to-pitch overlay measurement targets
CN101840886B (zh) 半导体装置的制造方法
US20170170129A1 (en) Photolithography alignment mark structures and semiconductor structures
CN102420215B (zh) 多边缘的图案化
US9117898B2 (en) Method of fabricating a plurality of cut marks on a substrate
US20060243711A1 (en) System and method for aligning a wafer processing system in a laser marking system
CN107850761A (zh) 亚微米晶片对准
US10566290B2 (en) Alignment mark and measurement method thereof
CN107850759B (zh) 亚微米晶片对准
TWI633610B (zh) 繞射疊合標記
CN103279016B (zh) 一种提高叠对测量精度的方法
CN108987377A (zh) 一种定位场区域的边界的方法
CN104281010B (zh) 形成方法和基板
US10290525B2 (en) Marking method for wafer dice
CN104253113A (zh) 一种测量时使用的定位标记及其识别方法
CN103872022B (zh) 对准图形及晶圆
US20120308788A1 (en) Overlay mark set and method for positioning two different layout patterns
US11450616B2 (en) Using a backside mask layer for forming a unique die mark identifier pattern
CN104849970B (zh) 用于背面光刻工艺的对准标记及其对准方法
US20160043037A1 (en) Mark, semiconductor device, and semiconductor wafer
JPH04333213A (ja) アライメントマーク
CN104281019A (zh) 光刻的迭对值校准方法
CN102931219B (zh) 半导体器件及其制备方法
Tzai et al. Innovative techniques for improving overlay accuracy by using DCM (device correlated metrology) targets as reference

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant