CN108984104B - 用于缓存管理的方法和设备 - Google Patents

用于缓存管理的方法和设备 Download PDF

Info

Publication number
CN108984104B
CN108984104B CN201710408918.3A CN201710408918A CN108984104B CN 108984104 B CN108984104 B CN 108984104B CN 201710408918 A CN201710408918 A CN 201710408918A CN 108984104 B CN108984104 B CN 108984104B
Authority
CN
China
Prior art keywords
cache
write request
response
determining
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710408918.3A
Other languages
English (en)
Other versions
CN108984104A (zh
Inventor
贾瑞勇
徐鑫磊
杨利锋
李雄成
高健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
EMC IP Holding Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EMC IP Holding Co LLC filed Critical EMC IP Holding Co LLC
Priority to CN201710408918.3A priority Critical patent/CN108984104B/zh
Priority to US15/995,386 priority patent/US10740241B2/en
Publication of CN108984104A publication Critical patent/CN108984104A/zh
Priority to US16/989,496 priority patent/US11366758B2/en
Application granted granted Critical
Publication of CN108984104B publication Critical patent/CN108984104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/885—Monitoring specific for caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices
    • G06F2212/262—Storage comprising a plurality of storage devices configured as RAID
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy

Abstract

本公开的实施例涉及用于缓存管理的方法和设备。该方法包括确定缓存针对与所述缓存相关联的下层存储设备的缓存冲刷时段。该方法还包括响应于所述缓存冲刷时段的时长大于阈值时长，响应于接收到写请求，确定与所述写请求相关联的数据是否已被存储在所述缓存中。该方法进一步包括响应于所述数据在所述缓存中未命中，将所述写请求和所述数据存储在所述缓存中而不返回针对所述写请求的写完成消息。

Description

用于缓存管理的方法和设备
技术领域
本公开的实施例涉及存储器领域，具体涉及缓存管理的方法和设备。
背景技术
由于大容量存储设备的数据存取数速度一般较低，导致计算设备和大容量存储设备间数据的处理速度很慢。由于缓存具有快速的数据处理能力，且常用的数据一般比较集中，因此，通过在计算设备和大容量存储设备间设置缓存能快速的提高数据处理能力。由于缓存的数据处理能力和处理器的能力相近，因此能够快速的接收处理器发送的数据并能将缓存的数据快速的发送给处理器。对于缓存中不用的数据，则通过与存储设备的接口将数据冲刷到存储设备上。
由于缓存的成本较高，为了计算设备的经济性，会设置具有合适存储容量的缓存。这种设置导致缓存的存储容量小于存储设备的存储容量，因此不可能将存储设备中的所有数据存储在缓存中。在现有的向大容量存储设备写入数据的方法中，会先确定向存储设备中存储的数据页中否存在于缓存中，如果有则会将数据写入已存在的数据页，如果不存于缓存中，则写入缓存中的新缓存页。对于缓存中不常用的数据，则会在合适的时间将缓存页中的数据冲刷到存储设备以保持数据的一致性。
发明内容
本公开的实施例的目的在于提供一种缓存管理的方法和设备。
根据本公开的第一方面，提供了一种缓存管理的方法。该方法包括确定缓存针对与缓存相关联的下层存储设备的缓存冲刷时段。该方法还包括响应于缓存冲刷时段的时长大于阈值时长，响应于接收到写请求，确定与写请求相关联的数据是否已被存储在缓存中。该方法进一步包括响应于数据在所述缓存中未命中，将写请求和所述数据存储在缓存中而不返回针对写请求的写完成消息。
在某些实施例中，该方法还包括：确定缓存中由向存储设备进行冲刷而释放的可用于所述存储设备的存储块的第一数目；响应于数目大于数据占用的存储块的第二数目，发送针对写请求的所述写完成消息。
在某些实施例中，确定针对存储设备的所述缓存冲刷时段包括：获取缓存向所述存储设备的多次先前冲刷的多个历史冲刷时段；通过对多个历史冲刷时段进行平均来确定缓存冲刷时段。
在某些实施例中，该方法还包括：响应于缓存冲刷时段的时长大于阈值时长，对存储设备进行标注以用于处理所述写请求。
在某些实施例中，该方法还包括：响应于发送写完成消息，从第一数目中减去第二数目。
在某些实施例中，该方法还包括：比较写请求在所述缓存中被存储的第一时长与预定义的第二时长；响应于第一时长超过第二时长，确定缓存中与存储设备相关联的脏块率；响应于脏块率小于预定阈值，发送针对写请求的写完成消息。
在某些实施例中，该方法还包括：确定缓存中由向存储设备进行冲刷而释放的可用于存储设备的存储块的第一数目；获取缓存中存储块的数目和缓存中脏块的数目；基于第一数目、缓存中存储块的数目和缓存中脏块的数目确定脏块率。
根据本公开的第二方面提供了一种缓存管理器，其中应用该缓存管理器的缓存包括多个存储块。该缓存管理器包括：处理器；存储器，存储有计算机程序指令，处理器运行存储器中的计算机程序指令控制该存储器系统执行动作，动作包括：确定缓存针对与缓存相关联的下层存储设备的缓存冲刷时段；响应于缓存冲刷时段的时长大于阈值时长，响应于接收到写请求，确定与写请求相关联的数据是否已被存储在缓存中；以及响应于数据在所述缓存中未命中，将写请求和数据存储在缓存中而不返回针对写请求的写完成消息。
根据本公开的第三方面提供了一种计算机程序产品，所述计算机程序产品被有形地存储在非易失性计算机可读介质上并且包括机器可执行指令，所述机器可执行指令在被执行时使机器执行本公开的第一方面中的方法的步骤。
附图说明
通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。
图1示出了根据本公开的实施例的系统100的架构图；
图2示出了根据本公开的实施例的用于缓存管理的方法200的示意图；
图3图示了根据本公开的实施例的用于缓存管理的方法300的流程图；
图4图示了根据本公开的实施例的用于缓存管理的方法400的流程图；
图5示出了适于用来实施本公开内容的实施例的示例设备500的示意性框图。
在各个附图中，相同或对应的标号表示相同或对应的部分。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。
在本公开的实施例的描述中，术语“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
下面将参考附图中示出的若干示例实施例来描述本公开的原理。虽然附图中显示了本公开的优选实施例，但应当理解，描述这些实施例仅是为了使本领域技术人员能够更好地理解进而实现本公开，而并非以任何方式限制本公开的范围。
处理器向存储设备写入数据时，可先将数据写入缓存。因此，处理器会通过一个或多个输入/输出I/O线程向缓存发送写请求。缓存接收到写请求后首先确定与要写入的地址相对应的数据块是否存在于缓存中。如果数据块存在于缓存中则直接写入相应的数据块。如果缓存中不存在与写请求中的地址对应的数据块，则会产生写未命中，于是缓存会为其分配新的数据块用于存储数据。当缓存中的数据需要移出缓存时，与存储设备中的数据不一致的缓存中的脏页的数据将会被冲刷到存储设备以保护数据的一致性。
当缓存将数据刷新到存储设备时，如果冲刷速度由于各种原因变慢，如存储设备驱动器出现问题或部分存储介质出现问题。由于缓存和处理器之间的数据处理速度远快于缓存与存储设备之间的数据处理速度，此时会导致缓存中的存储块会很快被处理器发送过来的各种输入输出操作(I/O)给消耗掉，尤其是与处理器发送的写请求中的存储地址对应的存储块不在缓存中时。
为了解决至少上述问题及其它潜在问题，本公开的实施例提供了一种缓存管理的解决方案。在该解决方案中，通过限制各种输入输出操作来改善缓存的数据管理效率。
图1图示了根据本公开的实施例的系统100的架构图。计算设备102中具有处理器108，其用于处理各种应用。缓存设备104用于缓存处理器108处理的数据以及从存储设备106读取的数据。
存储设备106为用于存储大容量数据的存储设备。该存储设备可以包括各种易失性和/或非易失性数据存储介质。存储介质的示例可以包括但不限于盘阵列、磁盘、光盘、硬盘、固态硬盘(SSD)。盘阵列可以为不同级别的盘阵列，可以包括但不限于RAID0、RAID1、RAID0+1、RAID2、RAID3、RAID4、RAID5、RAID7、RAID10、RAID53。
由于处理器108和缓存104之间数据处理速度非常快，而缓存104和存储设备106之间的刷新速度比较慢。因此，当缓存104和存储设备106之间的速度比较慢时，或者存储设备出现部分问题时，则针对该存储设备的写入速度降低。下面的内容将详细介绍解决该问题的方法。
图2示出了根据本公开的实施例的用于缓存管理的方法200的示意图。由于缓存104和存储设备106之间的冲刷速度会影响缓存的使用，因此，下面本公开的实施例利用缓存冲刷的管理数据来限制上层处理器对缓存的操作。
缓存在向存储设备冲刷数据时，保存缓存每次冲刷操作的时间。在框202处，首先确定缓存针对与缓存相关联的下层存储设备的缓存冲刷时段。在备选的实施例中，在缓存104针对存储设备106进行一次数据冲刷操作时，会记录进行该次冲刷操作所需的时段长度。由于一次操作不能准确定的反映缓存104对存储设备106的冲刷时段长度，因此采用当前的冲刷操作时段长度结合以前多次冲刷的历史冲刷时段来获得缓存104对存储设备106的冲刷时间长度。
在一个备选实施例中，缓存104对存储设备106的冲刷时段的长度可以通过将多个冲刷时段的长度加权平均来得到。时间越近的冲刷时段的权重越大。在另一个备选实施例中，缓存104对存储设备106的冲刷时段的长度也可以通过将多个冲刷时段的长度取平均来获得。在另一个备选实施例中，缓存104对存储设备106的冲刷时段的长度可以通过各种合适的函数来获得。
在框204处，将缓存冲刷时段长度与预设的阈值时长进行比较。如果大于预设的时间阈值，则表明缓存的冲刷速度变慢了，可能会导致缓存的数据块被过多的占用。这也表明缓存与该冲刷操作对应的存储设备之间的数据处理能力出现了问题。在一个备选实施例中，对该存储设备进行标识，然后对标识过的存储设备的写请求进行处理。
预设的阈值时长可以基于需要而设置。在一个备选实施例中，阈值时长可以为平时匹配缓存与处理器交互数据而不产生缓存块被过多占用的时长。
在框206处如果接收到写请求，首先确定与写请求相关联的数据是否已被存储在缓存中。如果与写请求相关联的数据已写入缓存中，则表明此时写请求写入的数据不占用新的存储块，可以写入数据，并向上层返回写完成信息。如果与写请求相关联的数据没有存储在缓存中，表明数据在缓存中未命中。
在框208处，响应于数据在缓存中未命中，则将该写请求要写入的数据写入缓存中的新的存储块中，为了限制与该写请求相关的I/O再次进行操作，此时，将写请求放入缓存中，形成一个写完成的写请求队列，但是不向上层返回该写请求写完成信息。因此，与该写请求对应的I/O操作会等待写请求返回信息，从而不再进行相应的写操作，这样便能限制I/O操作数量，避免过多的占用缓存块。在一个备选实施例中，写请求为写入数据的管理信息。在一个备选实施例中，所述数据块是数据页。
图3示出了根据本公开的实施例的用于缓存管理的方法300的示意图。框202-208中的内容与图2中框202-208中的内容相同，由于已在图2中对其进行了描述，在此处就不对其再进行详细的描述。在图3中主要描述框310-312。
通过缓存冲刷的时间判定之后，虽然限制写请求操作，但是在每次刷新时间判定之后可能刷新时段的时长还是大于预定阈值，但是由于每次刷新操作均释放了一定数量的数据块，如果这种情况下还是限制写请求的话，已释放的存储块得不到利用，可能会导致缓存资源的浪费，也限制了I/O写请求的处理效率。为了解决这个问题，本公开实施例中还对冲刷释放的存储块进行管理。
在框310处，在缓存完成每次冲刷动作后，还统计本次冲刷动作所释放的存储块的数目。将本次动作释放的存储块的数目加到先前累积释放的存储块的数目来确定本次冲刷动作后针对该存储设备的累积释放的存储块的数目，这样便确定有多少释放的存储块可用于针对该存储设备的的写入操作。
在前面的操作中将数据在缓存中未命中的写请求存储在了缓存中的队列中。在一个备选实施例中，写请求可以存储在先进先出的队列中。在另一备选实施例中，写请求也可以基于写请求的重要性进行排序。在另一备选实施例中，写请求可以基于其它合适的方式进行排序。
选定写请求队列中的一个写请求，然后确定其写入的数据占用的存储块的数目。在一个备选实施例中在该写请求是在写请求队列最前面的写请求。在框312处，如果累积释放的存储块的数目大于等于选定的写请求的数据占用的存储块的数目，表明释放的存储块的数目已经多于已占用的存储块的数目，因此，可以向上层发送针对选定的写请求的写完成消息。通过这种方式，使得能充分利用由于冲刷操作释放的存储块，也提高了缓存的利用效率。
在向上层发送完写完成消息后，从累积的存储块数目中减去当前发送写完成消息的写请求占用的存储块的数目。
在一个备选实施例中，如果本次冲刷操作释放的存储块的数目为5，以前的累积释放的存储块的数目为零，则此时累积释放的存储块的数目为5，如果当前选择的写请求的数据占用的存储块的数目小于等于5，则释放当前的存储的写请求的操作，并从总的累积释放的存储块的数目中减于当前释放的写请求的数据占用的存储块的数目。如果当前选择的写请求的数据占用的存储块的数目大于5，则不对存储的写操作进行操作，等下次冲刷操作完成后再进行判定。
上述实施例很好的解决了缓存被过多占用的问题，但是上述操作中仅考虑了利用缓存和存储设备之间冲刷数据的参数来管理缓存，而没有考虑缓存中存在的可用的存储块的数量，这会产生过度限制I/O写请求的问题，从而降低了I/O写请求的处理效率。为了解决上述问题，本公开的实施例还周期性的执行图4中的流程。在备选的实施例中图4中的流程周期性的执行时间可以为1秒。
图4图示了根据本公开的实施例的用于缓存管理的方法400的流程图。由于在执行图2中的方法200或图3中的方法300的过程中会出现过度限制写请求的问题，因此在执行方法200或方法300的同时，定期的执行图4中的方法400以解决上述问题。为了能够控制在缓存中存储的写请求，在缓存中获得写请求存储的预定义时间长度。该预定义时间长度可以依据需要设置为任意值。在一个备选实施例中，预定义时间长度可以设置为缓存到存储设备中的最长的冲刷请求的时间。
在框402处，获取缓存中存储的写请求队列中的一个写请求的存储时间，然后将写请求在所述缓存中被存储的时间长度与预定义的时间长度比较。在一个备选实施例中，获取的写请求是写请求队列中排在队首的写请求。在另一备选实施例中，获取的写请求可以基于其它的选择方式选取。当写请求在所述缓存中被存储的时间长度小于预定义的时间长度时，不对缓存中的写队列中的写请求进行操作。
在框404处，当写请求在所述缓存中被存储的时间长度大于预定义的时间长度时，此时表明写请求在缓存中存储的时间已比较长，有可能会过多影响I/O操作。如果缓存中可能还存在足够用的缓存块，则可以利用这些未用的缓存块来释放存储的写操作，这样可以避免过限制写操作。为了能够确定缓存中是否具有足够的缓存块，因此设置脏块率参数来衡量缓存的可用空间。当脏块率大于预定的阈值时，表明缓存已使用了足够多的空间，不能再用来存储数据了，如果脏块率小于预定阈值，表明缓存中还有足够的空间来释放存储的写请求，因此，这样可以提高缓存利用率和I/O的处理效率。
在确定脏块率时，首先确定获取的写请求占用的数据块的数目，然后获取缓存中的脏块数目以及缓存中的存储块的数目。通过写请求占用的数据块的数目、缓存中的脏块数目和缓存中的存储块的数目确定脏块率。在一个备选实施例中，脏块率＝(写请求占用的存储块的数目+缓存中脏块的数目)/存储块的数目。
在框406处，如果脏块率小于预定阈值，则表明缓存中具有足够可用的存储块，因此，释放缓存中存储的写请求，发送针对写请求的写完成消息。如果脏块率大于预定阈值，则表明缓存中没有足够多的存储块可用，则此进不进行操作。
通过上述的方法，可以很好的利用缓存内的存储块，并能提高I/O写请求的处理时间。在一个备选实施例中，如果由于存储的写请求占用于过多有存储块，导致缓存的使用量达到了一定阈值，则设置最大并行I/O的数量对I/O的数量进行控制。
图5示出了可以用来实施本公开内容的实施例的示例设备500的示意性框图。例如，如图1所示的102、104、106中的任一项可以由设备500来实施。如图所示，设备500包括中央处理单元(CPU)501，其可以根据存储在只读存储器(ROM)502中的计算机程序指令或者从存储单元508加载到随机访问存储器(RAM)503中的计算机程序指令，来执行各种适当的动作和处理。在RAM 503中，还可存储设备500操作所需的各种程序和数据。CPU 501、ROM 502以及RAM 503通过总线504彼此相连。输入/输出(I/O)接口505也连接至总线504。
设备500中的多个部件连接至I/O接口505，包括：输入单元506，例如键盘、鼠标等；输出单元507，例如各种类型的显示器、扬声器等；存储单元508，例如磁盘、光盘等；以及通信单元509，例如网卡、调制解调器、无线通信收发机等。通信单元509允许设备500通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
上文所描述的各个过程和处理，例如方法200、300和400，可由处理单元501执行。例如，在一些实施例中，方法200、300和400可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元508。在一些实施例中，计算机程序的部分或者全部可以经由ROM 502和/或通信单元509而被载入和/或安装到设备500上。当计算机程序被加载到RAM503并由CPU 701执行时，可以执行上文描述的方法200、300或400的一个或多个动作。
本公开可以是方法、装置、系统和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于执行本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理单元，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理单元执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (13)

1.一种缓存管理的方法，包括：
确定缓存针对与所述缓存相关联的下层存储设备的缓存冲刷时段；
响应于所述缓存冲刷时段的时长大于阈值时长，
响应于接收到写请求，确定与所述写请求相关联的数据是否已被存储在所述缓存中；
响应于所述数据在所述缓存中未命中，将所述写请求和所述数据存储在所述缓存中而不返回针对所述写请求的写完成消息; 以及
对所述存储设备进行标注以用于处理所述写请求。
2.根据权利要求1所述的方法，还包括：
确定所述缓存中由向所述存储设备进行冲刷而释放的可用于所述存储设备的存储块的第一数目；
响应于所述数目大于所述数据占用的存储块的第二数目，发送针对所述写请求的所述写完成消息。
3.根据权利要求1所述的方法，其中确定针对所述存储设备的所述缓存冲刷时段包括：
获取所述缓存向所述存储设备的多次先前冲刷的多个历史冲刷时段；
通过对所述多个历史冲刷时段进行平均来确定所述缓存冲刷时段。
4.根据权利要求2所述的方法，还包括：
响应于发送所述写完成消息，从所述第一数目中减去所述第二数目。
5.根据权利要求1所述的方法，还包括：
比较所述写请求在所述缓存中被存储的第一时长与预定义的第二时长；
响应于所述第一时长超过所述第二时长，确定所述缓存中与所述存储设备相关联的脏块率；
响应于所述脏块率小于预定阈值，发送针对所述写请求的所述写完成消息。
6.根据权利要求5所述的方法，还包括：
确定所述缓存中由向所述存储设备进行冲刷而释放的可用于所述存储设备的存储块的第一数目；
获取所述缓存中存储块的数目和所述缓存中脏块的数目；
基于所述第一数目、所述缓存中存储块的数目和所述缓存中所述脏块的数目确定脏块率。
7.一种缓存管理器，所述缓存包括多个存储块，所述管理器包括：
处理器；
存储器，存储有计算机程序指令，处理器运行存储器中的所述计算机程序指令控制该管理器执行动作，所述动作包括：
确定缓存针对与所述缓存相关联的下层存储设备的缓存冲刷时段；
响应于所述缓存冲刷时段的时长大于阈值时长，
响应于接收到写请求，确定与所述写请求相关联的数据是否已被存储在所述缓存中；
响应于所述数据在所述缓存中未命中，将所述写请求和所述数据存储在所述缓存中而不返回针对所述写请求的写完成消息；以及
对所述存储设备进行标注以用于处理所述写请求。
8.根据权利要求7所述的管理器，还包括：
确定所述缓存中由向所述存储设备进行冲刷而释放的可用于所述存储设备的存储块的第一数目；
响应于所述数目大于所述数据占用的存储块的第二数目，发送针对所述写请求的所述写完成消息。
9.根据权利要求7所述的管理器，其中确定针对所述存储设备的所述缓存冲刷时段包括：
获取所述缓存向所述存储设备的多次先前冲刷的多个历史冲刷时段；
通过对所述多个历史冲刷时段进行平均来确定所述缓存冲刷时段。
10.根据权利要求8所述的管理器，还包括：
响应于发送所述写完成消息，从所述第一数目中减去所述第二数目。
11.根据权利要求7所述的管理器，还包括：
比较所述写请求在所述缓存中被存储的第一时长与预定义的第二时长；
响应于所述第一时长超过所述第二时长，确定所述缓存中与所述存储设备相关联的脏块率；
响应于所述脏块率小于预定阈值，发送针对所述写请求的所述写完成消息。
12.根据权利要求11所述的管理器，还包括：
确定所述缓存中由向所述存储设备进行冲刷而释放的可用于所述存储设备的存储块的第一数目；
获取所述缓存中存储块的数目和所述缓存中脏块的数目；
基于所述第一数目、所述缓存中存储块的数目和所述缓存所述脏块的数目确定脏块率。
13.一种非易失性计算机可读介质，具有存储在其上的机器可执行指令，所述机器可执行指令在被执行时使机器执行根据权利要求1至6中任一项所述的方法的步骤。
CN201710408918.3A 2017-06-02 2017-06-02 用于缓存管理的方法和设备 Active CN108984104B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710408918.3A CN108984104B (zh) 2017-06-02 2017-06-02 用于缓存管理的方法和设备
US15/995,386 US10740241B2 (en) 2017-06-02 2018-06-01 Method and devices for managing cache
US16/989,496 US11366758B2 (en) 2017-06-02 2020-08-10 Method and devices for managing cache

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710408918.3A CN108984104B (zh) 2017-06-02 2017-06-02 用于缓存管理的方法和设备

Publications (2)

Publication Number Publication Date
CN108984104A CN108984104A (zh) 2018-12-11
CN108984104B true CN108984104B (zh) 2021-09-17

Family

ID=64501824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710408918.3A Active CN108984104B (zh) 2017-06-02 2017-06-02 用于缓存管理的方法和设备

Country Status (2)

Country Link
US (2) US10740241B2 (zh)
CN (1) CN108984104B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108984104B (zh) * 2017-06-02 2021-09-17 伊姆西Ip控股有限责任公司 用于缓存管理的方法和设备
KR20200046495A (ko) * 2018-10-24 2020-05-07 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11113198B2 (en) * 2019-05-06 2021-09-07 Micron Technology, Inc. Timed data transfer between a host system and a memory sub-system
CN112486404A (zh) * 2019-09-12 2021-03-12 伊姆西Ip控股有限责任公司 用于管理存储块的方法、设备和计算机程序产品
CN113157458A (zh) * 2021-05-10 2021-07-23 广州欢网科技有限责任公司 快速释放java程序内存方法和装置
US11940913B2 (en) 2022-03-31 2024-03-26 Microsoft Technology Licensing, Llc Overflow signal caching and aggregation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7475279B2 (en) * 2005-10-28 2009-01-06 Fujitsu Limited Data storage system, data storage control device, and write error diagnosis method for disks thereof
CN101515255A (zh) * 2009-03-18 2009-08-26 成都市华为赛门铁克科技有限公司 一种数据的存储方法和存储装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928518B2 (en) * 2001-11-01 2005-08-09 Sun Microsystems, Inc. Disk drive employing adaptive flushing of a write cache
US9141531B1 (en) * 2012-12-14 2015-09-22 Western Digital Technologies, Inc. Data flush from cache to disk based on track limit
US20160077974A1 (en) * 2014-09-12 2016-03-17 Seagate Technology Llc Adaptive control of write cache size in a storage device
US9996478B1 (en) * 2016-12-09 2018-06-12 Advanced Micro Devices, Inc. No allocate cache policy
CN108984104B (zh) 2017-06-02 2021-09-17 伊姆西Ip控股有限责任公司 用于缓存管理的方法和设备
CN110058786B (zh) * 2018-01-18 2022-12-02 伊姆西Ip控股有限责任公司 用于控制存储系统中的写请求的方法、装置和计算机程序产品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7475279B2 (en) * 2005-10-28 2009-01-06 Fujitsu Limited Data storage system, data storage control device, and write error diagnosis method for disks thereof
CN101515255A (zh) * 2009-03-18 2009-08-26 成都市华为赛门铁克科技有限公司 一种数据的存储方法和存储装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"elasticsearch运维实战之2-系统性能调优";徽沪一郎;《博客园》;20161031;参见正文第2页第5-7段 *

Also Published As

Publication number Publication date
CN108984104A (zh) 2018-12-11
US20200371943A1 (en) 2020-11-26
US10740241B2 (en) 2020-08-11
US11366758B2 (en) 2022-06-21
US20190102308A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
CN108984104B (zh) 用于缓存管理的方法和设备
US10318156B2 (en) Invoking input/output (I/O) threads on processors to demote tracks from a cache
CN111742291B (zh) 具有用户空间闪存转换层的用户空间存储i/o栈的方法和系统
CN109213696B (zh) 用于缓存管理的方法和设备
US9971689B2 (en) Invoking input/output (I/O) threads and demote threads on processors to demote tracks from a cache
US10642755B2 (en) Invoking demote threads on processors to demote tracks from a cache based on free cache segments
CN108733316B (zh) 用于管理存储系统的方法和管理器
JP2013509658A (ja) 将来の使用推量に基づく記憶メモリの割り当て
US9886395B2 (en) Evicting cached stores
CN111124267A (zh) 数据写入的方法、设备和计算机程序产品
JPWO2014208139A1 (ja) 異常検出装置、制御方法、及びプログラム
US20170123975A1 (en) Centralized distributed systems and methods for managing operations
CN111124270A (zh) 缓存管理的方法、设备和计算机程序产品
US10176101B2 (en) Allocate a segment of a buffer to each of a plurality of threads to use for writing data
US20160196079A1 (en) Reusing storage blocks of a file system
CN112395223A (zh) 基于对高速缓存列表的不同区域的访问来管理被访问磁道到高速缓存列表的mru端的指示
CN113220650B (zh) 数据存储方法、装置、设备、存储介质及程序
CN114442910A (zh) 管理存储系统的方法、电子设备和计算机程序产品
WO2017054714A1 (zh) 磁盘阵列的读方法及装置
CN109840217B (zh) 一种缓存资源分配和装置
CN115840635A (zh) 计算资源管理方法、电子设备和程序产品
CN110109879B (zh) 在多核系统中冲刷元数据的方法、设备和计算机可读介质
JP6378289B2 (ja) データベースにおいてホットページを決定するための方法および装置
US11914519B2 (en) Affinity-based cache operation for a persistent storage device
CN113986134B (zh) 存储数据的方法、读取数据的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant