CN111124267A - 数据写入的方法、设备和计算机程序产品 - Google Patents

数据写入的方法、设备和计算机程序产品 Download PDF

Info

Publication number
CN111124267A
CN111124267A CN201811291036.4A CN201811291036A CN111124267A CN 111124267 A CN111124267 A CN 111124267A CN 201811291036 A CN201811291036 A CN 201811291036A CN 111124267 A CN111124267 A CN 111124267A
Authority
CN
China
Prior art keywords
write request
response
cache
threshold
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811291036.4A
Other languages
English (en)
Other versions
CN111124267B (zh
Inventor
贾瑞勇
龚绍钦
马春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
EMC IP Holding Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EMC IP Holding Co LLC filed Critical EMC IP Holding Co LLC
Priority to CN201811291036.4A priority Critical patent/CN111124267B/zh
Priority to US16/656,806 priority patent/US11210229B2/en
Publication of CN111124267A publication Critical patent/CN111124267A/zh
Application granted granted Critical
Publication of CN111124267B publication Critical patent/CN111124267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3438—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment monitoring of user actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/885—Monitoring specific for caches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本公开的实施例涉及数据写入的方法、设备和计算机程序产品。该方法包括：响应于接收到第一写入请求，在高速缓存中查找与第一写入请求相关联的目标地址；响应于在高速缓存中未命中目标地址，确定高速缓存中的页面使用率；以及响应于确定页面使用率高于上限阈值，利用高速缓存中的第一可用页面来执行第一写入请求，其中第一可用页面响应于对第一写入请求的执行完成而被回收，而不受限于高速缓存的刷新周期。

Description

数据写入的方法、设备和计算机程序产品
技术领域
本公开的实施例涉及数据处理领域，并且更具体地，涉及数据写入的方法、设备和计算机程序产品。
背景技术
随着数据存储技术的发展，各种数据存储设备已经能够向用户提供越来越高的数据存储能力，并且数据访问速度也有了很大程度的提高。在提高数据存储能力的同时，用户对于数据可靠性和存储系统的响应时间也提出了越来越高的需求。
目前，已经开发出了基于具有不同访问速度的多级存储介质来建立存储系统的技术方案。例如，可以将被频繁使用的数据从具有较低访问速度的存储设备加载至具有较高访问速度的缓存设备中，进而由该缓存设备来响应于来自存储系统外部的访问请求。此技术方案可以一定程度上提高对于访问请求的响应效率。因而，如何有效管理缓存设备以提高效率成为一个关注焦点。
发明内容
本公开的实施例提供一种数据写入的方案。
根据本公开的第一方面，提出了一种数据写入的方法。该方法包括：响应于接收到第一写入请求，在高速缓存中查找与第一写入请求相关联的目标地址；响应于在高速缓存中未命中目标地址，确定高速缓存中的页面使用率；以及响应于确定页面使用率高于上限阈值，利用高速缓存中的第一可用页面来执行第一写入请求，其中第一可用页面响应于对第一写入请求的执行完成而被回收，而不受限于高速缓存的刷新周期。
根据本公开的第二方面，提出了一种用于数据写入的设备。该设备包括：至少一个处理单元；至少一个存储器，该至少一个存储器被耦合到该至少一个处理单元并且存储用于由该至少一个处理单元执行的指令，该指令当由该至少一个处理单元执行时，使得该设备执行动作，该动作包括：响应于接收到第一写入请求，在高速缓存中查找与第一写入请求相关联的目标地址；响应于在高速缓存中未命中目标地址，确定高速缓存中的页面使用率；以及响应于确定页面使用率高于上限阈值，利用高速缓存中的第一可用页面来执行第一写入请求，其中第一可用页面响应于对第一写入请求的执行完成而被回收，而不受限于高速缓存的刷新周期。
在本公开的第三方面，提供了一种计算机程序产品。该计算机程序产品被存储在非瞬态计算机存储介质中并且包括机器可执行指令，该机器可执行指令在设备中运行时使该设备执行根据本公开的第一方面所描述的方法的任意步骤。
提供发明内容部分是为了以简化的形式来介绍对概念的选择，它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或必要特征，也无意限制本公开的范围。
附图说明
通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。
图1图示了本公开实施例可以在其中执行的存储系统的架构图；
图2图示了根据本公开实施例的数据写入的方法的流程图；
图3图示了根据本公开实施例的执行写入请求的方法的流程图；以及
图4图示了可以用来实施本公开内容的实施例的示例设备的示意性框图。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如上文所述，已经开发出了基于具有不同访问速度的多级存储介质来建立存储系统的技术方案。图1示出了本公开实施例可以在其中执行的存储系统100。如图1所示，存储系统100可以包括高速缓存110和存储设备池130，其中存储设备池130中可以包括多个独立的物理存储设备，例如存储设备140-1至140-3(统称为或单独称为存储设备140)。在一些实施例中，存储设备140可以为硬盘驱动器(HDD)、固态硬盘(SSD)或闪速存储器等。
如图1所示，高速缓存110可以包括多个高速缓存页面120-1至120-10(统称为或单独成为高速缓存页面120)。传统地，当存储系统100接收到写入请求102时，存储系统100可以确定高速缓存110是否命中写入请求100所针对的目标地址。当高速缓存110未命中目标地址时，存储系统100将利用高速缓存110中的可用的高速缓存页面(例如，页面120-10)来写入与写入请求102相关联的数据，并将该页面120-10标记为脏。此时，存储系统100将报告该写入请求102已经执行完成，并定时地将高速缓存110中的脏数据(如图1中右斜线所示出的)冲刷到对应的存储设备140。
在传统的方案中，一旦存储设备140的I/O性能受到某些因素影响而变得较慢时，存储系统100会抑制针对存储设备140的新的写入请求。例如，存储系统100可以将新的写入请求挂起，此时上层的文件系统在未接受到先前请求的执行完成指示，通常不会再发送新的写入请求。然而，文件系统无法知晓存储系统100的状况，并且可能在短时间内突然发送大量的写入请求，这些写入请求将被全部挂起，并且可能需要等待很长的时间才能够完成执行，进而极大地影响存储系统100的性能。此外，这些未完成的写入请求还将占据高速缓存110中大量的高速缓存页面，进而影响存储系统100对其他写入请求的响应。
根据本公开的实施例，提供了一种数据写入的方案。在该方案中，当存储系统判断高速缓存中未命中所接收的写入请求所针对的地址时，存储系统将判断高速缓存页面的使用率，并在页面使用率高于上限阈值时，利用高速缓存中的可用页面来执行该写入请求，并在完成该写入请求的执行时回收该可用页面，而不受限于高速缓存的刷新周期。基于这样的方式，存储系统可以保证总是有一定量的可用高速缓存页面来对写入请求进行响应，并且保证这些可用高速缓存页面不会被消耗光，从而提高了存储系统的性能。
图2示出了根据本公开实施例的数据写入方法200的流程图。方法200可以被由存储系统100中的高速缓存110实施。以下将结合图1所示的存储系统100来描述方法200中所涉及的动作。
在框202，高速缓存110接收写入请求(为了方便描述，下文称为第一写入请求)。例如，以图1中的写入请求102作为示例，高速缓存110可以从相关联的文件系统(图1中未示出)接收写入请求102，以将与该写入请求102相关联的目标数据写入到目标地址中。
在框204，响应于接收到第一写入请求102，高速缓存110在高速缓存110中查找与第一写入请求102相关联的目标地址。在框206，高速缓存110确定高速缓存110中是否命中该目标地址。具体地，高速缓存110中可以包括多个缓存页面120，每个缓存页面120可以与特定的文件系统地址相关联。高速缓存110可以将缓存页面120所对应的地址与第一写入请求120的目标地址进行比较，从而确定高速缓存110中是否命中该目标地址。
当在框206中确定高速缓存110中未命中该目标地址时，方法200进行到框208。相反，如果高速缓存110命中该目标地址，由于该写入请求102不会消耗额外的高速缓存页面，则高速缓存110可以正常地执行该写入请求102。
在框208，响应于在高速缓存110中未命中该目标地址，高速缓存110确定高速缓存110中的页面使用率。继续图1的示例，高速缓存页面120中右划线的框表示该页面为脏，即已被使用。如图1所示，高速缓存页面120-1、120-2、120-3、120-5、120-6、120-7和120-9为已使用的页面。以图1作为示例，高速缓存110中的页面使用率为70％。
在框210，高速缓存110确定页面使用率是否高于上限阈值。继续图1的示例，例如，可以设置上限阈值为65％。应当理解，在本公开的实施例中，这样的数值仅是示意性的，本领域技术人员容易想到设置其他合适的数值。
当在框210中确定页面使用率高于上限阈值时，则方法200进行到框212，即，响应于确定页面使用率低于下限阈值，高速缓存110利用高速缓存110中的可用页面(为了方便描述，下文称为第一可用页面)来执行第一写入请求102，其中第一可用页面响应于对第一写入请求102的执行完成而被回收，而不受限于高速缓存的刷新周期。继续图1的示例，高速缓存110可以利用高速缓存110中的可用页面120-10来执行第一写入请求102。具体地，在执行第一写入请求102时，存储系统102不再使用传统的写回模式，在传统的会写模式中，高速缓存将在数据被写入到缓存页面中即报告写入请求已完成，而后存储系统102定期地该缓存页面中的数据冲刷到存储设备。
根据本公开的方案，高速缓存110将利用第一可用页面102-10来执行第一写入请求102，并实时地将数据写入到存储设备140，而不考虑高速缓存110的刷新周期。具体地，以下将结合图3描述根据本公开实施例的执行第一写入请求102的过程300的流程图。
在框302，高速缓存110在第一可用页面120-10中写入与第一写入请求102相关联的数据。具体地，高速缓存110可以在第一可用页面102中写入目标数据，建立第一可用页面120-10与目标地址的关联，并且锁定第一可用页面120-10，以防止被其他请求写入数据。
在框304，高速缓存110向与目标地址相关联的存储设备发送请求，以将数据写入到存储设备中。继续图1的示例，写入请求102例如可以与存储设备140-2相关联。高速缓存110可以向存储设备140-2发送请求，将目标数据写入到存储设备140-2中与目标地址相关联的存储空间中。响应于接收到该请求，存储设备140-2可以将目标数据写入到目标存储空间中，并且在完成写入后向高速缓存110发送已经完成写入与第一写入请求102相关联的数据的指示。
在框306，响应于从存储设备接收到完成对数据的写入的指示，高速缓存110将第一可用页面120-10标记为干净，从而使得该页面120-10可以继续用于其他写入请求，并且保证高速缓存110中总是有一定量的可用缓存页面来对写入请求进行响应。
在一些实施例中，当完成第一写入请求102后，高速缓存110可以定时地从被挂起的写入请求集合中确定写入请求(为了方便描述，下文成为第二写入请求)，其中第二写入请求被挂起的时间超过预定的时间阈值。例如，高速缓存110可以确定被挂起的且请求写入时间最早的第二写入请求。在一些实施例中，高速缓存110中可以利用高速缓存110中的可用页面(为了方便描述，本文中称为第二可用页面)来执行第二写入请求。基于这样的方法，高速缓存110可以保证能够利用预留的可用缓存页面优先处理被挂起时间过长的写入请求。
基于以上的过程，本公开的方法保证在高速缓存中可用的高速缓存的页面较少时，每个写入请求所占用的缓存页面将被及时归还，而不需要等待高速缓存的定期刷新时间，提高了存储系统的响应效率。此外，本公开的方法，还能够保证高速缓存中总是存在一定数量的可用缓存页面来对写入请求进行响应，从而避免缓存页面被耗光的情形。
继续参考图2，响应于在框210确定页面使用率低于或等于上限阈值，则方法200可以进行到框214，即确定页面使用率是否高于下限阈值。例如，可以设置下限阈值为40％。应当理解，在本公开的实施例中，这样的数值仅是示意性的，本领域技术人员容易想到设置其他合适的数值。
继续图1的示例，当高速缓存110中的一个或多个已用缓存页面响应于完成冲刷到存储设备140而被标记为干净后，高速缓存110中的页面使用率可能发生变化。例如，假如在接收到写入请求102前，页面120-1和120-2已经完成刷新并被标记为干净，则此时高速缓存110的页面使用率为50％，此时页面使用率低于上限阈值70％，并高于下线阈值40％。
响应于在框214确定页面使用率高于下限阈值，则方法200可以进行到框216，即确定与目标地址相关联的存储设备140-2的当前访问速度是否小于速度阈值。如果小于速度阈值，则方法进行到框218，否则高速缓存110将正常执行第一写入请求102。
响应于在框216确定当前访问速度小于速度阈值，此时方法进行到框218，即高速缓存110确定针对该存储设备140-2的并发冲刷请求的数目是否大于并发数阈值。在一些实施例中，当前访问速度可以表示预定时间段内针对存储设备140-2的冲刷请求的平均完成速度。当访问速度较低时，针对存储设备140-2的写入请求应当被抑制，即可以只允许并发数阈值以内的冲刷请求。
响应于在框218确定该数目大于并发数阈值时，方法进行到框220，即，高速缓存110将挂起第一写入请求102。在一些实施例中，高速缓存110可以将第一写入请求102添加到针对存储设备140-2的待执行队列中，并记录第一写入请求102的时间戳。
在一些实施例中，高速缓存110也可以检测是否存在针对目标存储设备140-2的被挂起的请求，并响应于确定存在被挂起的请求而将第一写入请求102挂起。基于以上的方式，高速缓存110可以保证在存储设备140-2的响应速度较慢时，通过将写入请求挂起，而抑制文件系统继续发出更多的写入请求。
在一些实施例中，响应于在框218确定该数目低于或等于并发数阈值，高速缓存110可以正常执行第一写入请求102。在一些实施例中，响应于完成第一写入请求102，高速缓存110可以唤醒被挂起的与存储设备104-2相关联的第三写入请求。在一些实施例中，高速缓存110可以从与存储设备140-2的待执行队列中选择时间戳最早的第三写入请求进行执行。
响应于在框214确定页面使用率低于或等于下限阈值，则方法200可以进行到框222，即高速缓存110在高速缓存中的可用页面(为了方便描述，本文中成为第三可用页面)中写入与第一写入请求102相关联的数据。继续图1的示例，当高速缓存110中更多的一个或多个已用缓存页面响应于完成冲刷到存储设备140而被标记为干净后，高速缓存110中的页面使用率可能继续发生变化。例如，假如在接收到写入请求102前，页面120-1、120-2、120-3和120-6已经完成刷新并被标记为干净，则高速缓存110的页面使用率为30％，此时页面使用率低于下线阈值40％。因此，高速缓存110例如可以第三可用页面120-1来写入与第一写入请求102相关的数据。
在框224，高速缓存110将第三可用页面标记为脏。继续图1的示例，高速缓存110可以将第三可用页面比较为脏，并等待高速缓存110的定时刷新。在框226，高速缓存110可以向文件系统报告完成执行第一写入请求102，从而使得能够缩短对文件系统的写入请求的响应时间。
图4示出了可以用来实施本公开内容的实施例的示例设备400的示意性框图。例如，如图1所示的存储系统100中执行管理功能的计算设备可以由设备400来实施。如图所示，设备400包括中央处理单元(CPU)401，其可以根据存储在只读存储器(ROM)402中的计算机程序指令或者从存储单元408加载到随机访问存储器(RAM)403中的计算机程序指令，来执行各种适当的动作和处理。在RAM 403中，还可存储设备400操作所需的各种程序和数据。CPU 401、ROM 402以及RAM 403通过总线404彼此相连。输入/输出(I/O)接口405也连接至总线404。
设备400中的多个部件连接至I/O接口405，包括：输入单元406，例如键盘、鼠标等；输出单元407，例如各种类型的显示器、扬声器等；存储单元408，例如磁盘、光盘等；以及通信单元409，例如网卡、调制解调器、无线通信收发机等。通信单元409允许设备400通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
上文所描述的各个过程和处理，例如方法200和/或方法300，可由处理单元401执行。例如，在一些实施例中，方法200和/或方法300可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元408。在一些实施例中，计算机程序的部分或者全部可以经由ROM 402和/或通信单元409而被载入和/或安装到设备400上。当计算机程序被加载到RAM 403并由CPU 401执行时，可以执行上文描述的方法200和/或方法300的一个或多个动作。
本公开可以是方法、装置、系统和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于执行本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是--但不限于--电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理单元，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理单元执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施方式，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施方式。在不偏离所说明的各实施方式的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施方式的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其他普通技术人员能理解本文披露的各实施方式。

Claims (18)

1.一种数据写入的方法，包括：
响应于接收到第一写入请求，在高速缓存中查找与所述第一写入请求相关联的目标地址；
响应于在所述高速缓存中未命中所述目标地址，确定所述高速缓存中的页面使用率；以及
响应于确定所述页面使用率高于上限阈值，利用所述高速缓存中的第一可用页面来执行所述第一写入请求，其中所述第一可用页面响应于对所述第一写入请求的所述执行完成而被回收，而不受限于所述高速缓存的刷新周期。
2.根据权利要求1所述的方法，其中执行所述第一写入请求包括：
在所述第一可用页面中写入与所述第一写入请求相关联的数据；
向与所述目标地址相关联的存储设备发送请求，以将所述数据写入到所述存储设备中；以及
响应于从所述存储设备接收到完成对所述数据的写入的指示，将所述第一可用页面标记为干净。
3.根据权利要求1或2所述的方法，还包括：
定时地从被挂起的写入请求集合中确定第二写入请求，所述第二写入请求被挂起的时间超于预定的时间阈值；以及
利用所述高速缓存中的第二可用页面执行所述第二写入请求。
4.根据权利要求1所述的方法，还包括：
响应于确定所述页面使用率低于或等于所述上限阈值，确定所述页面使用率是否高于下限阈值，所述上限阈值大于所述下限阈值；
响应于确定所述页面使用率高于所述下限阈值，确定与所述目标地址相关联的存储设备的当前访问速度是否小于速度阈值；以及
响应于所述当前访问速度小于所述速度阈值，确定所述存储设备当前的并发冲刷请求的数目是否大于并发数阈值；以及
响应于所述数目大于所述并发数阈值，挂起所述第一写入请求。
5.根据权利要求4所述的方法，还包括：
响应于所述数目低于或等于所述并发数阈值，执行所述第一写入请求；以及
响应于完成所述第一写入请求，唤醒被挂起的与所述存储设备相关联的第三写入请求。
6.根据权利要求1所述的方法，还包括：
响应于确定页面使用率低于或等于所述第三阈值，在所述高速缓存中的第三可用页面中写入与所述第一写入请求相关联的数据；
将所述第三可用页面标记为脏；以及
报告完成执行所述第一写入请求。
7.一种用于数据写入的设备，包括：
至少一个处理单元；
至少一个存储器，所述至少一个存储器被耦合到所述至少一个处理单元并且存储用于由所述至少一个处理单元执行的指令，所述指令当由所述至少一个处理单元执行时，使得所述设备执行动作，所述动作包括：
响应于接收到第一写入请求，在高速缓存中查找与所述第一写入请求相关联的目标地址；
响应于在所述高速缓存中未命中所述目标地址，确定所述高速缓存中的页面使用率；以及
响应于确定所述页面使用率高于上限阈值，利用所述高速缓存中的第一可用页面来执行所述第一写入请求，其中所述第一可用页面响应于对所述第一写入请求的所述执行完成而被回收，而不受限于所述高速缓存的刷新周期。
8.根据权利要求7所述的设备，其中执行所述第一写入请求包括：
在所述第一可用页面中写入与所述第一写入请求相关联的数据；
向与所述目标地址相关联的存储设备发送请求，以将所述数据写入到所述存储设备中；以及
响应于从所述存储设备接收到完成对所述数据的写入的指示，将所述第一可用页面标记为干净。
9.根据权利要求7或8所述的设备，所述动作还包括：
定时地从被挂起的写入请求集合中确定第二写入请求，所述第二写入请求被挂起的时间超于预定的时间阈值；以及
利用所述高速缓存中的第二可用页面执行所述第二写入请求。
10.根据权利要求7所述的设备，所述动作还包括：
响应于确定所述页面使用率低于或等于所述上限阈值，确定所述页面使用率是否高于下限阈值，所述上限阈值大于所述下限阈值；
响应于确定所述页面使用率高于所述下限阈值，确定与所述目标地址相关联的存储设备的当前访问速度是否小于速度阈值；以及
响应于所述当前访问速度小于所述速度阈值，确定所述存储设备当前的并发冲刷请求的数目是否大于并发数阈值；以及
响应于所述数目大于所述并发数阈值，挂起所述第一写入请求。
11.根据权利要求10所述的设备，所述动作还包括：
响应于所述数目低于或等于所述并发数阈值，执行所述第一写入请求；以及
响应于完成所述第一写入请求，唤醒被挂起的与所述存储设备相关联的第三写入请求。
12.根据权利要求7所述的设备，所述动作还包括：
响应于确定页面使用率低于或等于所述第三阈值，在所述高速缓存中的第三可用页面中写入与所述第一写入请求相关联的数据；
将所述第三可用页面标记为脏；以及
报告完成执行所述第一写入请求。
13.一种计算机程序产品，所述计算机程序产品被存储在非瞬态计算机存储介质中并且包括机器可执行指令，所述机器可执行指令在设备中运行时使所述设备执行动作，所述动作包括：
响应于接收到第一写入请求，在高速缓存中查找与所述第一写入请求相关联的目标地址；
响应于在所述高速缓存中未命中所述目标地址，确定所述高速缓存中的页面使用率；以及
响应于确定所述页面使用率高于上限阈值，利用所述高速缓存中的第一可用页面来执行所述第一写入请求，其中所述第一可用页面响应于对所述第一写入请求的所述执行完成而被回收，而不受限于所述高速缓存的刷新周期。
14.根据权利要求13所述的计算机程序产品，其中执行所述第一写入请求包括：
在所述第一可用页面中写入与所述第一写入请求相关联的数据；
向与所述目标地址相关联的存储设备发送请求，以将所述数据写入到所述存储设备中；以及
响应于从所述存储设备接收到完成对所述数据的写入的指示，将所述第一可用页面标记为干净。
15.根据权利要求13或14所述的计算机程序产品，所述动作还包括：
定时地从被挂起的写入请求集合中确定第二写入请求，所述第二写入请求被挂起的时间超于预定的时间阈值；以及
利用所述高速缓存中的第二可用页面执行所述第二写入请求。
16.根据权利要求13所述的计算机程序产品，所述动作还包括：
响应于确定所述页面使用率低于或等于所述上限阈值，确定所述页面使用率是否高于下限阈值，所述上限阈值大于所述下限阈值；
响应于确定所述页面使用率高于所述下限阈值，确定与所述目标地址相关联的存储设备的当前访问速度是否小于速度阈值；以及
响应于所述当前访问速度小于所述速度阈值，确定所述存储设备当前的并发冲刷请求的数目是否大于并发数阈值；以及
响应于所述数目大于所述并发数阈值，挂起所述第一写入请求。
17.根据权利要求16所述的计算机程序产品，所述动作还包括：
响应于所述数目低于或等于所述并发数阈值，执行所述第一写入请求；以及
响应于完成所述第一写入请求，唤醒被挂起的与所述存储设备相关联的第三写入请求。
18.根据权利要求13所述的计算机程序产品，所述动作还包括：
响应于确定页面使用率低于或等于所述第三阈值，在所述高速缓存中的第三可用页面中写入与所述第一写入请求相关联的数据；
将所述第三可用页面标记为脏；以及
报告完成执行所述第一写入请求。
CN201811291036.4A 2018-10-31 2018-10-31 数据写入的方法、设备和计算机程序产品 Active CN111124267B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811291036.4A CN111124267B (zh) 2018-10-31 2018-10-31 数据写入的方法、设备和计算机程序产品
US16/656,806 US11210229B2 (en) 2018-10-31 2019-10-18 Method, device and computer program product for data writing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811291036.4A CN111124267B (zh) 2018-10-31 2018-10-31 数据写入的方法、设备和计算机程序产品

Publications (2)

Publication Number Publication Date
CN111124267A true CN111124267A (zh) 2020-05-08
CN111124267B CN111124267B (zh) 2023-10-31

Family

ID=70327180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811291036.4A Active CN111124267B (zh) 2018-10-31 2018-10-31 数据写入的方法、设备和计算机程序产品

Country Status (2)

Country Link
US (1) US11210229B2 (zh)
CN (1) CN111124267B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113918479A (zh) * 2020-07-07 2022-01-11 美光科技公司 并行独立线程的低位密度存储器高速缓存
CN116453560A (zh) * 2023-04-27 2023-07-18 北京和利时控制技术有限公司 一种数据采集方法和系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112084163B (zh) * 2020-09-04 2022-05-31 珠海大横琴科技发展有限公司 一种数据写入方法、装置及计算机设备
US11711445B2 (en) * 2020-09-16 2023-07-25 Netflix, Inc. Configurable access-based cache policy control
CN112527809B (zh) * 2020-12-10 2023-10-27 盛立安元科技(杭州)股份有限公司 一种数据库数据写入方法、装置、设备及存储介质
CN114721586A (zh) 2021-01-06 2022-07-08 伊姆西Ip控股有限责任公司 用于存储管理的方法、电子设备和计算机程序产品
CN114442935B (zh) * 2021-12-29 2023-08-04 天翼云科技有限公司 刷脏数据的方法、装置、电子设备及存储介质
CN115858421B (zh) * 2023-03-01 2023-05-23 浪潮电子信息产业股份有限公司 一种缓存管理方法、装置、设备、可读存储介质及服务器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050278486A1 (en) * 2004-06-15 2005-12-15 Trika Sanjeev N Merging write-back and write-through cache policies
CN108228088A (zh) * 2016-12-21 2018-06-29 伊姆西Ip控股有限责任公司 用于管理存储系统的方法和设备
CN108604210A (zh) * 2016-03-01 2018-09-28 高通股份有限公司 基于执行许可的高速缓存的写分配

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7062675B1 (en) 2002-06-25 2006-06-13 Emc Corporation Data storage cache system shutdown scheme
US8732409B2 (en) * 2008-11-17 2014-05-20 Entropic Communications, Inc. Cache management policy and corresponding device
US8402226B1 (en) * 2010-06-18 2013-03-19 Emc Corporation Rate proportional cache write-back in a storage server
CN103870204B (zh) * 2012-12-11 2018-01-09 华为技术有限公司 一种cache中数据写入和读取方法、cache控制器
US20200285580A1 (en) * 2017-06-30 2020-09-10 Intel Corporation Speculative memory activation
US10810123B1 (en) 2017-10-25 2020-10-20 EMC IP Holding Company, LLC Flush strategy for using DRAM as cache media system and method
CN109725842B (zh) 2017-10-30 2022-10-11 伊姆西Ip控股有限责任公司 加速随机写入布局以用于混合存储系统内的桶分配的系统和方法
US10552330B2 (en) * 2017-12-07 2020-02-04 International Business Machines Corporation Wait classified cache writes in a data storage system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050278486A1 (en) * 2004-06-15 2005-12-15 Trika Sanjeev N Merging write-back and write-through cache policies
CN108604210A (zh) * 2016-03-01 2018-09-28 高通股份有限公司 基于执行许可的高速缓存的写分配
CN108228088A (zh) * 2016-12-21 2018-06-29 伊姆西Ip控股有限责任公司 用于管理存储系统的方法和设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113918479A (zh) * 2020-07-07 2022-01-11 美光科技公司 并行独立线程的低位密度存储器高速缓存
CN116453560A (zh) * 2023-04-27 2023-07-18 北京和利时控制技术有限公司 一种数据采集方法和系统
CN116453560B (zh) * 2023-04-27 2023-12-15 北京和利时控制技术有限公司 一种应用于核电站dcs系统的数据采集方法和系统

Also Published As

Publication number Publication date
US11210229B2 (en) 2021-12-28
CN111124267B (zh) 2023-10-31
US20200133871A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN111124267B (zh) 数据写入的方法、设备和计算机程序产品
US10969966B2 (en) Method and device for data read and write
US10198189B2 (en) Data allocation among devices with different data rates
US8607003B2 (en) Memory access to a dual in-line memory module form factor flash memory
KR102303008B1 (ko) 파일 시스템에서의 플러싱 기법
CN111124270B (zh) 缓存管理的方法、设备和计算机程序产品
CN108733310B (zh) 用于管理存储系统的方法、设备和计算机可读存储介质
US11032371B2 (en) Data migration using read function triggers
US11366758B2 (en) Method and devices for managing cache
US20150277782A1 (en) Cache Driver Management of Hot Data
US11586388B2 (en) Method, device, and computer program product for managing storage system
CN112540731B (zh) 数据的追加写方法、装置、设备、介质和程序产品
US20240012683A1 (en) Resource Management Unit for Capturing Operating System Configuration States and Offloading Tasks
KR20210040864A (ko) 파일 디렉터리 순회 방법, 장치, 기기, 매체 및 컴퓨터 프로그램
US8214609B2 (en) Data transference to virtual memory
CN113742131A (zh) 用于存储管理的方法、电子设备和计算机程序产品
CN115840635A (zh) 计算资源管理方法、电子设备和程序产品
CN110109879B (zh) 在多核系统中冲刷元数据的方法、设备和计算机可读介质
CN113138718A (zh) 用于分布式块存储系统的存储方法、设备、系统和介质
CN115840663A (zh) 刷写元数据的方法、电子设备和计算机程序产品
US7716397B2 (en) Methods and systems for interprocessor message exchange between devices using only write bus transactions
CN112764668B (zh) 扩展gpu存储器的方法、电子设备和计算机程序产品
CN117687692A (zh) 一种nvme命令处理装置、方法、设备及介质
CN114064357A (zh) 数据备份方法、装置、电子设备及存储介质
CN113849281A (zh) 任务处理的方法、装置、电子设备和计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant