CN108962737B - 功函数调节层的制造方法 - Google Patents

功函数调节层的制造方法 Download PDF

Info

Publication number
CN108962737B
CN108962737B CN201710355747.2A CN201710355747A CN108962737B CN 108962737 B CN108962737 B CN 108962737B CN 201710355747 A CN201710355747 A CN 201710355747A CN 108962737 B CN108962737 B CN 108962737B
Authority
CN
China
Prior art keywords
precursor
main step
reaction chamber
titanium
substep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710355747.2A
Other languages
English (en)
Other versions
CN108962737A (zh
Inventor
邓浩
徐建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710355747.2A priority Critical patent/CN108962737B/zh
Publication of CN108962737A publication Critical patent/CN108962737A/zh
Application granted granted Critical
Publication of CN108962737B publication Critical patent/CN108962737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Abstract

本发明公开了一种功函数调节层的制造方法，涉及半导体技术领域。该方法包括：将用于形成半导体器件的基底放入反应腔室，然后执行第一主步骤和第二主步骤以在该基底上形成用作功函数调节层的钛铝合金层；第一主步骤包括：第一子步骤，包括：向反应腔室中通入含钛的第一前驱体；以及第二子步骤，包括：向反应腔室中通入含铝的第二前驱体，第二前驱体与第一前驱体发生反应以形成钛铝合金；第二主步骤包括：第三子步骤，包括：向反应腔室中通入含铝的第三前驱体，其中，第三前驱体的分子量小于第二前驱体的分子量，第三前驱体与第一前驱体发生反应以形成钛铝合金。本发明可以减小长沟道器件和短沟道器件的Al/Ti比值的差值，从而改善半导体器件的阈值电压的均匀性。

Description

功函数调节层的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种功函数调节层的制造方法。
背景技术
目前，在半导体工艺技术中，ALD(atomic layer deposition，原子层沉积)技术被广泛地使用，尤其应用于半导体器件的金属栅极的制造工艺中。例如，可以利用ALD技术形成钛铝合金(TiAl)层，该钛铝合金层被用作NMOS器件的功函数调节层。但是，利用现有的ALD技术形成的钛铝合金层将会导致NMOS器件的阈值电压的上扬问题，即随着沟道长度逐渐减小，阈值电压显著增加，这将降低NMOS器件的性能。
发明内容
本发明的发明人发现，利用现有的ALD技术形成的钛铝合金层将会导致NMOS器件的阈值电压的上扬问题，即随着沟道长度逐渐减小，阈值电压显著增加，这将降低NMOS器件的性能。
本发明一个实施例的目的之一是提供一种功函数调节层的制造方法，从而改善半导体器件的阈值电压的上扬问题。
根据本发明的第一方面，提供了一种功函数调节层的制造方法，包括：将用于形成半导体器件的基底放入反应腔室，然后执行第一主步骤和第二主步骤以在所述基底上形成用作功函数调节层的钛铝合金层；所述第一主步骤包括：第一子步骤，包括：向所述反应腔室中通入含钛的第一前驱体；以及第二子步骤，包括：向所述反应腔室中通入含铝的第二前驱体，所述第二前驱体与所述第一前驱体发生反应以形成钛铝合金；所述第二主步骤包括：第三子步骤，包括：向所述反应腔室中通入含铝的第三前驱体，其中，所述第三前驱体的分子量小于所述第二前驱体的分子量，所述第三前驱体与所述第一前驱体发生反应以形成钛铝合金。
在一个实施例中，所述第一前驱体包括TiCl4；所述第二前驱体包括Al(C2H5)3；所述第三前驱体包括Al(CH3)3。
在一个实施例中，所述第一子步骤还包括：从所述反应腔室中抽出未吸附在所述基底上的所述第一前驱体的至少一部分；所述第二子步骤还包括：从所述反应腔室中抽出未反应的所述第一前驱体和所述第二前驱体的混合气体的至少一部分以及发生反应后的第一产物气体；所述第三子步骤还包括：从所述反应腔室中抽出未反应的所述第一前驱体、所述第二前驱体和所述第三前驱体的混合气体的至少一部分以及发生反应后的第二产物气体。
在一个实施例中，所述第二主步骤还包括：第四子步骤，包括：向所述反应腔室中通入含钛的第四前驱体，其中，所述第四前驱体的分子量大于所述第一前驱体的分子量；以及第五子步骤，包括：向所述反应腔室中通入含铝的第五前驱体，所述第五前驱体与所述第四前驱体发生反应以形成钛铝合金。
在一个实施例中，所述第四前驱体包括：Ti[N(C2H5)(CH3)]4或者Ti[N(CH3)2]4；所述第五前驱体包括：Al(C2H5)3。
在一个实施例中，所述第四子步骤还包括：从所述反应腔室中抽出未吸附在所述基底上的所述第四前驱体的至少一部分；所述第五子步骤还包括：从所述反应腔室中抽出未反应的所述第四前驱体和所述第五前驱体的混合气体的至少一部分以及发生反应后的第三产物气体。
在一个实施例中，在执行所述第一主步骤和所述第二主步骤的过程中，多次循环执行所述第一主步骤和所述第二主步骤，直至所述钛铝合金层的厚度达到目标厚度。
在一个实施例中，在所述多次循环执行所述第一主步骤和所述第二主步骤中的每一次循环执行的过程包括：对所述第一主步骤循环执行m次，然后对所述第二主步骤循环执行n次；其中，所述m和所述n均为正整数，且m大于n。
在一个实施例中，所述m取值为2、3或4；所述n取值为1。
在上述制造方法中，由于含铝的第三前驱体的分子量小于含铝的第二前驱体的分子量，因此在第二前驱体分子不容易进入基底的开口中的情况下，第三前驱体分子能够进入该开口继续与第一前驱体分子反应以形成钛铝合金。因此可以提高短沟道器件的Al/Ti比值，进而可以减小长沟道器件和短沟道器件的Al/Ti比值的差值，并且可以提高钛铝合金层的均匀性，因此可以获得比较好的功函数调节层(即钛铝合金层)，从而改善半导体器件的阈值电压的均匀性，改善了半导体器件的阈值电压的上扬问题，提高器件性能。
根据本发明的第二方面，提供了一种功函数调节层的制造方法，包括：将用于形成半导体器件的基底放入反应腔室，然后执行第一主步骤和第二主步骤以在所述基底上形成用作功函数调节层的钛铝合金层；所述第一主步骤包括：第一子步骤，包括：向所述反应腔室中通入含钛的第一前驱体；以及第二子步骤，包括：向所述反应腔室中通入含铝的第二前驱体，所述第二前驱体与所述第一前驱体发生反应以形成钛铝合金；所述第二主步骤包括：第四子步骤，包括：向所述反应腔室中通入含钛的第四前驱体，其中，所述第四前驱体的分子量大于所述第一前驱体的分子量；以及第五子步骤，包括：向所述反应腔室中通入含铝的第五前驱体，所述第五前驱体与所述第四前驱体发生反应以形成钛铝合金。
在一个实施例中，所述第一前驱体包括TiCl4；所述第二前驱体包括Al(C2H5)3；所述第四前驱体包括：Ti[N(C2H5)(CH3)]4或者Ti[N(CH3)2]4；所述第五前驱体包括：Al(C2H5)3。
在一个实施例中，所述第一子步骤还包括：从所述反应腔室中抽出未吸附在所述基底上的所述第一前驱体的至少一部分；所述第二子步骤还包括：从所述反应腔室中抽出未反应的所述第一前驱体和所述第二前驱体的混合气体的至少一部分以及发生反应后的第一产物气体；所述第四子步骤还包括：从所述反应腔室中抽出未吸附在所述基底上的所述第四前驱体的至少一部分；所述第五子步骤还包括：从所述反应腔室中抽出未反应的所述第四前驱体和所述第五前驱体的混合气体的至少一部分以及发生反应后的第三产物气体。
在一个实施例中，在执行所述第一主步骤和所述第二主步骤的过程中，多次循环执行所述第一主步骤和所述第二主步骤，直至所述钛铝合金层的厚度达到目标厚度。
在一个实施例中，在所述多次循环执行所述第一主步骤和所述第二主步骤中的每一次循环执行的过程包括：对所述第一主步骤循环执行m次，然后对所述第二主步骤循环执行n次；其中，所述m和所述n均为正整数，且m大于n。
在一个实施例中，所述m取值为2、3或4；所述n取值为1。
在上述制造方法中，由于含钛的第四前驱体的分子量大于含钛的第一前驱体的分子量，可以使得第四前驱体分子比较难地进入基底的开口中，因此可以降低钛铝合金中的含钛量，从而可以提高短沟道器件的Al/Ti比值，进而可以减小长沟道器件和短沟道器件的Al/Ti比值的差值，因此可以改善半导体器件的阈值电压的均匀性，改善了半导体器件的阈值电压的上扬问题，提高器件性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A是示出检测得到的半导体器件的阈值电压与沟道长度的关系图。
图1B是示意性地示出现有技术中在制造半导体器件时形成功函数调节层的过程中的一个阶段的结构的横截面图。
图2是示意性地示出根据本发明一个实施例的制造功函数调节层时所使用的基底的横截面图。
图3是示出根据本发明一个实施例的功函数调节层的制造方法的流程图。
图4是示出根据本发明另一个实施例的功函数调节层的制造方法的流程图。
图5是示出根据本发明另一个实施例的功函数调节层的制造方法的流程图。
图6是示出根据本发明另一个实施例的功函数调节层的制造方法的流程图。
图7是示出根据本发明另一个实施例的功函数调节层的制造方法的流程图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明的发明人发现，利用现有的ALD技术形成的钛铝合金层将会导致严重的NMOS器件的阈值电压的上扬(roll up)问题(或者称为上扬效应)：如图1A所示，随着沟道长度Lg逐渐减小(如图1中所示沿箭头所指的方向)，阈值电压Vt显著增加，这将降低NMOS器件的性能。
图1B是示意性地示出现有技术中在制造半导体器件时形成功函数调节层的过程中的一个阶段的结构的横截面图。图1B所示的结构包括衬底11和在衬底11上的层间电介质层12，该层间电介质层12形成有开口121。图1B所示的结构还包括在开口121的底部和侧壁上的栅极电介质层13。通过ALD工艺在开口121中逐渐形成功函数调节层14。
现有技术中可以采用TiCl4与Al(C2H5)3反应得到TiAl合金，该TiAl合金作为功函数调节层14，但是本发明的发明人发现，由于Al(C2H5)3分子15的分子量比较大，而且随着反应的进行，开口121逐渐变小，因此导致Al(C2H5)3分子15越来越难地进入开口121，而且使得Al(C2H5)3分子15不能均匀地吸附在晶圆上，从而降低TiAl合金中的Al和Ti的比值(例如Al和Ti的分子个数比为1:1)，而且也会影响所形成的TiAl合金的厚度。研究发现，在短沟道情况下的TiAl合金的Al/Ti比值和厚度均低于在长沟道情况下的Al/Ti比值和厚度。由于Al/Ti比值能够显著影响功函数，因此导致在短沟道情况下出现了阈值电压的上扬问题。
本发明提供了一种功函数调节层的制造方法，该制造方法可以包括：将用于形成半导体器件(例如该半导体器件可以包括长沟道NMOS器件和短沟道NMOS器件)的基底放入反应腔室，然后执行第一主步骤和第二主步骤以在该基底上形成用作功函数调节层的钛铝合金层。这里的基底例如可以结合图2描述，这里的第一主步骤和第二主步骤例如可以分别结合图3至图7描述。
图2是示意性地示出根据本发明一个实施例的制造功函数调节层时所使用的基底的横截面图。下面结合图2描述根据本发明一个实施例的基底的结构。如图2所示，该基底包括：衬底(例如硅衬底)21和在衬底21上的层间电介质层(例如二氧化硅)22。其中，该层间电介质层22形成有开口221。该基底还可以包括在开口221的底部和侧壁上的栅极电介质层23。该栅极电介质层23的材料可以包括：二氧化硅或高介电常数材料(例如，HfO2(二氧化铪)或TiO2(二氧化钛)等)。需要说明的是，虽然图2中示出了基底包括一个开口，但是本发明的范围并不仅限于此，本发明实施例的基底也可以包括多个开口，用于形成多个半导体器件的栅极结构，例如该多个半导体器件可以包括长沟道NMOS器件和短沟道NMOS器件。
图3是示出根据本发明一个实施例的功函数调节层的制造方法的流程图。图3示出了第一主步骤S31和第二主步骤S32。该第一主步骤S31可以包括：第一子步骤S311和第二子步骤S312。该第二主步骤S32可以包括：第三子步骤S323。
在第一子步骤S311，向反应腔室中通入含钛的第一前驱体。例如，该第一前驱体可以包括TiCl4。在一个实施例中，可以通过载气向反应腔室中通入含钛的第一前驱体。例如，载气可以为氩气。在一个实施例中，可以通过控制通入载气的流量和时间来控制通入第一前驱体的气体量。例如，载气的流量范围可以为50cm3/min(立方厘米每分钟)至300cm3/min(例如载气流量可以为100cm3/min或200cm3/min等)，通入时间可以为5秒至20秒(例如10秒或15秒等)。
在该步骤中，通入反应腔室中的第一前驱体分子的一部分吸附在例如图2所示的基底上。可选地，该第一子步骤S311还可以包括：从反应腔室中抽出未吸附在基底上的第一前驱体的至少一部分。
在第二子步骤S312，向反应腔室中通入含铝的第二前驱体，该第二前驱体与第一前驱体发生反应以形成钛铝合金。例如，该第二前驱体包括Al(C2H5)3(三乙基铝)。在一个实施例中，可以通过载气向反应腔室中通入含钛的第二前驱体。例如，载气可以为氩气。在一个实施例中，可以通过控制通入载气的流量和时间来控制通入第二前驱体的气体量。例如，载气的流量范围可以为200cm3/min至900cm3/min(例如载气流量可以为400cm3/min或700cm3/min等)，
通入时间可以为5秒至30秒(例如15秒或20秒等)。
在该步骤中，通入反应腔室的第二前驱体分子的一部分可以吸附在基底上，并且与吸附在基底上的第一前驱体分子发生化学反应，形成钛铝合金。可选地，该第二子步骤S312还可以包括：从反应腔室中抽出未反应的第一前驱体和第二前驱体的混合气体的至少一部分以及发生反应后的第一产物气体。例如，该第一产物气体可以包括：CxHy(碳氢化合物气体)和HCl(氯化氢)。
在第三子步骤S323，向反应腔室中通入含铝的第三前驱体，其中，该第三前驱体的分子量小于第二前驱体的分子量，该第三前驱体与第一前驱体发生反应以形成钛铝合金。例如，该第三前驱体可以包括Al(CH3)3(三甲基铝)。在一个实施例中，可以通过载气向反应腔室中通入含钛的第三前驱体。例如，载气可以为氩气。在一个实施例中，可以通过控制通入载气的流量和时间来控制通入第三前驱体的气体量。例如，载气的流量范围可以为200cm3/min至800cm3/min(例如载气流量可以为400cm3/min或600cm3/min等)，通入时间可以为5秒至40秒(例如20秒或30秒等)。
在该步骤中，通入反应腔室的第三前驱体分子的一部分可以吸附在基底上，并且与吸附在基底上的第一前驱体分子发生化学反应，形成钛铝合金。可选地，该第三子步骤S323还可以包括：从反应腔室中抽出未反应的第一前驱体、第二前驱体和第三前驱体的混合气体的至少一部分以及发生反应后的第二产物气体。例如该第二产物气体可以包括：CxHy和HCl。
在上述实施例中，利用ALD技术制造了功函数调节层。由于含铝的第三前驱体的分子量小于含铝的第二前驱体的分子量，因此在第二前驱体分子不容易进入例如图2所示的基底的开口221中的情况下，第三前驱体分子能够进入该开口继续与第一前驱体分子发生反应以形成钛铝合金。因此可以提高短沟道器件的Al/Ti比值，进而可以减小长沟道器件和短沟道器件的Al/Ti比值的差值，并且可以提高钛铝合金层的均匀性，因此可以获得比较好的功函数调节层(即钛铝合金层)，从而改善半导体器件的阈值电压的均匀性，例如改善长沟道NMOS器件和短沟道NMOS器件的阈值电压的均匀性，改善了半导体器件的阈值电压的上扬问题，从而提高器件性能。
在本发明一些实施例中，在执行第一主步骤和第二主步骤的过程中，多次循环执行该第一主步骤和该第二主步骤，直至钛铝合金层的厚度达到目标厚度。例如该钛铝合金层的目标厚度可以为几十埃(例如
Figure BDA0001299044540000091
至
Figure BDA0001299044540000092
等)。
在一个实施例中，在多次循环执行第一主步骤和第二主步骤中的每一次循环执行的过程可以包括：对第一主步骤循环执行m次，然后对第二主步骤循环执行n次。其中，m和n均为正整数，且m大于n。例如，m取值可以为2、3或4；n取值可以为1。在该实施例中，每对第一主步骤循环执行m次，然后对第二主步骤循环执行n次，就可以得到零点几埃的钛铝合金层，然后多次循环执行这些步骤，直至得到目标厚度的钛铝合金层，例如几十埃的钛铝合金层。这样循环执行上述步骤，可以提高钛铝合金中Al/Ti比值，并且可以提高钛铝合金层的均匀性，从而在一定程度上改善阈值电压的上扬效应。
图4是示出根据本发明另一个实施例的功函数调节层的制造方法的流程图。图4中示出了第一主步骤S41和第二主步骤S42。该第一主步骤S41包括第一子步骤S411和第二子步骤S412。该第二主步骤S42包括第三子步骤S423。第一子步骤S411包括步骤S4111和S4112，第二子步骤S412包括步骤S4121和S4122，第三子步骤S423包括步骤S4231和S4232。
在步骤S4111，向反应腔室中通入含钛的第一前驱体。
在步骤S4112，从反应腔室中抽出未吸附在基底上的第一前驱体的至少一部分。
在步骤S4121，向反应腔室中通入含铝的第二前驱体，该第二前驱体与第一前驱体发生反应以形成钛铝合金。
在步骤S4122，从反应腔室中抽出未反应的第一前驱体和第二前驱体的混合气体的至少一部分以及发生反应后的第一产物气体。
从步骤S4111到步骤S4122可以循环执行m次，例如m为2、3或4等。
在步骤S4231，向反应腔室中通入含铝的第三前驱体，其中，该第三前驱体的分子量小于第二前驱体的分子量，该第三前驱体与第一前驱体发生反应以形成钛铝合金。
在步骤S4232，从反应腔室中抽出未反应的第一前驱体、第二前驱体和第三前驱体的混合气体的至少一部分以及发生反应后的第二产物气体。
从步骤S4231到步骤S4232可以循环执行n次，例如n可以为1。
在上述实施例中，利用ALD技术制造了功函数调节层。从步骤S4111到步骤S4122可以循环执行m次，然后从步骤S4231到步骤S4232可以循环执行n次，这样可以提高钛铝合金中Al/Ti比值以及钛铝合金层的均匀性，从而在一定程度上改善阈值电压的上扬效应。进一步地，可以多次循环执行图4所示的步骤，从而获得目标厚度的钛铝合金层，该钛铝合金层作为NMOS器件的功函数调节层。
图5是示出根据本发明另一个实施例的功函数调节层的制造方法的流程图。图5中示出了第一主步骤S41和第二主步骤S42。其中，该第一主步骤S41前面已经详述，这里不再赘述。该第二主步骤S42包括第三子步骤S423、第四子步骤S424和第五子步骤S425。第三子步骤S423前面已经详述，这里不再赘述。第四子步骤S424包括步骤S4241和S4242。第五子步骤S425包括步骤S4251和S4252。
从步骤S4111到步骤S4232前面已经详述，这里不再赘述。在一些实施例中，从步骤S4111到步骤S4122可以循环执行m次，例如m为2、3或4等。
在步骤S4241，向反应腔室中通入含钛的第四前驱体，其中，该第四前驱体的分子量大于第一前驱体的分子量。例如，该第四前驱体可以包括：Ti[N(C2H5)(CH3)]4(四(甲基乙基氨基)钛，简称为TEMAT)或者Ti[N(CH3)2]4(四(二甲基氨基)钛，简称为TDMAT)。在一个实施例中，可以通过载气向反应腔室中通入含钛的第四前驱体。例如，载气可以为氩气。在一个实施例中，可以通过控制通入载气的流量和时间来控制通入第四前驱体的气体量。例如，载气的流量范围可以为50cm3/min至300cm3/min(例如载气流量可以为100cm3/min或200cm3/min等)，通入时间可以为5秒至20秒(例如10秒或15秒等)。
在该步骤中，通入反应腔室中的第四前驱体分子的一部分可以吸附在例如图2所示的基底上。
在步骤S4242，从反应腔室中抽出未吸附在基底上的第四前驱体的至少一部分。
在步骤S4251，向反应腔室中通入含铝的第五前驱体，该第五前驱体与第四前驱体发生反应以形成钛铝合金。例如，该第五前驱体可以包括：Al(C2H5)3。在一个实施例中，可以通过载气向反应腔室中通入含钛的第五前驱体。例如，载气可以为氩气。在一个实施例中，可以通过控制通入载气的流量和时间来控制通入第五前驱体的气体量。例如，载气的流量范围可以为200cm3/min至900cm3/min(例如载气流量可以为400cm3/min或700cm3/min等)，通入时间可以为5秒至30秒(例如15秒或20秒等)。
在该步骤中，通入反应腔室的第五前驱体分子的一部分可以吸附在基底上，并且与吸附在基底上的第四前驱体分子发生化学反应，形成钛铝合金。
在步骤S4252，从反应腔室中抽出未反应的第四前驱体和第五前驱体的混合气体的至少一部分以及发生反应后的第三产物气体。例如，该第三产物气体可以包括：CxHy。
在一些实施例中，从步骤S4231到步骤S4252可以循环执行n次，例如n可以为1。
在上述实施例中，利用ALD技术制造了功函数调节层。由于含钛的第四前驱体分子量大于含钛的第一前驱体的分子量，可以使得第四前驱体分子比较难地进入例如图2所示基底的开口中，因此可以降低钛铝合金中的含钛量，从而可以提高短沟道器件的Al/Ti比值，进而可以减小长沟道器件和短沟道器件的Al/Ti比值的差值，因此可以降低短沟道NMOS器件的阈值电压，从而改善半导体器件的阈值电压的均匀性，例如改善长沟道NMOS器件和短沟道NMOS器件的阈值电压的均匀性，改善了半导体器件的阈值电压的上扬问题，从而可以提高器件性能。
此外，由于所采用的第四前驱体可以包括：Ti[N(C2H5)(CH3)]4或者Ti[N(CH3)2]4，而这些第四前驱体分子中包含了氮元素，这可以在钛铝合金中造成氮掺杂，因此可以稍微增加NMOS器件的阈值电压，尤其对长沟道器件的阈值电压的增加作用比较显著，这样可以减弱阈值电压的上扬效应。
图6是示出根据本发明另一个实施例的功函数调节层的制造方法的流程图。图6示出了第一主步骤S61和第二主步骤S62。该第一主步骤S61包括第一子步骤S611和第二子步骤S612。该第二主步骤S62包括第四子步骤S624和第五子步骤S625。
在第一子步骤S611，向反应腔室中通入含钛的第一前驱体。例如，该第一前驱体可以包括TiCl4。
在该步骤中，通入反应腔室中的第一前驱体分子的一部分吸附在例如图2所示的基底上。可选地，该第一子步骤S611还可以包括：从反应腔室中抽出未吸附在基底上的该第一前驱体的至少一部分。
在第二子步骤S612，向反应腔室中通入含铝的第二前驱体，该第二前驱体与第一前驱体发生反应以形成钛铝合金。例如，该第二前驱体可以包括Al(C2H5)3。
在该步骤中，通入反应腔室的第二前驱体分子的一部分可以吸附在基底上，并且与吸附在基底上的第一前驱体分子发生化学反应，形成钛铝合金。可选地，该第二子步骤S612还可以包括：从反应腔室中抽出未反应的第一前驱体和第二前驱体的混合气体的至少一部分以及发生反应后的第一产物气体。
在第四子步骤S624，向反应腔室中通入含钛的第四前驱体，其中，该第四前驱体的分子量大于第一前驱体的分子量。例如，该第四前驱体可以包括：Ti[N(C2H5)(CH3)]4或者Ti[N(CH3)2]4。
在该步骤中，通入反应腔室中的第四前驱体分子的一部分可以吸附在例如图2所示的基底上。可选地，该第四子步骤S624还可以包括：从反应腔室中抽出未吸附在基底上的第四前驱体的至少一部分。
在第五子步骤S625，向反应腔室中通入含铝的第五前驱体，该第五前驱体与第四前驱体发生反应以形成钛铝合金。例如，该第五前驱体可以包括：Al(C2H5)3。
在该步骤中，通入反应腔室的第五前驱体分子的一部分可以吸附在基底上，并且与吸附在基底上的第四前驱体分子发生化学反应，形成钛铝合金。可选地，该第五子步骤S625还可以包括：从反应腔室中抽出未反应的第四前驱体和第五前驱体的混合气体的至少一部分以及发生反应后的第三产物气体。
在上述实施例中，利用ALD技术制造了功函数调节层。由于含钛的第四前驱体分子量大于含钛的第一前驱体的分子量，可以使得第四前驱体分子比较难地进入例如图2所示基底的开口中，因此可以降低钛铝合金中的含钛量，从而可以提高短沟道器件的Al/Ti比值，因此可以降低短沟道的NMOS器件的阈值电压，改善半导体器件(包括长沟道和短沟道NMOS器件)的阈值电压的均匀性，改善了半导体器件的阈值电压的上扬问题，从而可以提高器件性能。
此外，由于所采用的第四前驱体可以包括：Ti[N(C2H5)(CH3)]4或者Ti[N(CH3)2]4，而这些第四前驱体分子中包含了氮元素，这可以在钛铝合金中造成氮掺杂，因此可以稍微增加NMOS器件的阈值电压，尤其对长沟道器件的阈值电压的增加作用比较显著，这样可以减弱阈值电压的上扬效应。
在本发明一些实施例中，在执行第一主步骤和第二主步骤的过程中，多次循环执行该第一主步骤和该第二主步骤，直至钛铝合金层的厚度达到目标厚度。例如该钛铝合金层的目标厚度可以为几十埃(例如
Figure BDA0001299044540000141
至
Figure BDA0001299044540000142
等)。
在一个实施例中，在多次循环执行第一主步骤和第二主步骤中的每一次循环执行的过程可以包括：对第一主步骤循环执行m次，然后对第二主步骤循环执行n次。其中，m和n均为正整数，且m大于n。例如，m取值可以为2、3或4；n取值可以为1。在该实施例中，每对第一主步骤循环执行m次，然后对第二主步骤循环执行n次，就可以得到零点几埃的钛铝合金层，然后多次循环执行这些步骤，直至得到目标厚度的钛铝合金层，例如几十埃的钛铝合金层。这样循环执行上述步骤，可以提高钛铝合金中Al/Ti比值，并且可以提高钛铝合金层的均匀性，从而在一定程度上改善阈值电压的上扬效应。
图7是示出根据本发明另一个实施例的功函数调节层的制造方法的流程图。图7中示出了第一主步骤S71和第二主步骤S72。该第一主步骤S71包括第一子步骤S711和第二子步骤S712。该第二主步骤S72包括第四子步骤S724和第五子步骤S725。第一子步骤S711包括步骤S7111和S7112，第二子步骤S712包括步骤S7121和S7122，第四子步骤S724包括步骤S7241和S7242，第五子步骤S725包括步骤S7251和S7252。
在步骤S7111，向反应腔室中通入含钛的第一前驱体。
在步骤S7112，从反应腔室中抽出未吸附在基底上的第一前驱体的至少一部分。
在步骤S7121，向反应腔室中通入含铝的第二前驱体，该第二前驱体与第一前驱体发生反应以形成钛铝合金。
在步骤S7122，从反应腔室中抽出未反应的第一前驱体和第二前驱体的混合气体的至少一部分以及发生反应后的第一产物气体。
从步骤S7111到步骤S7122可以循环执行m次，例如m为2、3或4等。
在步骤S7241，向反应腔室中通入含钛的第四前驱体，其中，该第四前驱体的分子量大于第一前驱体的分子量。
在步骤S7242，从反应腔室中抽出未吸附在基底上的第四前驱体的至少一部分。
在步骤S7251，向反应腔室中通入含铝的第五前驱体，该第五前驱体与第四前驱体发生反应以形成钛铝合金。
在步骤S7252，从反应腔室中抽出未反应的第四前驱体和第五前驱体的混合气体的至少一部分以及发生反应后的第三产物气体。
从步骤S7241到步骤S7252可以循环执行n次，例如m可以为1。
在上述实施例中，利用ALD技术制造了功函数调节层。从步骤S7111到步骤S7122可以循环执行m次，然后从步骤S7241到步骤S7252可以循环执行n次，这样可以提高钛铝合金中Al/Ti比值以及钛铝合金层的均匀性，从而在一定程度上改善阈值电压的上扬效应。进一步地，可以多次循环执行图7所示的步骤，从而获得目标厚度的钛铝合金层，该钛铝合金层作为NMOS器件的功函数调节层。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (15)

1.一种功函数调节层的制造方法，其特征在于，包括：将用于形成半导体器件的基底放入反应腔室，然后执行第一主步骤和第二主步骤以在所述基底上形成用作功函数调节层的钛铝合金层；
所述第一主步骤包括：
第一子步骤，包括：向所述反应腔室中通入含钛的第一前驱体；以及
第二子步骤，包括：向所述反应腔室中通入含铝的第二前驱体，所述第二前驱体与所述第一前驱体发生反应以形成钛铝合金；
所述第二主步骤包括：
第三子步骤，包括：向所述反应腔室中通入含铝的第三前驱体，其中，所述第三前驱体的分子量小于所述第二前驱体的分子量，所述第三前驱体与所述第一前驱体发生反应以形成钛铝合金。
2.根据权利要求1所述的方法，其特征在于，
所述第一前驱体包括TiCl4；
所述第二前驱体包括Al(C2H5)3；
所述第三前驱体包括Al(CH3)3。
3.根据权利要求1所述的方法，其特征在于，
所述第一子步骤还包括：从所述反应腔室中抽出未吸附在所述基底上的所述第一前驱体的至少一部分；
所述第二子步骤还包括：从所述反应腔室中抽出未反应的所述第一前驱体和所述第二前驱体的混合气体的至少一部分以及发生反应后的第一产物气体；
所述第三子步骤还包括：从所述反应腔室中抽出未反应的所述第一前驱体、所述第二前驱体和所述第三前驱体的混合气体的至少一部分以及发生反应后的第二产物气体。
4.根据权利要求1至3任意一项所述的方法，其特征在于，
所述第二主步骤还包括：
第四子步骤，包括：向所述反应腔室中通入含钛的第四前驱体，其中，所述第四前驱体的分子量大于所述第一前驱体的分子量；以及
第五子步骤，包括：向所述反应腔室中通入含铝的第五前驱体，所述第五前驱体与所述第四前驱体发生反应以形成钛铝合金。
5.根据权利要求4所述的方法，其特征在于，
所述第四前驱体包括：Ti[N(C2H5)(CH3)]4或者Ti[N(CH3)2]4；
所述第五前驱体包括：Al(C2H5)3。
6.根据权利要求4所述的方法，其特征在于，
所述第四子步骤还包括：从所述反应腔室中抽出未吸附在所述基底上的所述第四前驱体的至少一部分；
所述第五子步骤还包括：从所述反应腔室中抽出未反应的所述第四前驱体和所述第五前驱体的混合气体的至少一部分以及发生反应后的第三产物气体。
7.根据权利要求3或6所述的方法，其特征在于，
在执行所述第一主步骤和所述第二主步骤的过程中，多次循环执行所述第一主步骤和所述第二主步骤，直至所述钛铝合金层的厚度达到目标厚度；
其中，所述多次循环执行所述第一主步骤和所述第二主步骤的过程为：执行所述第一主步骤和所述第二主步骤，然后再次执行所述第一主步骤和所述第二主步骤，如此循环多次。
8.根据权利要求7所述的方法，其特征在于，
在所述多次循环执行所述第一主步骤和所述第二主步骤中的每一次循环执行的过程包括：
对所述第一主步骤循环执行m次，然后对所述第二主步骤循环执行n次；其中，所述m和所述n均为正整数，且m大于n。
9.根据权利要求8所述的方法，其特征在于，
所述m取值为2、3或4；
所述n取值为1。
10.一种功函数调节层的制造方法，其特征在于，包括：将用于形成半导体器件的基底放入反应腔室，然后执行第一主步骤和第二主步骤以在所述基底上形成用作功函数调节层的钛铝合金层；
所述第一主步骤包括：
第一子步骤，包括：向所述反应腔室中通入含钛的第一前驱体；以及
第二子步骤，包括：向所述反应腔室中通入含铝的第二前驱体，所述第二前驱体与所述第一前驱体发生反应以形成钛铝合金；
所述第二主步骤包括：
第四子步骤，包括：向所述反应腔室中通入含钛的第四前驱体，其中，所述第四前驱体的分子量大于所述第一前驱体的分子量；以及
第五子步骤，包括：向所述反应腔室中通入含铝的第五前驱体，所述第五前驱体与所述第四前驱体发生反应以形成钛铝合金。
11.根据权利要求10所述的方法，其特征在于，
所述第一前驱体包括TiCl4；
所述第二前驱体包括Al(C2H5)3；
所述第四前驱体包括：Ti[N(C2H5)(CH3)]4或者Ti[N(CH3)2]4；
所述第五前驱体包括：Al(C2H5)3。
12.根据权利要求10所述的方法，其特征在于，
所述第一子步骤还包括：从所述反应腔室中抽出未吸附在所述基底上的所述第一前驱体的至少一部分；
所述第二子步骤还包括：从所述反应腔室中抽出未反应的所述第一前驱体和所述第二前驱体的混合气体的至少一部分以及发生反应后的第一产物气体；
所述第四子步骤还包括：从所述反应腔室中抽出未吸附在所述基底上的所述第四前驱体的至少一部分；
所述第五子步骤还包括：从所述反应腔室中抽出未反应的所述第四前驱体和所述第五前驱体的混合气体的至少一部分以及发生反应后的第三产物气体。
13.根据权利要求10或12所述的方法，其特征在于，
在执行所述第一主步骤和所述第二主步骤的过程中，多次循环执行所述第一主步骤和所述第二主步骤，直至所述钛铝合金层的厚度达到目标厚度；
其中，所述多次循环执行所述第一主步骤和所述第二主步骤的过程为：执行所述第一主步骤和所述第二主步骤，然后再次执行所述第一主步骤和所述第二主步骤，如此循环多次。
14.根据权利要求13所述的方法，其特征在于，
在所述多次循环执行所述第一主步骤和所述第二主步骤中的每一次循环执行的过程包括：
对所述第一主步骤循环执行m次，然后对所述第二主步骤循环执行n次；其中，所述m和所述n均为正整数，且m大于n。
15.根据权利要求14所述的方法，其特征在于，
所述m取值为2、3或4；
所述n取值为1。
CN201710355747.2A 2017-05-19 2017-05-19 功函数调节层的制造方法 Active CN108962737B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710355747.2A CN108962737B (zh) 2017-05-19 2017-05-19 功函数调节层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710355747.2A CN108962737B (zh) 2017-05-19 2017-05-19 功函数调节层的制造方法

Publications (2)

Publication Number Publication Date
CN108962737A CN108962737A (zh) 2018-12-07
CN108962737B true CN108962737B (zh) 2020-11-13

Family

ID=64462915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710355747.2A Active CN108962737B (zh) 2017-05-19 2017-05-19 功函数调节层的制造方法

Country Status (1)

Country Link
CN (1) CN108962737B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842491A (zh) * 2011-06-24 2012-12-26 联华电子股份有限公司 金属栅极的制作方法
CN103946957A (zh) * 2011-11-08 2014-07-23 应用材料公司 使用铝烷基的前驱物的金属薄膜沉积

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002936B2 (en) * 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842491A (zh) * 2011-06-24 2012-12-26 联华电子股份有限公司 金属栅极的制作方法
CN103946957A (zh) * 2011-11-08 2014-07-23 应用材料公司 使用铝烷基的前驱物的金属薄膜沉积

Also Published As

Publication number Publication date
CN108962737A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
KR102533116B1 (ko) 반도체 표면의 패시베이션 방법 및 관련 시스템들
US8722548B2 (en) Structures and techniques for atomic layer deposition
US9711350B2 (en) Methods for semiconductor passivation by nitridation
US7939455B2 (en) Method for forming strained silicon nitride films and a device containing such films
US8071452B2 (en) Atomic layer deposition of hafnium lanthanum oxides
US9136180B2 (en) Process for depositing electrode with high effective work function
KR101350544B1 (ko) 스트레인드 실리콘 질화물막들의 형성 방법 및 이러한 막들을 포함하는 장치
US7994070B1 (en) Low-temperature dielectric film formation by chemical vapor deposition
US8741746B2 (en) Silicon on germanium
US6709911B1 (en) Method for making a semiconductor device having a high-k gate dielectric
US7704858B2 (en) Methods of forming nickel silicide layers with low carbon content
US6689675B1 (en) Method for making a semiconductor device having a high-k gate dielectric
WO2018052727A1 (en) Methods and systems for thermal ale and ald
US7768079B2 (en) Transistors with high-k dielectric spacer liner to mitigate lateral oxide encroachement
US10014185B1 (en) Selective etch of metal nitride films
US9224594B2 (en) Surface preparation with remote plasma
WO2008018994A1 (en) Zirconium substituted barium titanate gate dielectrics
US9981286B2 (en) Selective formation of metal silicides
KR101348059B1 (ko) 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법
US20100048009A1 (en) Method of forming aluminum-doped metal carbonitride gate electrodes
US9879341B2 (en) Method and apparatus for microwave assisted chalcogen radicals generation for 2-D materials
CN108962737B (zh) 功函数调节层的制造方法
Toriumi et al. Advantages of HfAlON gate dielectric film for advanced low power CMOS application
TWI540642B (zh) 形成含氮氧化物層及含氮高介電常數層的方法
US8685494B2 (en) ALD method of forming thin film comprising a metal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant