CN108959110B - 一种用于防止用户模式指令的管理员模式执行的处理器及其方法 - Google Patents

一种用于防止用户模式指令的管理员模式执行的处理器及其方法 Download PDF

Info

Publication number
CN108959110B
CN108959110B CN201810366069.4A CN201810366069A CN108959110B CN 108959110 B CN108959110 B CN 108959110B CN 201810366069 A CN201810366069 A CN 201810366069A CN 108959110 B CN108959110 B CN 108959110B
Authority
CN
China
Prior art keywords
processor
instruction
user
mode
smep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810366069.4A
Other languages
English (en)
Other versions
CN108959110A (zh
Inventor
A·凡德万
B·V·帕特尔
A·K·马利克
G·尼格
J·S·科克
M·G·迪克森
J·W·布兰德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taihao Research Co ltd
Original Assignee
Taihao Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taihao Research Co ltd filed Critical Taihao Research Co ltd
Priority to CN201810366069.4A priority Critical patent/CN108959110B/zh
Publication of CN108959110A publication Critical patent/CN108959110A/zh
Application granted granted Critical
Publication of CN108959110B publication Critical patent/CN108959110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)

Abstract

在此公开了用于管理员模式执行保护的装置及方法。在一个实施例中，处理器包括用于访问存储器、执行硬件和控制逻辑的接口。该存储器中的区域是用户存储器。该执行硬件用于执行指令。该控制逻辑用于当该指令存储在用户存储器中并且该处理器处于管理员模式时防止该执行硬件执行该指令。

Description

一种用于防止用户模式指令的管理员模式执行的处理器及其 方法
本申请是国际申请日为2011年12月29日、中国国家阶段申请号为201180076153.9、题为“管理员模式执行保护”的发明专利申请的分案申请。
技术领域
本公开涉及信息处理领域，并且更具体地涉及信息处理系统安全领域。
背景技术
基于存储器的攻击对信息处理系统的安全造成很大的威胁。某些这种攻击涉及在计算机系统的存储器中存储恶意代码(诸如病毒或蠕虫)或恶意数据，然后在运行合法程序时利用错误和/或缓冲区溢出来将控制转移到恶意代码或使用恶意数据。经常使用的攻击(称为权限提升攻击)涉及在应用存储器中存储攻击代码，然后利用内核代码中的漏洞来跳到攻击代码。
附图说明
通过举例而非限制在附图中示出本发明。
图1示出本发明实施例可在其中存在和/或运行的系统和处理器。
图2示出根据本发明实施例的用于管理员模式执行保护的方法。
具体实施方式
以下说明描述了用于管理员模式执行保护的技术的实施例。在以下描述中，可列出特定细节(诸如处理器和系统配置)，以便提供对本发明的更透彻理解。然而，本领域普通技术人员将认识到本发明可在没有这些特定细节的情况下实践。附加地，未详细示出某些公知的结构、电路等等，以便避免不必要地混淆本发明。
本发明实施例提供使用分配给存储器页的属性来提供管理员模式执行保护。根据本发明实施例的技术可在任何用于存储器管理的方法中实现，包括基于页的存储器管理数据结构、虚拟化技术所使用的基于嵌套页的存储器管理数据结构、以及平行访问数据结构。
图1示出本发明实施例可在其中存在和/或运行的系统100，信息处理系统。系统100可表示任意类型的信息处理系统，诸如服务器、台式计算机、便携式计算机、机顶盒、手持式设备、或嵌入式控制系统。系统100包括处理器110、存储器120、以及存储器控制器130。实现本发明的系统可包括任意其他组件或其他元件，包括任意数量的附加处理器核/或存储器。任意系统实施例中的任意或全部组件或其他元件可通过任意数量的总线、点到点、或其他有线或无线连接而彼此连接、耦合、或以其他方式彼此通信。
处理器110可表示任意类型的处理器，包括通用微处理器，诸如来自英特尔公司的
Figure GDA0004109936660000021
处理器族或其他处理器族中的处理器、或来自另一公司的另一个处理器、或用于根据本发明实施例处理信息的任意其他处理器。处理器110可包括任意数量的执行核和/或支持任意数量的执行线程，并且因此可表示任意数量的物理或逻辑处理器、和/或可表示多处理器组件或单元。
处理器110支持根据任意已知方法的不同权限等级下的软件执行。例如，处理器110可识别四个权限等级，其可被标号为零到四，其中更高的数字意味着更少的权限。这四个权限等级可被图形化为保护环，其中，位于中心的权限等级零旨在执行操作系统(“OS”)内核级代码，等级一和二旨在执行OS服务代码，而最外环的等级四旨在执行应用代码。
存储器120可表示任意静态或动态随机存取存储器、基于半导体的只读存储器或闪存、磁或光盘存储器、可由处理器110和/或系统100的其他元件读取的任意其他类型的介质、或这些介质的任意组合。存储器控制器130可表示用于控制对存储器120的访问并且维护其内容的控制器。在实施例中，存储器控制器130可被集成到与处理器110相同的集成电路上。
根据本发明实施例，存储器120可包括用户存储器122，其可以是称为应用或用户存储器的位置和/或区域，其旨在存储将由应用软件使用的指令和数据。这些位置和/或区域可根据任意已知技术被标记为应用存储器。在实施例中，每个这种位置可包括可存储特定值以表明其是用户存储器的位或字段。在实施例中，分页或其他存储器层级内较高等级下的条目可包括可存储特定值以表明其所参考的所有更低等级页或其他区域是用户存储器的位或字段。例如，可使用用户/管理员标志位将页指定为页目录条目和/或转换后备缓冲(“TLB”)条目内的用户存储器。在实施例中，寄存器、表或其他数据结构可用于指定被指定为用户存储器的存储器120的一个或多个范围。
处理器110可包括指令硬件111、执行硬件112、分页单元113、处理存储114、接口115、以及控制逻辑116、加上任意其他所希望的单元或元件。
指令硬件111可表示用于取出、接收、解码、和/或调度指令的任意电路、接口或其他硬件，诸如指令解码器。可在本发明的范围内使用任意指令格式；例如，指令可包括操作码和一个或多个操作数，其中，该操作码可被解码为一个或多个微指令或微操作以便由执行硬件112执行。在实施例中，一种指令类型可以是标识指令，处理器110被设计成用信息对其进行响应，以便标识处理器110或有关处理器110的任意东西。例如，标识指令可以是
Figure GDA0004109936660000031
处理器族的指令集架构内的CPUID指令。响应于该指令，处理器110可返回包括表明处理器110支持根据本发明实施例的管理员模式执行保护的指示。
执行硬件112可包括用于处理数据并执行指令、微指令、和/或微操作的任意电路、结构、或其他硬件，诸如算术单元、逻辑单元、浮点单元、移位器等等。
分页单元113可表示用于转换处理器110访问存储器120所使用的地址的任意电路、结构、或其他硬件，诸如TLB。分页单元113可根据任意已知的存储器管理技术执行地址转换，例如将逻辑或线性地址转换为物理地址。为了执行地址转换，分页单元113参考存储在处理器110、存储器120、未在图1中示出的系统100内任意其他存储位置中和/或这些组件和位置的任意组合中的一个或多个数据结构。数据结构可包括根据
Figure GDA0004109936660000041
处理器族的架构的页目录和页表(正如根据本发明实施例所修改的)、和/或存储在TLB内的表。
在一个实施例中，分页单元113接收由要被处理器110执行的指令提供的线性地址和/或要由处理器取出的数据的线性地址。分页单元113将线性地址的部分用作到层级表(包括页表)的索引。页表包含条目，每个条目包括用于存储器120内页的基地址的字段。可在本发明的范围内使用任意页尺寸(例如，4千字节)。因此，程序用于访问存储器120的线性地址可被转换成由处理器110用于访问存储器120的物理地址。
处理存储114可表示可用于处理器110内任何目的的任意类型的存储，例如，其可包括任意数量的数据寄存器、指令寄存器、状态寄存器、其他可编程或硬编码寄存器或寄存器组、或任意其他存储结构。在实施例中，处理存储114可包括根据
Figure GDA0004109936660000042
处理器族的架构的控制寄存器(例如，CR4)，其可包括将被用于使得能够根据本发明实施例实现管理员模式执行保护的可编程位位置或另一尺寸字段。例如，操作系统软件或其他系统软件可执行对CR4的写入以便设置(例如，写入值1)CR4内的管理员模式执行保护启用位，从而启用该特征。在一个实施例中，软件在更有权限的权限等级(例如，环0、1、或2)下执行指令可被称为在管理员模式下运行，而在软件在更少权限的权限等级(例如，环4)下执行可被称为在用户模式下运行。
接口单元115可表示任意电路、结构、或其他硬件(诸如总线单元或任意其他单元、端口、或接口)，以便允许处理器110通过任意类型的总线、点到点、或其他连接直接或通过任意其他组件(诸如芯片组或存储器控制器)与存储器120通信。
控制逻辑116可表示微代码、可编程逻辑、硬编码逻辑、或任意其他类型的逻辑，以便控制这些单元和处理器110的其他元件的操作以及数据在处理器110内的传递。控制逻辑116可例如通过致使处理器110执行由指令硬件111接收的指令和从由指令硬件111接收的指令导出的微指令或微操作，致使处理器110执行或参与执行本发明的方法实施例，诸如以下描述的方法实施例。
根据本发明实施例，处理器100可在用户模式下操作时执行来自用户存储器的指令，但是处理器100在管理员模式下操作时不能执行来自用户存储器的指令。当处理器100正在管理员模式下执行代码时，可使用当指令单元111尝试从用户存储器取出指令时导致出错的控制逻辑来实现这个特征。
图2示出用于管理员模式执行保护的方法(方法200)中的本发明实施例。图2的描述可参考图1的元件，但是方法200以及本发明的其他方法实施例不旨在由这些参考所限制。
在框210，在处理器110上运行的OS软件可执行CPUTD指令以便确定处理器110支持根据本发明实施例的管理员模式执行保护。在框212，OS软件可执行对CR4的写入，以便启用管理员模式执行保护特征。
在框220，OS软件可将控制传递到应用程序。在框222，应用程序可在用户模式下开始执行。在框224，应用可尝试从用户存储器取出指令。在框226，应用被允许从用户存储器取出指令。在框228，执行指令。
在框230，控制从应用程序传递到OS软件。在框232，OS软件继续在管理员模式下运行。在框234，OS软件尝试从用户存储器取出指令。在框236，在管理员模式下从用户存储器取出指令的尝试导致出错，因此不能取出或执行指令。
在本发明的范围内，可用不同于图2所示的顺序执行方法200，其中省略了所示出的框，添加了附加的框，或重新排序、省略、或附加框的组合。
因此，公开了用于管理员模式执行保护的技术。尽管已经描述了并且在附图中示出了某些实施例，应当理解的是这种实施例仅仅示出而非限制宽泛的发明，并且本发明不应被限制为所示出和描述的特定的构造和安排，因为当学习本公开时，本领域普通技术人员将认识到各种其他修改。在诸如这种技术领域中，其中成长很快并且不能轻易地预见进一步的进步，可在不背离本公开的原理或所附权利要求书的范围的情况下容易地对所公开的实施例做出安排和细节上的修改，正如通过实现技术进步所促进的。

Claims (16)

1.一种用于防止用户模式指令的管理员模式执行的处理器，包括：
指令取出硬件，用于取出包括第一指令的多条指令，所述第一指令能执行以用于确认对管理员模式执行防止SMEP特征的支持；
控制寄存器，用于存储SMEP位，所述SMEP位能配置用于启用对所述SMEP特征的支持；以及
存储器地址转换硬件，用于将虚拟地址转换为物理地址，所述存储器地址转换硬件包括用于存储至少一个条目的转换后备缓冲器TLB，所述至少一个条目具有用于用户/管理员U/S位的用户/管理员U/S字段，所述用户/管理员U/S位能配置用于指示第一存储器页是用户页；
所述处理器具有用户模式和管理员模式；
其中，当所述处理器在管理员模式下、所述SMEP特征被启用、且所述U/S位被配置成用于指示所述第一存储器页是用户页时，响应于从所述第一存储器页取出第二指令的尝试而断言错误。
2.如权利要求1所述的处理器，其特征在于，所述第一指令是CPUID指令。
3.如权利要求1所述的处理器，其特征在于，所述控制寄存器是控制寄存器4。
4.如权利要求1所述的处理器，其特征在于，所述用户模式具有权限等级3。
5.如权利要求1所述的处理器，其特征在于，所述管理员模式具有权限等级2、1和0。
6.一种用于防止用户模式指令的管理员模式执行的处理器，包括：
用于取出包括第一指令的多条指令的装置，所述第一指令能执行以用于确认对管理员模式执行防止SMEP特征的支持；
用于存储SMEP位的装置，所述SMEP位能配置用于启用对所述SMEP特征的支持；以及
用于将虚拟地址转换为物理地址的装置，包括用于存储至少一个条目的转换后备缓冲器TLB，所述至少一个条目具有用于用户/管理员U/S位的用户/管理员U/S字段，所述用户/管理员U/S位能配置用于指示第一存储器页是用户页；
用于当所述处理器在管理员模式下、所述SMEP特征被启用、且所述U/S位被配置成用于指示所述第一存储器页是用户页时，响应于从所述第一存储器页取出第二指令的尝试而断言错误的装置。
7.如权利要求6所述的处理器，其特征在于，所述第一指令是CPUID指令。
8.如权利要求6所述的处理器，其特征在于还具有用户模式。
9.如权利要求8所述的处理器，其特征在于，所述用户模式具有权限等级3。
10.如权利要求6所述的处理器，其特征在于，所述管理员模式具有权限等级2、1和0。
11.一种用于防止用户模式指令的管理员模式执行的方法，包括：
由处理器执行第一指令以用于确认对管理员模式执行防止SMEP特征的支持，所述处理器具有用户模式和管理员模式；
设置所述处理器的控制寄存器中的SMEP位，以启用对所述SMEP特征的支持；
当所述处理器在管理员模式下、所述SMEP特征被启用、且用户/管理员U/S位被配置成用于指示第一存储器页是用户页时，由所述处理器尝试从所述第一存储器页取出第二指令，其中所述U/S位在转换后备缓冲器中的条目中的U/S字段内；以及
由所述处理器响应于取出所述第二指令的所述尝试而断言错误。
12.如权利要求11所述的方法，其特征在于，所述第一指令是CPUID指令。
13.如权利要求11所述的方法，其特征在于，所述控制寄存器是控制寄存器4。
14.如权利要求11所述的方法，其特征在于，所述用户模式具有权限等级3。
15.如权利要求11所述的方法，其特征在于，所述管理员模式具有权限等级2、1和0。
16.一种存储指令的机器可读有形介质，所述指令在由机器执行时使所述机器执行权利要求11至14的任一项的方法。
CN201810366069.4A 2011-12-29 2011-12-29 一种用于防止用户模式指令的管理员模式执行的处理器及其方法 Active CN108959110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810366069.4A CN108959110B (zh) 2011-12-29 2011-12-29 一种用于防止用户模式指令的管理员模式执行的处理器及其方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810366069.4A CN108959110B (zh) 2011-12-29 2011-12-29 一种用于防止用户模式指令的管理员模式执行的处理器及其方法
PCT/US2011/067838 WO2013101059A1 (en) 2011-12-29 2011-12-29 Supervisor mode execution protection
CN201180076153.9A CN104025041B (zh) 2011-12-29 2011-12-29 管理员模式执行保护

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180076153.9A Division CN104025041B (zh) 2011-12-29 2011-12-29 管理员模式执行保护

Publications (2)

Publication Number Publication Date
CN108959110A CN108959110A (zh) 2018-12-07
CN108959110B true CN108959110B (zh) 2023-05-30

Family

ID=48698296

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810366069.4A Active CN108959110B (zh) 2011-12-29 2011-12-29 一种用于防止用户模式指令的管理员模式执行的处理器及其方法
CN201180076153.9A Active CN104025041B (zh) 2011-12-29 2011-12-29 管理员模式执行保护

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201180076153.9A Active CN104025041B (zh) 2011-12-29 2011-12-29 管理员模式执行保护

Country Status (4)

Country Link
US (1) US9323533B2 (zh)
CN (2) CN108959110B (zh)
TW (1) TWI608353B (zh)
WO (1) WO2013101059A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959110B (zh) 2011-12-29 2023-05-30 太浩研究有限公司 一种用于防止用户模式指令的管理员模式执行的处理器及其方法
US9183391B2 (en) 2013-03-13 2015-11-10 Intel Corporation Managing device driver cross ring accesses
US9530000B2 (en) 2013-06-14 2016-12-27 Microsoft Technology Licensing, Llc Secure privilege level execution and access protection
US10489309B2 (en) 2014-10-21 2019-11-26 Intel Corporation Memory protection key architecture with independent user and supervisor domains
US11541280B2 (en) 2015-12-21 2023-01-03 Suunto Oy Apparatus and exercising device
US20210049292A1 (en) * 2016-03-07 2021-02-18 Crowdstrike, Inc. Hypervisor-Based Interception of Memory and Register Accesses
US10360353B2 (en) * 2017-02-08 2019-07-23 International Business Machines Corporation Execution control of computer software instructions
US10467407B2 (en) * 2017-03-30 2019-11-05 Check Point Advanced Threat Prevention Ltd. Method and system for detecting kernel corruption exploits
DE102020130834A1 (de) * 2020-11-23 2022-05-25 Audi Aktiengesellschaft Energiespeichervorrichtung zur Speicherung elektrischer Energie, Verfahren zum Betreiben einer Energiespeichervorrichtung und Kraftfahrzeug

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1458200A (en) * 1972-12-05 1976-12-08 Xerox Corp Computer performance monitoring
JPH0196747A (ja) * 1987-10-09 1989-04-14 Hitachi Ltd データ処理装置
US5623636A (en) * 1993-11-09 1997-04-22 Motorola Inc. Data processing system and method for providing memory access protection using transparent translation registers and default attribute bits
CN101589364A (zh) * 2007-01-25 2009-11-25 微软公司 保护代理和特权模式
CN101872328A (zh) * 2006-09-22 2010-10-27 英特尔公司 在虚拟机环境中的客户机之间共享信息
CN101978377A (zh) * 2008-02-07 2011-02-16 阿纳洛格装置公司 用于控制受保护操作模式期间的系统访问的方法和装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6907600B2 (en) * 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US6763453B2 (en) * 2000-12-28 2004-07-13 Intel Corporation Security on hardware loops
US20030212897A1 (en) * 2001-08-18 2003-11-13 Russell Dickerson Method and system for maintaining secure semiconductor device areas
US20040168047A1 (en) 2003-02-24 2004-08-26 Matsushita Electric Industrial Co., Ltd. Processor and compiler for creating program for the processor
US7673345B2 (en) 2005-03-31 2010-03-02 Intel Corporation Providing extended memory protection
US7353443B2 (en) * 2005-06-24 2008-04-01 Intel Corporation Providing high availability in a PCI-Express link in the presence of lane faults
US7793067B2 (en) 2005-08-12 2010-09-07 Globalfoundries Inc. Translation data prefetch in an IOMMU
US7681000B2 (en) * 2006-07-10 2010-03-16 Silverbrook Research Pty Ltd System for protecting sensitive data from user code in register window architecture
US8051263B2 (en) 2007-05-04 2011-11-01 Atmel Corporation Configurable memory protection
US8209509B2 (en) 2008-05-13 2012-06-26 Atmel Corporation Accessing memory in a system with memory protection
US8051467B2 (en) 2008-08-26 2011-11-01 Atmel Corporation Secure information processing
KR20100124052A (ko) 2009-05-18 2010-11-26 삼성전자주식회사 플랫폼에 비종속적인 보안 환경 제공 장치 및 방법
GB2474666B (en) 2009-10-21 2015-07-15 Advanced Risc Mach Ltd Hardware resource management within a data processing system
CN108959110B (zh) 2011-12-29 2023-05-30 太浩研究有限公司 一种用于防止用户模式指令的管理员模式执行的处理器及其方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1458200A (en) * 1972-12-05 1976-12-08 Xerox Corp Computer performance monitoring
JPH0196747A (ja) * 1987-10-09 1989-04-14 Hitachi Ltd データ処理装置
US5623636A (en) * 1993-11-09 1997-04-22 Motorola Inc. Data processing system and method for providing memory access protection using transparent translation registers and default attribute bits
CN101872328A (zh) * 2006-09-22 2010-10-27 英特尔公司 在虚拟机环境中的客户机之间共享信息
CN101589364A (zh) * 2007-01-25 2009-11-25 微软公司 保护代理和特权模式
CN101978377A (zh) * 2008-02-07 2011-02-16 阿纳洛格装置公司 用于控制受保护操作模式期间的系统访问的方法和装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A mixed-mode single-chip motor-drive-specific microcontroller with a 12-bit 125/KS/s ADC;Jin-Cheon Kim等;《Proceedings of 13th Annual IEEE International ASIC/SOC Conference (Cat. No.00TH8541)》;20020806;全文 *
一种专用指令集安全处理器的架构设计与实现;韩林等;《小型微型计算机系统》;20090415(第04期);全文 *
基于PowerPC755处理器的高可靠航电计算机技术研究;陈浩;《中国优秀硕士学位论文全文数据库》;20110115(第1期);全文 *

Also Published As

Publication number Publication date
CN104025041B (zh) 2018-05-25
WO2013101059A1 (en) 2013-07-04
US20150199198A1 (en) 2015-07-16
US9323533B2 (en) 2016-04-26
CN104025041A (zh) 2014-09-03
TWI608353B (zh) 2017-12-11
TW201346559A (zh) 2013-11-16
CN108959110A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
CN108959110B (zh) 一种用于防止用户模式指令的管理员模式执行的处理器及其方法
US20230376252A1 (en) Processors, methods, systems, and instructions to protect shadow stacks
US9286245B2 (en) Hardware enforced memory access permissions
EP3105681B1 (en) Region identifying operation for identifying region of a memory attribute unit corresponding to a target memory address
US9298639B2 (en) Controlling access to groups of memory pages in a virtualized environment
US11392492B2 (en) Memory management apparatus and method for compartmentalization using linear address metadata
US11683310B2 (en) Protecting supervisor mode information
US9971705B2 (en) Virtual memory address range register
KR20130112909A (ko) 권한 레벨에 관계없는 세그먼트 레지스터 판독 및 기입용 시스템, 장치, 및 방법
CN112416821A (zh) 在计算系统中定义存储器信息泄漏区域的装置、系统和方法
US20150143071A1 (en) Memory event notification
EP2889757B1 (en) A load instruction for code conversion
AU2020294206A1 (en) Apparatus and method to efficiently manage and process shadow stacks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221025

Address after: Irish Dublin

Applicant after: Taihao Research Co.,Ltd.

Address before: California, USA

Applicant before: INTEL Corp.

GR01 Patent grant
GR01 Patent grant