CN108932132A - 一种通过bios升级cpld的系统及方法 - Google Patents

一种通过bios升级cpld的系统及方法 Download PDF

Info

Publication number
CN108932132A
CN108932132A CN201810503022.8A CN201810503022A CN108932132A CN 108932132 A CN108932132 A CN 108932132A CN 201810503022 A CN201810503022 A CN 201810503022A CN 108932132 A CN108932132 A CN 108932132A
Authority
CN
China
Prior art keywords
cpld
bios
hardware module
module
jatg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810503022.8A
Other languages
English (en)
Inventor
邱星萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810503022.8A priority Critical patent/CN108932132A/zh
Priority to PCT/CN2018/111998 priority patent/WO2019223229A1/zh
Publication of CN108932132A publication Critical patent/CN108932132A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供一种通过BIOS升级CPLD的系统及方法，系统包括：BIOS硬件模块、PCH、CPU、CPLD硬件模块、BIOS硬件配置模块、BIOS升级管理模块和BIOS FW生成模块；方法：在BIOS硬件模块中为CPLD FW预留空间；生成BIOS FW；刷写BIOS硬件模块；检测BIOS FW中是否包括CPLD FW；若否，则结束；若是，则激活CPLD参数，将CPLD FW装入CPLD FW存放单元；CPLD FW分配内存，获取CPLD FW并存入内存；使得PCH的GPIO接口模拟JATG协议，生成JATG模拟通路；将CPLD FW通过JTAG模拟通路烧录到CPLD硬件模块；结束。

Description

一种通过BIOS升级CPLD的系统及方法
技术领域
本发明属于CPLD升级领域，具体涉及一种通过BIOS升级CPLD的系统及方法。
背景技术
CPLD，是Complex Programmable Logic Device的简称，复杂可编程逻辑器件。
GPIO，是General Purpose Input Output的简称，通用输入输出口。
对于存储系统来说CPLD有着重要重要作用，实现主控板的启动时序控制和逻辑控制都是通过它来完成，还可以通过升级CPLD来规避和解决一些硬件设计的缺陷，自然升级的频率也很频繁。目前主要通过烧录器JTAG与CPLD芯片相连，运行烧录软件将CPLD FW升级到CPLD芯片完成升级。通过烧录器手动烧录的方法升级CPLD首先费时费力，尤其是数量比较多的时候，其次在客户现场烧录更是不合适，因为这种方法需要拆机，在一些情况下是不允许现场拆机的，因此，缺少一种CPLD在线升级的设计需求。
此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种通过BIOS升级CPLD的系统及方法，是非常有必要的。
发明内容
本发明的目的在于，针对上述CPLD手动升级费事费力且需现场拆机的缺陷，提供一种通过BIOS升级CPLD的系统及方法，以解决上述技术问题。
为实现上述目的，本发明给出以下技术方案：
一种通过BIOS升级CPLD的系统，包括BIOS硬件模块和南桥芯片PCH，BIOS硬件模块和南桥芯片PCH连接，南桥芯片PCH连接有中央处理器CPU和CPLD硬件模块；中央处理器CPU与南桥芯片PCH通过DIM总线连接；
南桥芯片PCH包括GPIO接口，CPLD硬件模块包括JATG接口，南桥芯片PCH的GPIO接口与CPLD硬件模块的JATG接口连接。
进一步地，还包括：
BIOS硬件配置模块，用于在BIOS硬件模块中为CPLD FW预留空间，定义为CPLD FW存放单元，且定义预留空间的地址；
BIOS升级管理模块，用于刷写BIOS硬件模块，将BIOS FW装入BIOS 硬件模块，当BIOSFW中包括CPLD FW时，激活CPLD参数，将CPLD FW装入CPLD FW存放单元；BIOS升级管理模块为刷写BIOS时所用的工具管理软件；
BIOS FW生成模块，用于生成刷写BIOS硬件模块所需的BIOS FW，当BIOS FW中包括CPLDFW时，BIOS FW中还包括CPLD参数检测单元、CPLD FW内存分配单元、JTAG模拟通路生成单元以及CPLD FW烧录单元。
进一步地，CPLD参数检测单元，用于刷写后的BIOS硬件模块检测CPLD参数是否激活；
CPLD FW内存分配单元，用于刷写后的BIOS硬件模块检测到CPLD参数激活时，为CPLDFW分配一段CPLD FW存放内存，从CPLD FW存放单元中获取CPLD FW并存入CPLD FW存放内存；
JTAG模拟通路生成单元，用于刷写后的BIOS硬件模块使得南桥芯片PCH的GPIO接口模拟JATG协议，与CPLD硬件模块的JATG接口生成JATG模拟通路；
CPLD FW烧录单元，用于刷写后的BIOS硬件模块将CPLD FW通过JTAG模拟通路烧录到CPLD硬件模块。
进一步地，所述预留空间的地址包括预留空间首个字节的地址和字节数目。
进一步地，还包括手动烧录接口，手动烧录接口与CPLD硬件模块的JATG接口连接。通过手动烧录接口，可以实现原有的CPLD硬件模块单独的手动烧录方式，方便用户选择。
进一步地，中央处理器CPU与南桥芯片PCH通过DIM总线连接。
本发明还给出如下技术方案：
一种通过BIOS升级CPLD的方法，包括如下步骤：
步骤1. 在BIOS 硬件模块中为CPLD FW预留空间，定义为CPLD FW存放单元，且定义预留空间的地址；
步骤2. 生成刷写BIOS硬件模块所需的BIOS FW；
步骤3. 刷写BIOS硬件模块，将BIOS FW装入BIOS 硬件模块；
检测BIOS FW中是否包括CPLD FW；
若BIOS FW中不包括CPLD FW，则进入步骤8；
步骤4.若BIOS FW中包括CPLD FW,则激活CPLD 参数，将CPLD FW装入CPLD FW存放单元；
步骤5. 刷写后的BIOS硬件模块检测到CPLD参数，为CPLD FW分配一段CPLD FW存放内存，从CPLD FW存放单元获取CPLD FW并存入CPLD FW存放内存；
步骤6. 刷写后的BIOS硬件模块使得南桥芯片PCH的GPIO接口模拟JATG协议，与CPLD硬件模块的JATG接口生成JATG模拟通路；
步骤7. 刷写后的BIOS硬件模块将CPLD FW通过JTAG模拟通路烧录到CPLD硬件模块；
步骤8.结束。
进一步地，所述预留空间的地址包括预留空间首个字节的地址和字节数目。
本发明的有益效果在于：
本发明将CPLD FW包在BIOS FW中，通过升级BIOS将CPLD FW刷写到CPLD硬件模块中，实现了CPLD的在线升级，可以避免拆机，减少了手动升级的繁琐，提升了工作效率；本发明配合批处理命令可以实现自动批量升级，在工厂生产应用中可以大大改善生产自动化流程。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
图1为本发明的系统连接示意图；
图2为本发明的系统连接示意图二；
图3为本发明的方法流程图；
其中，1-BIOS硬件模块；1.1-CPLD FW存放单元；2-南桥芯片PCH；2.1-GPIO接口；3-中央处理器CPU；4-CPLD硬件模块；4.1-JTAG接口4.1；5-手动烧录接口模块；6-BIOS硬件配置模块；7-BIOS升级管理模块；8-BIOS FW生成模块；9-BIOS FW；9.1-CPLD FW；9.2-CPLD参数检测单元；9.3-CPLD FW内存分配单元；9.4-JTAG模拟通路生成单元；9.5-CPLD FW烧录单元。
具体实施方式：
为使得本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明具体实施例中的附图，对本发明中的技术方案进行清楚、完整地描述。
实施例1：
如图1所示，本发明提供一种通过BIOS升级CPLD的系统，包括BIOS硬件模块1和南桥芯片PCH 2，BIOS硬件模块1和南桥芯片PCH 2连接，南桥芯片PCH 2连接有中央处理器CPU 3和CPLD硬件模块4；
南桥芯片PCH 2包括GPIO接口2.1，CPLD硬件模块4包括JATG接口4.1，南桥芯片PCH 2的GPIO接口2.1与CPLD硬件模块4的JATG接口4.1连接；
CPLD硬件模块4的JATG接口4.1还连接有手动烧录接口5。
实施例2：
如图2所示，一种通过BIOS升级CPLD的系统，还包括：
BIOS硬件配置模块6，用于在BIOS硬件模块1中为CPLD FW预留空间，定义为CPLD FW存放单元1.1，且定义预留空间的地址；预留空间的地址包括预留空间首个字节的地址和字节数目；
BIOS升级管理模块7，用于刷写BIOS硬件模块1，将BIOS FW 9装入BIOS 硬件模块1，当BIOS FW 9中包括CPLD FW时，激活CPLD参数，将CPLD FW装入CPLD FW存放单元1.1；
BIOS FW生成模块8，用于生成刷写BIOS硬件模块1所需的BIOS FW 9，当BIOS FW 9中包括CPLD FW时，BIOS FW 9中还包括CPLD参数检测单元9.1、CPLD FW内存分配单元9.2、JTAG模拟通路生成单元9.3以及CPLD FW烧录单元9.4；
CPLD参数检测单元9.1，用于刷写后的BIOS硬件模块1检测CPLD参数是否激活；
CPLD FW内存分配单元9.2，用于刷写后的BIOS硬件模块1检测到CPLD参数激活时，为CPLD FW分配一段CPLD FW存放内存，从CPLD FW存放单元1.1中获取CPLD FW并存入CPLD FW存放内存；
JTAG模拟通路生成单元9.3，用于刷写后的BIOS硬件模块1使得南桥芯片PCH 2的GPIO接口2.1模拟JATG协议，与CPLD硬件模块4的JATG接口4.1生成JATG模拟通路；
CPLD FW烧录单元9.4，用于刷写后的BIOS硬件模块1将CPLD FW通过JTAG模拟通路烧录到CPLD硬件模块4；
其他部分同实施例1相同。
实施例3：
如图3所示，本发明提供一种通过BIOS升级CPLD的方法，包括如下步骤：
步骤1. 在BIOS 硬件模块中为CPLD FW预留空间，定义为CPLD FW存放单元，且定义预留空间的地址；所述预留空间的地址包括预留空间首个字节的地址和字节数目；
步骤2. 生成刷写BIOS硬件模块所需的BIOS FW；
步骤3. 刷写BIOS硬件模块，将BIOS FW装入BIOS 硬件模块；
检测BIOS FW中是否包括CPLD FW；
若BIOS FW中不包括CPLD FW，则进入步骤8；
步骤4.若BIOS FW中包括CPLD FW,则激活CPLD 参数，将CPLD FW装入CPLD FW存放单元；
步骤5. 刷写后的BIOS硬件模块检测到CPLD参数，为CPLD FW分配一段CPLD FW存放内存，从CPLD FW存放单元获取CPLD FW并存入CPLD FW存放内存；
步骤6. 刷写后的BIOS硬件模块使得南桥芯片PCH的GPIO接口模拟JATG协议，与CPLD硬件模块的JATG接口生成JATG模拟通路；
步骤7. 刷写后的BIOS硬件模块将CPLD FW通过JTAG模拟通路烧录到CPLD硬件模块；
步骤8.结束。
BIOS FW，本专利中用于指BIOS固件中的软件部分。
CPLD FW，本专利中用于指CPLD 固件中的软件部分。
本发明的实施例是说明性的，而非限定性的，上述实施例只是帮助理解本发明，因此本发明不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本发明的技术方案得出的其他的具体实施方式，同样属于本发明保护的范围。

Claims (8)

1.一种通过BIOS升级CPLD的系统，其特征在于，包括BIOS硬件模块（1）和南桥芯片PCH（2），BIOS硬件模块（1）和南桥芯片PCH（2）连接，南桥芯片PCH（2）连接有中央处理器CPU（3）和CPLD硬件模块（4）；
南桥芯片PCH（2）包括GPIO接口（2.1），CPLD硬件模块（4）包括JATG接口（4.1），南桥芯片PCH（2）的GPIO接口（2.1）与CPLD硬件模块（4）的JATG接口（4.1）连接。
2.如权利要求1所述的一种通过BIOS升级CPLD的系统，其特征在于，还包括：
BIOS硬件配置模块（6），用于在BIOS硬件模块（1）中为CPLD FW预留空间，定义为CPLDFW存放单元（1.1），且定义预留空间的地址；
BIOS升级管理模块（7），用于刷写BIOS硬件模块（1），将BIOS FW（9）装入BIOS 硬件模块（1），当BIOS FW（9）中包括CPLD FW时，激活CPLD参数，将CPLD FW装入CPLD FW存放单元（1.1）；
BIOS FW生成模块（8），用于生成刷写BIOS硬件模块（1）所需的BIOS FW（9），当BIOS FW（9）中包括CPLD FW时，BIOS FW（9）中还包括CPLD参数检测单元（9.1）、CPLD FW内存分配单元（9.2）、JTAG模拟通路生成单元（9.3）以及CPLD FW烧录单元（9.4）。
3.如权利要求2所述的一种通过BIOS升级CPLD的系统，其特征在于，
CPLD参数检测单元（9.1），用于刷写后的BIOS硬件模块（1）检测CPLD参数是否激活；
CPLD FW内存分配单元（9.2），用于刷写后的BIOS硬件模块（1）检测到CPLD参数激活时，为CPLD FW分配一段CPLD FW存放内存，从CPLD FW存放单元（1.1）中获取CPLD FW并存入CPLD FW存放内存；
JTAG模拟通路生成单元（9.3），用于刷写后的BIOS硬件模块（1）使得南桥芯片PCH（2）的GPIO接口（2.1）模拟JATG协议，与CPLD硬件模块（4）的JATG接口（4.1）生成JATG模拟通路；
CPLD FW烧录单元（9.4），用于刷写后的BIOS硬件模块（1）将CPLD FW通过JTAG模拟通路烧录到CPLD硬件模块（4）。
4.如权利要求2所述的一种通过BIOS升级CPLD的系统，其特征在于，所述预留空间的地址包括预留空间首个字节的地址和字节数目。
5.如权利要求1所述的一种通过BIOS升级CPLD的系统，其特征在于，还包括手动烧录接口（5），手动烧录接口（5）与CPLD硬件模块（4）的JATG接口（4.1）连接。
6.如权利要求1所述的一种通过BIOS升级CPLD的系统，其特征在于，中央处理器CPU（3）与南桥芯片PCH（2）通过DIM总线连接。
7.一种通过BIOS升级CPLD的方法，其特征在于，包括如下步骤：
步骤1. 在BIOS 硬件模块中为CPLD FW预留空间，定义为CPLD FW存放单元，且定义预留空间的地址；
步骤2. 生成刷写BIOS硬件模块所需的BIOS FW；
步骤3. 刷写BIOS硬件模块，将BIOS FW装入BIOS 硬件模块；
检测BIOS FW中是否包括CPLD FW；
若BIOS FW中不包括CPLD FW，则进入步骤8；
步骤4.若BIOS FW中包括CPLD FW,则激活CPLD 参数，将CPLD FW装入CPLD FW存放单元；
步骤5. 刷写后的BIOS硬件模块检测到CPLD参数，为CPLD FW分配一段CPLD FW存放内存，从CPLD FW存放单元获取CPLD FW并存入CPLD FW存放内存；
步骤6. 刷写后的BIOS硬件模块使得南桥芯片PCH的GPIO接口模拟JATG协议，与CPLD硬件模块的JATG接口生成JATG模拟通路；
步骤7. 刷写后的BIOS硬件模块将CPLD FW通过JTAG模拟通路烧录到CPLD硬件模块；
步骤8.结束。
8.如权利要求6所述的一种通过BIOS升级CPLD的方法，其特征在于，所述预留空间的地址包括预留空间首个字节的地址和字节数目。
CN201810503022.8A 2018-05-23 2018-05-23 一种通过bios升级cpld的系统及方法 Pending CN108932132A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810503022.8A CN108932132A (zh) 2018-05-23 2018-05-23 一种通过bios升级cpld的系统及方法
PCT/CN2018/111998 WO2019223229A1 (zh) 2018-05-23 2018-10-26 一种通过bios升级cpld的系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810503022.8A CN108932132A (zh) 2018-05-23 2018-05-23 一种通过bios升级cpld的系统及方法

Publications (1)

Publication Number Publication Date
CN108932132A true CN108932132A (zh) 2018-12-04

Family

ID=64449124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810503022.8A Pending CN108932132A (zh) 2018-05-23 2018-05-23 一种通过bios升级cpld的系统及方法

Country Status (2)

Country Link
CN (1) CN108932132A (zh)
WO (1) WO2019223229A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103324545A (zh) * 2012-03-20 2013-09-25 纬创资通股份有限公司 电源开关模块、电压产生电路与电源控制方法
CN103477296A (zh) * 2011-04-11 2013-12-25 英特尔公司 用于从bios prom配置可编程逻辑器件的装置
CN104035803A (zh) * 2014-06-25 2014-09-10 浪潮(北京)电子信息产业有限公司 一种更新cpld/fpga固件的方法、装置及烧录器
CN104765626A (zh) * 2014-01-08 2015-07-08 深圳中电长城信息安全系统有限公司 一种固件程序烧写方法及装置
CN105224345A (zh) * 2014-05-28 2016-01-06 株洲变流技术国家工程研究中心有限公司 一种可编程逻辑器件远程更新系统及其方法
CN108008965A (zh) * 2017-11-30 2018-05-08 郑州云海信息技术有限公司 一种中高端存储的系统固件升级机制

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419485B (zh) * 2008-11-24 2014-12-31 电子科技大学 一种功能可变的可穿戴计算机主板
WO2012106912A1 (zh) * 2011-07-21 2012-08-16 华为技术有限公司 对芯片进行动态升级的方法、系统及基板管理控制器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477296A (zh) * 2011-04-11 2013-12-25 英特尔公司 用于从bios prom配置可编程逻辑器件的装置
CN103324545A (zh) * 2012-03-20 2013-09-25 纬创资通股份有限公司 电源开关模块、电压产生电路与电源控制方法
CN104765626A (zh) * 2014-01-08 2015-07-08 深圳中电长城信息安全系统有限公司 一种固件程序烧写方法及装置
CN105224345A (zh) * 2014-05-28 2016-01-06 株洲变流技术国家工程研究中心有限公司 一种可编程逻辑器件远程更新系统及其方法
CN104035803A (zh) * 2014-06-25 2014-09-10 浪潮(北京)电子信息产业有限公司 一种更新cpld/fpga固件的方法、装置及烧录器
CN108008965A (zh) * 2017-11-30 2018-05-08 郑州云海信息技术有限公司 一种中高端存储的系统固件升级机制

Also Published As

Publication number Publication date
WO2019223229A1 (zh) 2019-11-28

Similar Documents

Publication Publication Date Title
CN104200843B (zh) 闪存烧入器、烧入系统及烧入方法
CN103136028A (zh) 一种基于fpga的flash存储器远程在线升级方法
CN104317617A (zh) 一种批量刷新BMC Firmware的方法
CN106293807A (zh) 一种基于DSP的Flash芯片引导加载方法
CN103019794B (zh) 一种嵌入式多程序文件离线批量烧写方法
CN106569904A (zh) 一种信息存储方法和装置、及服务器
CN104050080A (zh) 用户态调试linux内核的方法及系统
CN102073527A (zh) 一种输入法词库的升级方法和装置
CN103136211A (zh) 一种a2l文件的自动生成方法和装置
CN107770299A (zh) 一种mac地址刷写方法、系统、装置及存储介质
CN107015914A (zh) 数据标定方法及系统
CN103678194A (zh) 用于stm32程序isp下载的装置
CN109902056A (zh) 一种串行传输的方法、装置、设备及计算机可读存储介质
CN109299530A (zh) 一种仿真测试案例生成方法、系统、存储介质和终端
CN105446859B (zh) 功耗分析的软件条件监测及波形文件自动生成方法
CN206946466U (zh) 智能移动设备的升级或修复组件
CN108932132A (zh) 一种通过bios升级cpld的系统及方法
CN102779060B (zh) 一种应用程序多次压缩解压方法
CN102902526A (zh) 一种通过延时实现bmc及ip信息的自动化设置方法
CN106354598A (zh) 一种基于快闪存储器的一次性可编程微控制器调试方法
CN106020860A (zh) 一种fpga的更新方法、装置及系统
CN109257552A (zh) 平板电视机音效参数设计方法
CN111459839A (zh) 一种在线调试系统和方法
CN109634622A (zh) 脱机免拆机自动烧录方法、系统和计算机可读存储介质
CN109933377A (zh) 一种cpld的电源管理方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181204