CN108924027A - 一种基于ARM内核的EtherCAT主站控制器 - Google Patents

Abstract

本申请提供了一种基于ARM内核的EtherCAT主站控制器，应用于一智能机械手，所述控制器包括：控制器外壳；中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：第一处理器，所述第一处理器与EtherCAT总线驱动器连接，处理EtherCAT总线协议；第二处理器，所述第二处理器的一端与所述第一处理器连接，实现与所述第一处理器的数据交互；缓存电路，所述缓存电路与所述第一处理器连接；通讯电路，所述通讯电路与所述中央处理器连接；电源电路，所述电源电路与所述中央处理器、所述通讯电路连接。通过采用双处理器方案，达到了通讯周期为100μs，保证了EtherCAT通讯的高实时性，成本费用低，体积小，且具有丰富的外设接口和输入输出点的技术效果。

Description

一种基于ARM内核的EtherCAT主站控制器

技术领域

本申请涉及计算机硬件技术领域，尤其涉及一种基于ARM内核的EtherCAT主站控制器。

背景技术

EtherCAT，也称以太网控制自动化技术，是一个以以太网为基础的开放架构的现场总线系统，EtherCAT名称中的CAT为Control Automation Technology(控制自动化技术)首字母的缩写。最初由德国倍福自动化有限公司(Beckhoff Automation GmbH)研发。EtherCAT为系统的实时性能和拓扑的灵活性树立了新的标准，同时，它还符合甚至降低了现场总线的使用成本。EtherCAT的特点还包括高精度设备同步，可选线缆冗余，和功能性安全协议(SIL3)。

但本申请发明人在实现本申请实施例中技术方案的过程中，发现上述现有技术至少存在如下技术问题：

现有技术中EtherCAT主站控制器大多采用的商业解决方案，费用高昂，并且通讯实时性不是特别高的技术问题。

发明内容

本申请实施例提供了一种基于ARM内核的EtherCAT主站控制器，解决了现有技术中EtherCAT主站控制器大多采用的商业解决方案，费用高昂，并且通讯实时性不是特别高的技术问题。通过采用双处理器方案，达到了通讯周期为100μs，保证了EtherCAT通讯的高实时性，成本费用低，体积小，且具有丰富的外设接口和输入输出点的技术效果。

鉴于上述问题，本申请提供了一种基于ARM内核的EtherCAT主站控制器，应用于一智能机械手，所述控制器包括：控制器外壳；中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：第一处理器，所述第一处理器与EtherCAT总线驱动器连接，处理EtherCAT总线协议；第二处理器，所述第二处理器的一端与所述第一处理器连接，实现与所述第一处理器的数据交互；缓存电路，所述缓存电路与所述第一处理器连接，缓存所述第二处理器发送的数据，并将所述第二处理器发送的数据预先保存在所述缓存电路中，然后等待所述第一处理器空闲的时候将所述缓存电路的数据取出并进行处理；通讯电路，所述通讯电路与所述中央处理器连接，实现所述第二处理器与外界数据进行数据交换；电源电路，所述电源电路与所述中央处理器、所述通讯电路连接，为所述中央处理器、所述通讯电路提供电量。

优选的，所述通讯电路包括：第一网口电路，所述第一网口电路的一端与所述第一处理器连接，另一端与所述EtherCAT总线驱动器连接；第二网口电路，所述第二网口电路的一端与所述第二处理器连接，另一端与PC上位机连接。

优选的，所述通讯电路还包括：第一USB电路，所述第一USB电路的一端与所述第二处理器连接，另一端与示教器连接，进行数据交换；第二USB电路，所述第二USB电路的一端与所述第二处理器连接，另一端与外接存储设备连接，进行数据交换。

优选的，所述通讯电路还包括：485电路，所述485电路与的一端与所述第二处理器连接，另一端为数据接口。

优选的，所述控制器还包括：运行监控电路，所述运行监控电路的一端与所述第一处理器连接，另一端与所述第二处理器连接，监控所述第一处理器以及所述第二处理器的运行状态。

优选的，所述控制器还包括：温度检测电路，所述温度检测电路一端与所述第一处理器连接，另一端与所述第二处理器连接，检测当前控制器内部的环境温度，当环境温度过高时自动启动外置风扇进行辅助散热。

优选的，所述控制器还包括：光电隔离电路，所述光电隔离电路与所述第二处理器连接，将外接的输入信号与实际输入给第二处理器的信号隔离开来，增强抗干扰能力；驱动电路，所述驱动电路与所述第二处理器连接，驱动负载。

优选的，所述控制器还包括：FLASH电路，所述FLASH电路与所述第二处理器连接；SD卡电路，所述SD卡电路与所述第二处理器连接，其中，所述SD卡电路和所述FLASH电路将用户数据进行保护。

优选的，所述电源电路还包括：外设电源电路，所述外设电源电路与外接的开关电源连接，接收经过降压的工业直流电；处理器电源电路，所述处理器电源电路与所述外设电源电路连接；USB电源电路，所述USB电源电路与所述外设电源电路连接，其中，所述USB电源电路与所述处理器电源电路并联至所述外设电源电路。

本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：

1、本申请实施例通过提供一种基于ARM内核的EtherCAT主站控制器，应用于一智能机械手，所述控制器包括：控制器外壳；中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：第一处理器，所述第一处理器与EtherCAT总线驱动器连接，处理EtherCAT总线协议；第二处理器，所述第二处理器的一端与所述第一处理器连接，实现与所述第一处理器的数据交互；缓存电路，所述缓存电路与所述第一处理器连接，缓存所述第二处理器发送的数据，并将所述第二处理器发送的数据预先保存在所述缓存电路中，然后等待所述第一处理器空闲的时候将所述缓存电路的数据取出并进行处理；通讯电路，所述通讯电路与所述中央处理器连接，实现所述第二处理器与外界数据进行数据交换；电源电路，所述电源电路与所述中央处理器、所述通讯电路连接，为所述中央处理器、所述通讯电路提供电量。解决了现有技术中EtherCAT主站控制器大多采用的商业解决方案，费用高昂，并且通讯实时性不是特别高的技术问题。通过采用双处理器方案，达到了通讯周期为100μs，保证了EtherCAT通讯的高实时性，成本费用低，体积小，且具有丰富的外设接口和输入输出点的技术效果。

2、本申请实施例通过中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：所述第一处理器与EtherCAT总线驱动器连接，专门负责处理EtherCAT总线协议；第二处理器，所述第二处理器的一端与所述第一处理器连接，用于实现与所述第一处理器的数据交互，负责处理其他各种任务。达到了既保证EtherCAT总线通讯的高实时性，使得通讯更加稳定，也可以高效地完成各种任务而不会相互干扰，同时所述第一处理器与所述第二处理器之间也保持通讯，以便实时传输数据的技术效果。

3、本申请实施例通过将所述缓存电路与所述第一处理器连接，用于缓存所述第二处理器发送的数据，并将所述第二处理器发送的数据全部预先保存在所述缓存电路中，然后等待所述第一处理器空闲的时候将所述缓存电路的数据取出并进行处理，进一步达到了显著提高所述第一处理器与所述第二处理器之间的数据传输吞吐量，同时也不会拖慢所述第一处理器的执行速度的技术效果。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

图1为本申请实施例中一种基于ARM内核的EtherCAT主站控制器的结构示意图；

图2为本申请实施例中第一网口电路的原理图；

图3为本申请实施例中第二网口电路的原理图；

图4为本申请实施例中缓存电路的原理图；

图5为本申请实施例中光电隔离电路的原理图；

图6为本申请实施例中驱动电路的原理图；

图7为本申请实施例中第一USB电路的原理图；

图8为本申请实施例中第二USB电路的原理图；

图9为本申请实施例中485电路的原理图；

图10为本申请实施例中FLASH电路的原理图；

图11为本申请实施例中SD卡电路的原理图；

图12为本申请实施例中DC-DC降压电路的原理图；

图13为本申请实施例中处理器电源电路和外设电源电路的原理图；

图14为本申请实施例中USB充电电路的原理图。

附图标记说明：机械手执行器1，EtherCAT总线驱动器2，缓存电路3，第一网口电路4，第一处理器5，第二处理器6，第二网口电路7，外设电源电路8，电源电路9，处理器电源电路10，开关电源11，运行监控电路12，温度检测电路13，USB电源电路14，SD卡电路15，FLASH电路16，485电路17，驱动电路18，光电隔离电路19，第一USB电路20，第二USB电路21，PC上位机22，示教器23。

具体实施方式

本申请实施例提供了一种基于ARM内核的EtherCAT主站控制器，解决了现有技术中EtherCAT主站控制器大多采用的商业解决方案，费用高昂，并且通讯实时性不是特别高的技术问题。

本申请提供的技术方案总体思路如下：控制器外壳；中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：第一处理器，所述第一处理器与EtherCAT总线驱动器连接，处理EtherCAT总线协议；第二处理器，所述第二处理器的一端与所述第一处理器连接，实现与所述第一处理器的数据交互；缓存电路，所述缓存电路与所述第一处理器连接，缓存所述第二处理器发送的数据，并将所述第二处理器发送的数据预先保存在所述缓存电路中，然后等待所述第一处理器空闲的时候将所述缓存电路的数据取出并进行处理；通讯电路，所述通讯电路与所述中央处理器连接，实现所述第二处理器与外界数据进行数据交换；电源电路，所述电源电路与所述中央处理器、所述通讯电路连接，为所述中央处理器、所述通讯电路提供电量。通过采用双处理器方案，达到了通讯周期为100μs，保证了EtherCAT通讯的高实时性，成本费用低，体积小，且具有丰富的外设接口和输入输出点的技术效果。

下面通过附图以及具体实施例对本申请技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

实施例一

本申请实施例提供了一种基于ARM内核的EtherCAT主站控制器，请参考图1，应用于一智能机械手，所述控制器包括：

控制器外壳【图中未示出】；

中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：

第一处理器5，所述第一处理器5与EtherCAT总线驱动器2连接，处理EtherCAT总线协议；

第二处理器6，所述第二处理器6的一端与所述第一处理器5连接，实现与所述第一处理器5的数据交互；

具体而言，EtherCAT，也称为以太网控制自动化技术，是一个以以太网为基础的开放架构的现场总线系统，EtherCAT名称中的CAT为英文Control Automation Technology(控制自动化技术)首字母的缩写。最初由德国倍福自动化有限公司(Beckhoff AutomationGmbH)研发。EtherCAT为系统的实时性能和拓扑的灵活性树立了新的标准，同时，它还符合甚至降低了现场总线的使用成本。EtherCAT的特点还包括高精度设备同步，可选线缆冗余，和功能性安全协议(SIL3)。EtherCAT主张"以太网控制自动化技术"，它是一个开放源代码，高性能的系统，目的是利用以太网协议在一个工业环境，特别是对工厂和其他制造业的关注，其中利用机器人和其他装备线上的技术。现有的EtherCAT主站控制器大多是采用德国倍福芯片厂商的商业解决方案，一般通讯周期为1ms左右，很少有通讯周期为100μs的EtherCAT主站，导致其费用高昂，并且通讯实时性不是特别高。鉴于此，在本申请实施例中，提出了一种基于ARM内核的EtherCAT主站控制器，所述控制器采用当下主流的ARM内核架构的处理器，使用基于开源的EtherCAT主站协议栈修改的主站方案。所述控制器应用于一智能机械手，其中，所述控制器包括：控制器外壳，所述控制器外壳用于将所述控制器内部元件封闭起来，起到保护、防尘的作用。中央处理器，所述中央处理器设置在所述控制器外壳内部，所述中央处理器采用两个高性能的处理器进行协同工作，分别是第一处理器5和第二处理器6，其中，所述第一处理器5与EtherCAT总线驱动器2连接，专门负责处理EtherCAT总线协议。其中，所述第一处理器5采用ST公司的STM32F429IGT6 174Pin，主频180mHz作为主要运算单元，外置晶振为25M，带唤醒和复位按键，负责与所述EtherCAT总线驱动器2通讯的任务，内部自带温度传感器，可以检测内部温度，使用软件看门狗防止运行程序跑飞；所述第二处理器6的一端与所述第一处理器5连接，用于实现与所述第一处理器5的数据交互，负责处理其他各种任务。具体地，所述第二处理器6负责除EtherCAT通讯之外的所有任务，同时负责外设，在本发明实施例中，所述第二处理器6选用ST公司的STM32F429BIT6208Pin，180MHZ，这样可以保证所有外设的运算负荷，其中，与所述第一处理器5之前通过SPI总线和异步串口进行通讯，所述SPI总线连接引脚为CPU1_SPI1_SCK，CPU1_SPI1_MOSI，CPU1_SPI1_MISO，CPU2_SPI1_SCK，CPU2_SPI1_MOSI，CPU2_SPI1_MISO，所述第二处理器6作为主站，所述第一处理器5作为从站，且所述第一处理器5与所述第二处理器6的SPI总线管脚之间串联0欧姆的电阻方便后期检测维修。所述第二处理器6的异步串口连接引脚为CPU1_USART1_TX，CPU1_USART1_RX，CPU2_USART6_TX，CPU2_USART6_RX，其中，所述SPI总线工作原理为主站CPU2_SPI1_SCK引脚同步发送时钟脉冲，将数据一位一位的从CPU2_SPI1_MOSI引脚传输到CPU1_SPI1_MOSI引脚，同时将所述第一处理器5中SPI缓冲区的数据通过CPU1_SPI1_MISO引脚一位一位传输到CPU2_SPI1_MISO引脚上，完成一次数据收发。所述异步串口的工作原理为所述第一处理器5将发送缓冲区的内容通过CPU1_USART1_TX将数据一位一位发送至CPU2_USART6_RX引脚，并保存在所述第二处理器6的接收缓冲区中，再由所述第二处理器6应用程序调用，所述第二处理器6将发送缓冲区的内容通过CPU2_USART6_TX将数据一位一位发送至CPU1_USART1_TX引脚，并保存在所述第一处理器5的接收缓冲区中，再由所述第一处理器5应用程序调用。在本申请实施例中，之所以采用双处理器方案，主要是由于EtherCAT总线协议对所述第一处理器5的处理速度以及实时性要求都非常的高，如果将总线通讯周期维持在100μs以内，那么所述第一处理器5则处理不了其他的任务，所以采用所述第一处理器5专门处理EtherCAT总线协议，所述第二处理器6则负责处理其他的各种任务，达到了既保证总线通讯的高实时性，使得通讯更加稳定，也可以高效地完成各种任务而不会相互干扰，同时所述第一处理器5与所述第二处理器6之间也保持通讯，以便实时传输数据的技术效果。

缓存电路3，所述缓存电路3与所述第一处理器5连接，缓存所述第二处理器6发送的数据，并将所述第二处理器6发送的数据预先保存在所述缓存电路3中，然后等待所述第一处理器5空闲的时候将所述缓存电路3的数据取出并进行处理；

具体而言，所述缓存电路3也称SDRAM电路，所述缓存电路3与所述第一处理器5连接，用于缓存所述第二处理器6发送的数据，并将所述第二处理器6发送的数据全部预先保存在所述缓存电路3中，然后等待所述第一处理器5空闲的时候将所述缓存电路3的数据取出并进行处理。如图4所示，所述缓存电路3使用FMS总线形式与所述第一处理器5进行连接，主要引脚为：FMC_D0～D15，FMC_A0～A12，FMC_BA0～BA1，FMC_SDNWE，FMC_SDCAS，FMC_SDNRAS，FMC_SDNE0，FMC_NBL0～1，FMC_SDCKE0，FMC_SDCLK。所述缓存电路3的工作原理为所述第一处理器5通过片选引脚FMC_SDNE0选通缓存芯片，FMC_SDCLK提供时钟，FMC_BA0～BA1选择区块，通过FMC_A0～A12选择地址，FMC_D0～D15传输16位数据到缓存芯片。进一步达到了显著提高所述第一处理器5与所述第二处理器6之间的数据传输吞吐量，同时也不会拖慢所述第一处理器5的执行速度的技术效果。

通讯电路，所述通讯电路与所述中央处理器连接，实现所述第二处理器6与外界数据进行数据交换；

进一步的，所述通讯电路包括：第一网口电路4，所述第一网口电路4的一端与所述第一处理器5连接，另一端与所述EtherCAT总线驱动器2连接；第二网口电路7，所述第二网口电路7的一端与所述第二处理器6连接，另一端与PCPC上位机22连接。

进一步的，所述通讯电路还包括：第一USB电路20，所述第一USB电路20的一端与所述第二处理器6连接，另一端与示教器连接，进行数据交换；第二USB电路21，所述第二USB电路21的一端与所述第二处理器6连接，另一端与外接存储设备连接，进行数据交换。

进一步的，所述通讯电路还包括：485电路17，所述485电路17与的一端与所述第二处理器6连接，另一端为数据接口。

具体而言，所述通讯电路与所述中央处理器连接，用于实现所述第二处理器6与外界数据进行数据交换，所述通讯电路包括第一网口电路4、第二网口电路7、第一USB电路20、第二USB电路21以及485电路17。其中，所述第一网口电路4的一端与所述第一处理器5连接，另一端与所述EtherCAT总线驱动器2连接，负责与所述EtherCAT总线驱动器2进行数据交换，如图2所示，所述第一网口电路4的第一PHY芯片选用DM9162与所述第一处理器5采用RMII接口进行连接，主要连接引脚为：CPU1_ETH_MDIO，CPU1_ETH_MDC，CPU1_ETH_REF_CLK，CPU1_ETH_CRS_DV，CPU1_ETH_RXD0，CPU1_ETH_RXD1，CPU1_ETH_TX_EN，CPU1_ETH_TXD0，CPU1_ETH_TXD1，CPU1_ETH_INT。由于所述第一处理器5内部集成了MAC控制器，所以不需要额外的控制处理芯片，所述第一网口电路4的PHU电路采用外置有源晶振,频率50M，所述第一网口电路4的第一百兆网口与所述第一PHY芯片相连接，主要连接引脚为：PHY1_TX+，PHY1_TX-，PHY1_RX+，PHY1_RX-。所述第一网口电路4的工作原理为所述第一处理器5将数据通过CPU1_ETH_TXD0,CPU1_ETH_TXD1线加载到所述第一PHY芯片，所述第一PHY芯片将电平进行转换通过PHY1_TX+，PHY1_TX-，发送到所述第一百兆网口，最后通过加载到网线上。来自网线中的数据经过所述第一百兆网口后，由PHY1_RX+，PHY1_RX-传输到所述第一PHY芯片，所述第一PHY芯片将电平转换后由CPU1_ETH_RXD0,CPU1_ETH_RXD1,传送给所述第一处理器5进行处理；所述第二网口电路7的一端与所述第二处理器6连接，另一端与PCPC上位机22连接，用于与所述PCPC上位机22进行数据交换。如图3所示，所述第二网口电路7与所述第一网口电路4相同，所述第二网口电路7的第二PHY芯片选用DM9162与所述第二处理器6采用RMII接口进行连接，主要连接引脚为：CPU2_ETH_MDIO，CPU2_ETH_MDC，CPU2_ETH_REF_CLK，CPU2_ETH_CRS_DV，CPU2_ETH_RXD0，CPU2_ETH_RXD1，CPU2_ETH_TX_EN，CPU2_ETH_TXD0，CPU2_ETH_TXD1，CPU2_ETH_INT。由于所述第二处理器6内部集成了MAC控制器，所以不需要额外的控制处理芯片，所述第二网口电路7的PHU电路采用外置有源晶振，频率50M，所述第二网口电路7的第二百兆网口与所述第二PHY芯片相连接，主要连接引脚为：PHY2_TX+，PHY2_TX-，PHY2_RX+，PHY2_RX-。所述第二网口电路7的工作原理为所述第二处理器6将数据通过CPU2_ETH_TXD0，CPU2_ETH_TXD1，线加载到所述第二PHY芯片，所述第二PHY芯片将电平进行转换通过PHY2_TX+，PHY2_TX-，发送到所述第二百兆网口，最后通过加载到网线上。来自网线中的数据经过所述第二百兆网口后，由PHY2_RX+，PHY2_RX-传输到所述第二PHY芯片，所述第二PHY芯片将电平转换后由CPU2_ETH_RXD0，CPU2_ETH_RXD1，传送给所述第二处理器6进行处理。所述第二网口电路7主要接受来自所述PCPC上位机22的数据，这些数据大部分为控制读取命令，比如读取所述第一处理器5或所述第二处理器6的某个变量或者所述第一处理器5处理ECAT的工作状态等。这样就可以在不干扰ECAT处理的情况下读取ECAT信息流或者向ECAT信息中写入需要的信息；所述第一USB电路20的一端与所述第二处理器6连接，另一端与示教器连接，负责与手持示教器进行数据交换。其中，所述第一USB电路20为硬件USB转串口电路，用于将调试信息通过所述第一USB电路20直接打印到所述PC机上，方便定位故障信息，同时承担所述第二处理器6的程序下载任务。如图7所示，所述第一USB电路20的相关引脚为USB_P，USB_N，CPU2_USART1_TX，CPU2_USART1_RX，CPU2_NRST，CPU2_BOOT0。所述第一USB电路20的调试工作原理为：所述PC上位机22通过串口软件发送指令格式的协议帧通过USB_P，USB_N进入到CH340G，CH340G将USB电平转换为串口电平发送到CPU2_USART1_RX引脚上，CPU2_USART1_RX将数据移入接收缓冲区供所述第二处理器6处理，所述第二处理器6处理将发送的数据通过CPU2_USART1_TX发送给CH340G，经过CH340G电平转换后加载到USB总线上，再被PC串口软件捕获接收；所述第二USB电路21的一端与所述第二处理器6连接，另一端与外接存储设备连接，负责与所述外接储存设备进行数据交换，比如U盘和移动硬盘等，如图8所示，所述第二USB电路21为全速USB1.0电路，默认为Host端，主要是用于传输大体积文件，通过插入外部U盘程序自动识别并访问U盘内数据。主要连接引脚为USB_FS_P，USB_FS_N，由于所述第二处理器6内部自带USB全速PHY内核，所以不需要外部芯片，直接引脚相连即可；所述485电路17与的一端与所述第二处理器6连接，另一端为485接口，用于故障检测以及维修时预留的通讯接口。如图9所示，当需要与其他标准化仪表进行通讯又有远距离传输的要求时，所述RS485电路17为首选，所述RS485电路17作为一种半双工通讯电路虽然通讯效率不能和以太网相比，但是稳定性和可靠性却很高，非常适合长距离短数据量的通讯，其连接引脚为RS485_TX,RS485_RX，RS485_EN，在总线端设计有防雷击保护电路和电流过载保护，防止外部突然地大电流损坏所述485电路17的通讯芯片。所述RS485电路17的工作原理：所述第二处理器6将RS485_EN置高电平，使MAX3485切换到发送模式，再将串口数据通过RS485_TX传输给MAX3485，MAX3485进行电频转换后加载到485总线上，发送完成后所述第二处理器6将RS485_EN置低电平，进行接收数据，同时MAX3485将485总线上的数据电平转换后通过RS485_RX引脚传输至所述第二处理器6的接收缓冲区，供所述第二处理器6处理。

电源电路9，所述电源电路9与所述中央处理器、所述通讯电路连接，为所述中央处理器、所述通讯电路提供电量。

进一步的，所述电源电路9还包括：外设电源电路8，所述外设电源电路8与外接的开关电源11连接，接收经过降压的工业直流电；处理器电源电路10，所述处理器电源电路10与所述外设电源电路8连接；USB电源电路14，所述USB电源电路14与所述外设电源电路8连接，其中，所述USB电源电路14与所述处理器电源电路10并联至所述外设电源电路8。

具体而言，电源电路9，所述电源电路9与所述中央处理器、所述通讯电路连接，为所述中央处理器、所述通讯电路提供电源，保证所述控制器的正常运行。为保证整个系统的稳定运行，所述电源电路9必须要稳定可靠，所述电源电路9包括DC-DC降压电路、外设电源电路8、处理器电源电路10和USB电源电路14。其中，如图12所示，所述DC-DC降压电路采用2级压降，首先将外部开关电源11输入的24V直流工业电压通过LM2596-12降压到12V，然后通过LM2596-5降压至5V直流电压用来提供所有板载芯片的基本工作电压，同时，通过LM2596-12降压的12V直流电压用作继电器线圈的导通电压，提供给所述驱动电路18中达林顿管的COM端，24V输入端连接一个1A的保险管和一个二极管用于限制最大电流和反接保护；所述外设电源电路8与外接的开关电源11连接，即首先由所述外接的开关电源11输入24V工业直流电到所述电源电路9，然后经过所述DC-DC降压电路进行2级降压处理输送到所述外设电源电路8，所述处理器电源电路10与所述外设电源电路8连接，其中，如图13所示，由于所述第一处理器5与所述第二处理器6以及部分外设的工作电压均为3.3V，因此设计了所述外设电源电路8与所述处理器电源电路10提供2路5V转3.3V稳压电路，用来向所述第一处理器5、所述第二处理器6以及部分外设提供电源，其中，5V电压输入端连接200ma的自恢复保险丝用于限制总电流，总电流过高或者短路时保险丝温度升高，电阻增加，这样分给LM1117-3.3芯片的工作电压减小到0，从而使输出电压也为0，同时3.3V输出端并联一个TVS管用于防止电压突然过大损坏后级芯片；所述USB电源电路14与所述外设电源电路8连接，其中，所述USB电源电路14与所述处理器电源电路10并联至所述外设电源电路8，即所述USB电源电路14与所述处理器电源电路10为单独供电。如图14所示，部分USB设备如平板电脑等，需要使用所述USB电源电路14进行充电，而由于所述USB设备需要电流较大，必须单独设计所述USB电源电路14来对其供电，本发明实施例采用MP2359芯片将12V电压转换成5V电压，并串联一个TPS2051CDBVR限流开关进行大电流输出，使用MP2359原因是发热比较小，由于串联了限流开关，所以不需要担心输出电流超过MP2359承载能力而导致芯片烧毁。进一步达到了为所述中央处理器和所述通讯电路提供电源的技术效果。

进一步的，所述控制器还包括：运行监控电路12，所述运行监控电路12的一端与所述第一处理器5连接，另一端与所述第二处理器6连接，监控所述第一处理器5以及所述第二处理器6的运行状态。

具体而言，所述运行监控电路12的一端与所述第一处理器5连接，另一端与所述第二处理器6连接，用于监控所述第一处理器5以及所述第二处理器6的运行状态，从而达到了能够及时发现所述第一处理器5与所述第二处理器6发生异常，并在第一时间进行自动复位，防止程序跑飞的技术效果。

进一步的，所述控制器还包括：温度检测电路13，所述温度检测电路13一端与所述第一处理器5连接，另一端与所述第二处理器6连接，检测当前控制器内部的环境温度，当环境温度过高时自动启动外置风扇进行辅助散热。

具体而言，所述温度检测电路13的一端与所述第一处理器5连接，另一端与所述第二处理器6连接，即在所述控制器的主板上板载1个测温点，用于检测当前所述控制器内部的环境温度，当环境温度过高时自动启动外置风扇来进行辅助散热，达到了保证控制器的稳定可靠运行的技术效果。

进一步的，所述控制器还包括：光电隔离电路19，所述光电隔离电路19与所述第二处理器6连接，将外接的输入信号与实际输入给第二处理器6的信号隔离开来，增强抗干扰能力；驱动电路18，所述驱动电路18与所述第二处理器6连接，驱动负载。

具体而言，所述光电隔离电路19与所述第二处理器6连接，其中，所述光电隔离电路19用于处理来自外部的高/低电平信号，由于外部信号电压通常为24V或者更高，而所述第一处理器5与所述第二处理器6支持的信号电压为3.3V甚至更低，外部信号不能直接输入进所述第一处理器5与所述第二处理器6中，需要进行电平转换，并且外部信号通常都带有一定的干扰，所以必须考虑隔离，所述光电隔离电路19就用于电平的转换以及信号的隔离。如图5所示，所述光电隔离电路19的工作原理为：外部信号从COM_IN0进入，通过电阻R108，R113分压后再通过电容C94滤波进入U19将内部发光二极管导通，而U19的另一侧是一个光敏元件，收到光信号时会导通两端，这样IN0就输出了低电平，而IN0与所述第二处理器6引脚连接，完成了将外部信号触发给所述第二处理器6。所述第二处理器6一共有16路所述光电隔离电路19，引脚为IN0～IN15,构成16点输入电路，从而将外接的输入信号与实际输入给所述第二处理器6的信号隔离开来，增强抗干扰能力，其中，所述光电隔离电路19由光的发射、光的接收及信号放大三部分组成。外接的输入电信号驱动发光二极管使之发出一定波长的光，被光探测器接收而产生光电流，再经过进一步放大后输出，这就完成了电—光—电的转换，从而起到输入、输出、隔离的作用。由于所述光电隔离电路19输入输出间互相隔离，电信号传输具有单向性等特点，因而具有良好的电绝缘能力和抗干扰能力，大大提高信噪比，同时增加计算机工作的可靠性；所述驱动电路18与所述第二处理器6连接，且所述驱动电路18自带16点继电器输出，用来驱动对应的继电器，以便驱动小功率的负载，为对输入的电信号进行放大的中间电路。如图6所示，所述驱动电路18用于向外部输出24V工业直流电信号用来驱动继电器以便承担大电流负载，同样所述第一处理器5与所述第二处理器6所输出的电平为3.3V甚至更低，无法驱动负载，所以必须要所述驱动电路18来进行驱动，所述驱动电路18的工作原理为：与所述第二处理器6连接的OUT0～OUT15引脚程序输出低电平后通过74HC04D反相为高电平，再通过ULN2003达林顿管向J0～J15端口输出12V高电平，再经所述继电器将外部电压导通，从而驱动外部负载。

进一步的，所述控制器还包括：FLASH电路16，所述FLASH电路16与所述第二处理器6连接；SD卡电路15，所述SD卡电路15与所述第二处理器6连接，其中，所述SD卡电路15和所述FLASH电路16将用户数据进行保护。

具体而言，所述FLASH电路16与所述第二处理器6连接，所述SD卡电路15与所述第二处理器6连接，其中，所述SD卡电路15和所述FLASH电路16均可用来保存用户数据，并且具有一定的扩展能力。当程序运行时有些参数需要进行永久保存，而所述第一处理器5与所述第二处理器6在断电后内部的变量参数是全部清零的，所以需要所述FLASH电路16进行数据的存储，如图10所示，相关引脚为FMC_D0～D7，FMC_CLE，FMC_ALE，FMC_NEW，FMC_NOE，FMC_NCE3，FMC_NWAT。所述FLASH电路16的工作原理为，所述第二处理器6通过FMC_CLE提供时钟信号，FMC_NCE3用于选中对应芯片，然后将FMC总线上的数据8位的从FMC_D0～D7发送至所述FLASH电路16，访问时通过FMC_CLE提供时钟信号，FMC_NCE3用于选中对应芯片，然后将FMC总线上的数据8位的从FMC_D0～D7发送至所述第二处理器6内部的接收缓冲区内供所述第二处理器6调用。由于所述FLASH电路16设计之初就确定好容量并焊接在主板上，所以当容量不够时需要所述SD卡电路15来进行拓展，如图11所示，所述SD卡电路15的相关引脚为SDIO_D0～D3，SDIO_CMD，SDIO_SCK，SDIO_SW。所述SD卡电路15的工作原理为：所述第二处理器6内部自带一个SD卡总线控制器，需要访问数据时由SDIO_SCK提供时钟信号，SDIO_CMD确定读还是写，SDIO_D0～D3用于传输数据，全程采用通用总线进行通讯，所述第二处理器6只需要将数据发送和接收来自缓冲区的数据即可。

实施例二

本申请实施例提供了一种基于ARM内核的EtherCAT主站控制器的工作流程，具体的工作流程为：

首先从所述PC上位机22或者所述示教器23将用户数据通过所述通讯电路下发到所述第二处理器6中，所述第二处理器6对接收到的数据进行相应处理后，将需要所述第一处理器5执行的数据预先写入所述缓存电路3中，等到所述第一处理器5空闲时，从所述缓存电路3中取出预先写入的数据，并封装在EtherCAT协议数据包中，通过所述第一网口电路4下发给所述EtherCAT总线驱动器2，进而所述EtherCAT总线驱动器2驱动智能机械手执行器1使用所述智能机械手，按照用户预先设定的路径进行工作。

本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：

1、本申请实施例通过提供一种基于ARM内核的EtherCAT主站控制器，应用于一智能机械手，所述控制器包括：控制器外壳；中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：第一处理器，所述第一处理器与EtherCAT总线驱动器连接，处理EtherCAT总线协议；第二处理器，所述第二处理器的一端与所述第一处理器连接，实现与所述第一处理器的数据交互；缓存电路，所述缓存电路与所述第一处理器连接，缓存所述第二处理器发送的数据，并将所述第二处理器发送的数据预先保存在所述缓存电路中，然后等待所述第一处理器空闲的时候将所述缓存电路的数据取出并进行处理；通讯电路，所述通讯电路与所述中央处理器连接，实现所述第二处理器与外界数据进行数据交换；电源电路，所述电源电路与所述中央处理器、所述通讯电路连接，为所述中央处理器、所述通讯电路提供电量。解决了现有技术中EtherCAT主站控制器大多采用的商业解决方案，费用高昂，并且通讯实时性不是特别高的技术问题。通过采用双处理器方案，达到了通讯周期为100μs，保证了EtherCAT通讯的高实时性，成本费用低，体积小，且具有丰富的外设接口和输入输出点的技术效果。

2、本申请实施例通过中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：所述第一处理器与EtherCAT总线驱动器连接，专门负责处理EtherCAT总线协议；第二处理器，所述第二处理器的一端与所述第一处理器连接，用于实现与所述第一处理器的数据交互，负责处理其他各种任务。达到了既保证EtherCAT总线通讯的高实时性，使得通讯更加稳定，也可以高效地完成各种任务而不会相互干扰，同时所述第一处理器与所述第二处理器之间也保持通讯，以便实时传输数据的技术效果。

3、本申请实施例通过将所述缓存电路与所述第一处理器连接，用于缓存所述第二处理器发送的数据，并将所述第二处理器发送的数据全部预先保存在所述缓存电路中，然后等待所述第一处理器空闲的时候将所述缓存电路的数据取出并进行处理，进一步达到了显著提高所述第一处理器与所述第二处理器之间的数据传输吞吐量，同时也不会拖慢所述第一处理器的执行速度的技术效果。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种基于ARM内核的EtherCAT主站控制器，应用于一智能机械手，其特征在于，所述控制器包括：

控制器外壳；

中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：

第一处理器，所述第一处理器与EtherCAT总线驱动器连接，处理EtherCAT总线协议；

第二处理器，所述第二处理器的一端与所述第一处理器连接，实现与所述第一处理器的数据交互；

缓存电路，所述缓存电路与所述第一处理器连接，缓存所述第二处理器发送的数据，并将所述第二处理器发送的数据预先保存在所述缓存电路中，然后等待所述第一处理器空闲的时候将所述缓存电路的数据取出并进行处理；

通讯电路，所述通讯电路与所述中央处理器连接，实现所述第二处理器与外界数据进行数据交换；

电源电路，所述电源电路与所述中央处理器、所述通讯电路连接，为所述中央处理器、所述通讯电路提供电量。

2.如权利要求1所述的控制器，其特征在于，所述通讯电路包括：

第一网口电路，所述第一网口电路的一端与所述第一处理器连接，另一端与所述EtherCAT总线驱动器连接；

第二网口电路，所述第二网口电路的一端与所述第二处理器连接，另一端与PC上位机连接。

3.如权利要求2所述的控制器，其特征在于，所述通讯电路还包括：

第一USB电路，所述第一USB电路的一端与所述第二处理器连接，另一端与示教器连接，进行数据交换；

第二USB电路，所述第二USB电路的一端与所述第二处理器连接，另一端与外接存储设备连接，进行数据交换。

4.如权利要求3所述的控制器，其特征在于，所述通讯电路还包括：

485电路，所述485电路与的一端与所述第二处理器连接，另一端为数据接口。

5.如权利要求1所述的控制器，其特征在于，所述控制器还包括：

运行监控电路，所述运行监控电路的一端与所述第一处理器连接，另一端与所述第二处理器连接，监控所述第一处理器以及所述第二处理器的运行状态。

6.如权利要求1所述的控制器，其特征在于，所述控制器还包括：

温度检测电路，所述温度检测电路一端与所述第一处理器连接，另一端与所述第二处理器连接，检测当前控制器内部的环境温度，当环境温度过高时自动启动外置风扇进行辅助散热。

7.如权利要求1所述的控制器，其特征在于，所述控制器还包括：

光电隔离电路，所述光电隔离电路与所述第二处理器连接，将外接的输入信号与实际输入给第二处理器的信号隔离开来，增强抗干扰能力；

驱动电路，所述驱动电路与所述第二处理器连接，驱动负载。

8.如权利要求1所述的控制器，其特征在于，所述控制器还包括：

FLASH电路，所述FLASH电路与所述第二处理器连接；

SD卡电路，所述SD卡电路与所述第二处理器连接，其中，所述SD卡电路和所述FLASH电路将用户数据进行保护。

9.如权利要求1所述的控制器，其特征在于，所述电源电路还包括：

外设电源电路，所述外设电源电路与外接的开关电源连接，接收经过降压的工业直流电；

处理器电源电路，所述处理器电源电路与所述外设电源电路连接；

USB电源电路，所述USB电源电路与所述外设电源电路连接，其中，所述USB电源电路与所述处理器电源电路并联至所述外设电源电路。