CN108922921B - 三维存储器、mos场效应晶体管及其制作方法 - Google Patents

三维存储器、mos场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN108922921B
CN108922921B CN201810811406.6A CN201810811406A CN108922921B CN 108922921 B CN108922921 B CN 108922921B CN 201810811406 A CN201810811406 A CN 201810811406A CN 108922921 B CN108922921 B CN 108922921B
Authority
CN
China
Prior art keywords
layer
field effect
effect transistor
mos field
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810811406.6A
Other languages
English (en)
Other versions
CN108922921A (zh
Inventor
汪宗武
江宁
田武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201810811406.6A priority Critical patent/CN108922921B/zh
Publication of CN108922921A publication Critical patent/CN108922921A/zh
Application granted granted Critical
Publication of CN108922921B publication Critical patent/CN108922921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种三维存储器、MOS场效应晶体管及其制作方法,该晶体管包括:半导体衬底;位于半导体衬底上的栅绝缘层;位于所述栅绝缘层上的栅电极,所述栅电极包括位于所述栅绝缘层上的俘获层,其中所述俘获层包括碳硅化合物或者碳锗硅化合物。本发明提供了一种MOS场效应晶体管及其制作方法,栅电极中靠近栅绝缘层的一侧加入了俘获层,并且俘获层的材料为碳硅化合物或者碳锗硅化合物,使得稳态时俘获层中的硼浓度大于阻挡层和金属硅化物层中的硼浓度,并且阻挡层中的硼浓度和金属硅化物层中的硼浓度差距在减小,可以有效降低硼分凝系数,进而解决栅极耗尽的问题。

Description

三维存储器、MOS场效应晶体管及其制作方法
技术领域
本发明主要涉及半导体制造领域,尤其涉及一种三维存储器、MOS场效应晶体管及其制作方法。
背景技术
为了克服二维存储器件的限制,业界已经研发了具有三维(3D)结构的存储器件,通过将存储器单元三维地布置在衬底之上来提高集成密度。
在例如3D NAND闪存的三维存储器件中,三维存储器件可包括存储阵列和外围电路。存储阵列可包括核心(core)区和阶梯区。阶梯区用来供存储阵列各层中的栅极层引出接触部。这些栅极层作为存储阵列的字线,执行编程、擦写、读取等操作。外围电路为存储阵列实现功能,主要包括为存储阵列供电,具备逻辑运算以及静电防护的作用。
由于外围电路需要具备逻辑运算能力,因此外围电路中布置了大量的MOS管。通常在栅极层中加入金属硅化物以降低栅极层的接触阻抗,从而降低器件的工作电压,提高电路的工作速度。由于后续制程通常是高温条件,因此金属硅化物通常使用耐高温性能较好的硅化钨(WSi2)。在进行掺杂步骤时,例如掺杂硼时,金属化合物和阻挡层之间的硼分凝系数(boron segregation coefficient)非常大,这将会导致PMOS场效应晶体管中出现严重的栅极耗尽。因此需要解决MOS管中因为金属硅化物的加入导致的栅极耗尽的问题。
发明内容
本发明要解决的技术问题是如何降低因为金属硅化物的加入导致的栅极耗尽。
为解决上述技术问题,本发明提供了一种MOS场效应晶体管,包括:半导体衬底;位于半导体衬底上的栅绝缘层;位于所述栅绝缘层上的栅电极,所述栅电极包括位于所述栅绝缘层上的俘获层,其中所述俘获层包括碳硅化合物或者碳锗硅化合物。
在本发明的一实施例中,所述栅电极还包括依次位于所述俘获层上的阻挡层和金属硅化物层。
在本发明的一实施例中,所述俘获层、阻挡层和金属硅化物层内掺杂有硼。
在本发明的一实施例中,所述俘获层的硼浓度大于所述阻挡层内的硼浓度。
在本发明的一实施例中,所述俘获层的厚度为10-100nm。
在本发明的一实施例中,所述阻挡层的厚度为100-200nm。
在本发明的一实施例中,所述碳锗硅化合物的化学式为Si1-x-yGexCy,其中0.2≤x≤0.25,0.5%≤y≤1.2%。
在本发明的一实施例中,所述碳硅化合物的化学式为Si1-xCx,其中0.5%≤x≤1.2%。
在本发明的一实施例中,所述阻挡层的材料为多晶硅;以及/或者所述金属硅化物层的材料为硅化钨。
在本发明的一实施例中,还包括位于所述栅电极两侧衬底中的源区和漏区。
在本发明的一实施例中,所述MOS场效应晶体管为PMOS管。
本发明还提供一种三维存储器,所述三维存储器中设置有如上所述的MOS场效应晶体管。
本发明还提供一种MOS场效应晶体管的制作方法,包括以下步骤:提供半导体衬底;在所述半导体衬底上形成栅绝缘层;在所述栅绝缘层上形成栅电极,包括在所述栅绝缘层上形成俘获层,其中所述俘获层包括碳硅化合物或者碳锗硅化合物。
在本发明的一实施例中,在所述栅绝缘层上形成栅电极的步骤还包括:
在所述俘获层上形成阻挡层;以及
在所述阻挡层上形成金属硅化物层。
在本发明的一实施例中,在所述栅绝缘层上形成俘获层的步骤包括在所述俘获层中掺杂硼。
在本发明的一实施例中,所述俘获层的厚度为10-100nm。
在本发明的一实施例中,所述阻挡层的厚度为100-200nm。
在本发明的一实施例中,所述碳锗硅化合物的化学式为Si1-x-yGexCy,其中0.2≤x≤0.25,0.5%≤y≤1.2%。
在本发明的一实施例中,所述碳硅化合物的化学式为Si1-xCx,其中0.5%≤x≤1.2%。
在本发明的一实施例中,所述阻挡层的材料为多晶硅;以及/或者所述金属硅化物层的材料为硅化钨。
与现有技术相比,本发明具有以下优点:本发明提供了一种MOS场效应晶体管及其制作方法,栅电极中靠近栅绝缘层的一侧加入了俘获层,并且俘获层的材料为碳硅化合物或者碳锗硅化合物,使得稳态时俘获层中的硼浓度大于阻挡层和金属硅化物层中的硼浓度,并且阻挡层中的硼浓度和金属硅化物层中的硼浓度差距在减小,可以有效降低硼分凝系数,进而解决栅极耗尽的问题。
附图说明
图1是一种MOS场效应晶体管的示意图。
图2是一种MOS场效应晶体管中硼浓度分布的示意图。
图3是本发明一实施例的一种MOS场效应晶体管的示意图。
图4是本发明一实施例的一种MOS场效应晶体管中硼浓度分布的示意图。
图5是本发明一实施例的一种MOS场效应晶体管的制作方法的流程图。
图6A-6E是本发明一实施例的一种MOS场效应晶体管的制作方法的示例性过程的剖面示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其它不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如,如果翻转附图中的器件,则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而,示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向),因此应相应地解释此处使用的空间关系描述词。此外,还将理解,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
如背景技术所介绍,MOS场效应晶体管应用于逻辑器件中。MOS场效应晶体管包括栅极、源极区和漏极区。源极区和漏极区之间包括沟道区。栅极和沟道区之间包括栅绝缘层。对衬底进行P型掺杂或N型掺杂可以形成源极区、漏极区和沟道区,以使MOS场效应晶体管具有一定的电气性能。当源极区和漏极区进行P型掺杂时,MOS场效应晶体管的类型为PMOS场效应晶体管。当源极区和漏极区进行N型掺杂时,MOS场效应晶体管的类型为NMOS场效应晶体管。为了简化起见,下文附图描述中省略了源极区和漏极区。
图1是一种MOS场效应晶体管100的示意图。如图1所示,MOS场效应晶体管100包括衬底101、栅绝缘层102和栅电极103。栅电极103包括多晶硅层104和金属硅化物层105。从底部开始依次形成衬底101、栅绝缘层102、多晶硅层104和金属硅化物层105。在制作MOS场效应晶体管100时将硼(B)掺入多晶硅层104中,在后期的退火过程中,随着时间的推移,硼会扩散到金属硅化物层105。到达稳态时,金属硅化物层105中硼的浓度显著高于多晶硅层104中的硼浓度,容易产生栅极耗尽的问题。
图2是如图1所示的MOS场效应晶体管100中硼浓度分布的示意图。左图是初始时刻硼的浓度分布示意图,右图是稳定时硼的浓度分布示意图。从图2可知,初始时向多晶硅层104掺杂硼,硼向上扩散,进入金属硅化物层。到达稳态之后,金属硅化物层中的硼浓度显著大于多晶硅104中的硼浓度。例如,初始时硼注入的浓度是4.5×1015atoms/cm2,稳定之后多晶硅层104中的硼浓度是3.0×1019atoms/cm3,金属硅化物层中的硼浓度是1.0×1020atoms/cm3,金属硅化物层中的硼浓度显著大于多晶硅层104中的硼浓度。
解决引入金属化合物导致栅极耗尽问题的一种方法包括增加多晶硅层中硼的剂量以抑制栅极耗尽,但是由于硼浓度过高,通常在1.0×1020atoms/cm3左右,硼会产生聚集成簇(cluster)效应,导致多晶硅层中的硼有效浓度还是很低,栅极耗尽的问题依然存在。
解决引入金属化合物导致栅极耗尽问题的另一种方法包括用磷掺杂的多晶硅层取代硼掺杂的多晶硅层,同时在沟道区掺杂硼,以降低栅极的阈值电压,但是MOS场效应晶体管容易发生源漏穿通。
图3是本发明一实施例的一种MOS场效应晶体管200的示意图。如图3所示,MOS场效应晶体管100包括衬底201、栅绝缘层202和栅电极203。
衬底201为后续的步骤提供支撑作用和良好的电气性能。衬底的材料可以是锗硅、硅等。衬底201中形成了源极区和漏极区(图未示),源极区和漏极区之间包括沟道区。对衬底201进行P型掺杂或N型掺杂可以形成源极区、漏极区和沟道区,以使MOS场效应晶体管具有一定的电气性能。
栅绝缘层202位于衬底201之上,用于防止栅电极的破坏性击穿。栅绝缘层203的材料可以为氧化硅。氧化硅绝缘层还可以掺杂有磷、硼、氟、碳等杂质。
栅电极203位于栅绝缘层202之上。栅电极203包括依次堆叠的俘获层204、阻挡层205和金属硅化物层206。俘获层204的材料为碳硅化合物或者碳锗硅化合物。当俘获层204的材料为碳硅化合物时,俘获层204的化学式为Si1-xCx,其中0.5%≤x≤1.2%。当俘获层204的材料为碳锗硅化合物时,俘获层204的化学式为Si1-x-yGexCy,其中0.2≤x≤0.25,0.5%≤y≤1.2%。俘获层204是栅电极203中最靠近栅绝缘层202的一层。俘获层204的厚度可以是10-100nm。阻挡层205位于俘获层204之上。阻挡层205的材料可以是多晶硅。阻挡层205的厚度可以是100-200nm。金属硅化物层206位于阻挡层205之上。金属硅化物层206的材料可以是硅化钨。
图4是如图3所示的MOS场效应晶体管200中硼浓度分布的示意图。左图是初始时刻硼的浓度分布示意图,右图是稳定时硼的浓度分布示意图。从图4可知,初始时向俘获层掺杂硼,硼向上扩散,进入阻挡层和金属硅化物层。到达稳态时,俘获层中的硼浓度大于阻挡层和金属硅化物层中的硼浓度,并且阻挡层中的硼浓度和金属硅化物层中的硼浓度差距在减小。例如,初始时硼浓度是4.5×1015atoms/cm2,稳定之后俘获层内的硼浓度为8.4×1019atoms/cm3,阻挡层内的硼浓度为4×1019atoms/cm3,金属硅化物层内的硼浓度为9×1019atoms/cm3,俘获层中的硼浓度大于阻挡层和金属硅化物层中的硼浓度。
在本发明该实施例的MOS场效应晶体管200中,栅电极203中靠近栅绝缘层202的一侧加入了俘获层204,并且俘获层204的材料为碳硅化合物或者碳锗硅化合物,使得稳态时俘获层204中的硼浓度大于阻挡层205和金属硅化物层206中的硼浓度,并且阻挡层205中的硼浓度和金属硅化物层206中的硼浓度差距在减小,可以有效降低硼分凝系数,进而解决栅极耗尽的问题。
图5是本发明一实施例的一种MOS场效应晶体管的制作方法的流程图。图6A-6E是本发明一实施例的一种MOS场效应晶体管的制作方法的示例性过程的剖面示意图。下面参考图5-6E所示描述本实施例的一种MOS场效应晶体管的制作方法。
步骤302,提供半导体衬底。
在此步骤中,提供衬底,衬底为后续的步骤提供支撑作用和良好的电气性能。衬底的材料可以是锗硅、硅等。衬底一般需要预处理,用于提高衬底表面的附着能力。还需要在衬底中形成了源极区和漏极区(图未示),源极区和漏极区之间包括沟道区。对衬底进行P型掺杂或N型掺杂可以形成源极区、漏极区和沟道区,以使MOS场效应晶体管具有一定的电气性能。
在图6A所示的半导体结构中,提供了半导体衬底401。衬底401的材料可以是锗硅、硅等。对衬底401进行预处理,以提高衬底表面的附着能力。还需要在衬底401中形成了源极区和漏极区(图未示),源极区和漏极区之间包括沟道区。对衬底401进行P型掺杂或N型掺杂可以形成源极区、漏极区和沟道区,以使MOS场效应晶体管具有一定的电气性能。源极区、漏极区和沟道区的形成可以在本制作方法的过程中选择合适的时机。
步骤304,在半导体衬底上形成栅绝缘层。
在此步骤中,在衬底上形成栅绝缘层。栅绝缘层的材料可以为氧化硅。氧化硅绝缘层还可以掺杂有氮、碳等杂质。在衬底上形成栅绝缘层的方法可以包括沉积。可以从已知的各种沉积工艺,例如LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD中选中合适的工艺。
在图6B所示的半导体结构中,在衬底401上形成栅绝缘层402。栅绝缘层402的材料可以为氧化硅。氧化硅绝缘层还可以掺杂有氮、碳等杂质。在衬底401上形成栅绝缘层402的方法可以包括热氧化。
步骤306,在栅绝缘层上形成栅电极。
在此步骤中,在栅绝缘层上形成栅电极。栅电极包括俘获层、阻挡层和金属硅化物层。俘获层的材料为碳硅化合物或者碳锗硅化合物。当俘获层的材料为碳硅化合物时,俘获层的化学式为Si1-xCx,其中0.5%≤x≤1.2%。当俘获层的材料为碳锗硅化合物时,俘获层的化学式为Si1-x-yGexCy,其中0.2≤x≤0.25,0.5%≤y≤1.2%。俘获层是栅电极中最靠近栅绝缘层的一层。俘获层的厚度可以是10-100nm。阻挡层位于俘获层之上。阻挡层的材料可以是多晶硅。阻挡层的厚度可以是100-200nm。金属硅化物层位于阻挡层之上。金属硅化物层的材料可以是硅化钨。
参考图6C所示,先在栅绝缘层402上形成俘获层404。俘获层402的材料为碳硅化合物或者碳锗硅化合物。当俘获层404的材料为碳硅化合物时,俘获层的化学式为Si1-xCx,其中0.5%≤x≤1.2%。当俘获层404的材料为碳锗硅化合物时,俘获层的化学式为Si1-x- yGexCy,其中0.2≤x≤0.25,0.5%≤y≤1.2%。俘获层404的厚度可以是10-100nm。参考图6D所示,随后在俘获层404上形成阻挡层405。阻挡层的材料可以是多晶硅。阻挡层的厚度可以是100-200nm。参考图6E所示,最后在阻挡层405上形成金属硅化物层406。金属硅化物层406的材料可以是硅化钨。上述各种形成工艺可以是沉积。例如通过CVD方式沉积多晶硅,通过CVD或者ALD工艺沉积金属硅化物。
在进行上述工艺后,可使用光刻工艺对金属硅化物层406、阻挡层405以及俘获层404构图以形成叠层的栅电极。
在本发明该实施例提供了一种MOS场效应晶体管的制作方法,阻挡层405中靠近栅绝缘层402的一侧加入了俘获层404,并且俘获层404的材料为碳硅化合物或者碳锗硅化合物,使得稳态时俘获层404中的硼浓度大于阻挡层405和金属硅化物层406中的硼浓度,可以有效降低硼分凝系数,进而解决栅极耗尽的问题。
虽然本发明已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本发明,在没有脱离本发明精神的情况下还可作出各种等效的变化或替换,因此,只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (15)

1.一种MOS场效应晶体管,包括:
半导体衬底;
位于半导体衬底上的栅绝缘层;
位于所述栅绝缘层上的栅电极,所述栅电极包括位于所述栅绝缘层上的俘获层,以及依次位于所述俘获层上的阻挡层和金属硅化物层,其中
所述俘获层包括碳硅化合物,所述俘获层、阻挡层和金属硅化物层内掺杂有硼,所述俘获层的硼浓度大于所述阻挡层内的硼浓度;或者
所述俘获层包括碳锗硅化合物。
2.如权利要求1所述的MOS场效应晶体管,其特征在于,所述俘获层的厚度为10-100nm。
3.如权利要求1或2所述的MOS场效应晶体管,其特征在于,所述阻挡层的厚度为100-200nm。
4.如权利要求1所述的MOS场效应晶体管,其特征在于,所述碳锗硅化合物的化学式为Si1-x-yGexCy,其中0.2≤x≤0.25,0.5%≤y≤1.2%。
5.如权利要求1所述的MOS场效应晶体管,其特征在于,所述碳硅化合物的化学式为Si1-xCx,其中0.5%≤x≤1.2%。
6.如权利要求1或5所述的MOS场效应晶体管,其特征在于,所述阻挡层的材料为多晶硅;以及/或者所述金属硅化物层的材料为硅化钨。
7.如权利要求1所述的MOS场效应晶体管,其特征在于,还包括位于所述栅电极两侧衬底中的源区和漏区。
8.如权利要求1所述的MOS场效应晶体管,其特征在于,所述MOS场效应晶体管为PMOS管。
9.一种三维存储器,所述三维存储器中设置有如权利要求1-8任一项所述的MOS场效应晶体管。
10.一种MOS场效应晶体管的制作方法,包括以下步骤:
提供半导体衬底;
在所述半导体衬底上形成栅绝缘层;
在所述栅绝缘层上形成栅电极,包括在所述栅绝缘层上依次形成俘获层、位于所述俘获层上的阻挡层以及位于所述阻挡层上的金属硅化物层,其中,
所述俘获层包括碳硅化合物,在所述栅绝缘层上形成俘获层的步骤包括在所述俘获层中掺杂硼,且在稳态时所述俘获层的硼浓度大于所述阻挡层内的硼浓度;
所述俘获层包括碳锗硅化合物。
11.如权利要求10所述的MOS场效应晶体管的制作方法,其特征在于,所述俘获层的厚度为10-100nm。
12.如权利要求10或11所述的MOS场效应晶体管的制作方法,其特征在于,所述阻挡层的厚度为100-200nm。
13.如权利要求12所述的MOS场效应晶体管的制作方法,其特征在于,所述碳锗硅化合物的化学式为Si1-x-yGexCy,其中0.2≤x≤0.25,0.5%≤y≤1.2%。
14.如权利要求10所述的MOS场效应晶体管的制作方法,其特征在于,所述碳硅化合物的化学式为Si1-xCx,其中0.5%≤x≤1.2%。
15.如权利要求10或14所述的MOS场效应晶体管的制作方法,其特征在于,所述阻挡层的材料为多晶硅;以及/或者所述金属硅化物层的材料为硅化钨。
CN201810811406.6A 2018-07-23 2018-07-23 三维存储器、mos场效应晶体管及其制作方法 Active CN108922921B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810811406.6A CN108922921B (zh) 2018-07-23 2018-07-23 三维存储器、mos场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810811406.6A CN108922921B (zh) 2018-07-23 2018-07-23 三维存储器、mos场效应晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN108922921A CN108922921A (zh) 2018-11-30
CN108922921B true CN108922921B (zh) 2020-06-19

Family

ID=64415677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810811406.6A Active CN108922921B (zh) 2018-07-23 2018-07-23 三维存储器、mos场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN108922921B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320045A (ja) * 2000-05-11 2001-11-16 Nec Corp Mis型半導体装置の製造方法
EP1498955A4 (en) * 2002-04-17 2008-02-20 Matsushita Electric Ind Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US6703648B1 (en) * 2002-10-29 2004-03-09 Advanced Micro Devices, Inc. Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
CN101075582A (zh) * 2002-12-19 2007-11-21 株式会社瑞萨科技 半导体器件及其制作方法
US6806534B2 (en) * 2003-01-14 2004-10-19 International Business Machines Corporation Damascene method for improved MOS transistor
US7078302B2 (en) * 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
CN101894749B (zh) * 2009-05-20 2013-03-20 中芯国际集成电路制造(北京)有限公司 半导体器件的栅极掺杂方法
KR102014934B1 (ko) * 2012-12-28 2019-08-28 에스케이하이닉스 주식회사 Cmos 회로 및 그 제조 방법
CN104701260B (zh) * 2013-12-04 2017-11-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN108922921A (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
US9876079B2 (en) Nanowire device and method of manufacturing the same
US8617947B2 (en) Method of manufacturing semiconductor device
CN103426928B (zh) 半导体器件和该器件的制造方法
TW201921683A (zh) 包含具超晶格之共振穿隧二極體結構之半導體元件及其相關方法
US8987824B2 (en) Multi-gate semiconductor devices
US20140054675A1 (en) Vertical type semiconductor devices and methods of manufacturing the same
KR20120128531A (ko) 반도체 장치 및 그 제조 방법
US9620507B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
CN103050407B (zh) 嵌入式晶体管
US11049955B2 (en) Epi semiconductor material structures in source/drain regions of a transistor device formed on an SOI substrate
CN103681346B (zh) 晶体管、半导体器件及其制造方法
US11444100B2 (en) Vertical memory device with tri-layer channel
CN112349722B (zh) 半导体器件结构及其制备方法
US20150155207A1 (en) Cmos circuit and method for fabricating the same
US10229855B2 (en) Methods of forming transistor devices with different threshold voltages and the resulting devices
US9478538B1 (en) Methods for forming transistor devices with different threshold voltages and the resulting devices
CN106537601B (zh) 晶体管
CN108922921B (zh) 三维存储器、mos场效应晶体管及其制作方法
CN102983104B (zh) Cmos晶体管的制作方法
CN105470258B (zh) SONOS B4-flash存储器
KR100725369B1 (ko) 다층 게이트 구조를 구비하는 반도체 소자 및 그 제조 방법
US20160049370A1 (en) Methods of forming mis contact structures for semiconductor devices by selective deposition of insulating material and the resulting devices
CN102376557B (zh) 掺杂的多晶硅栅极的制作方法、mos晶体管及其制作方法
US10923594B2 (en) Methods to reduce or prevent strain relaxation on PFET devices and corresponding novel IC products
US20160268388A1 (en) Non-volatile memory device and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant