CN108899991B - 电源自动切换电路 - Google Patents

Abstract

一种电源自动切换电路，包括：切换条件判断单元、升压单元、电源选择单元以及最高电压获取单元，其中：切换条件判断单元，适于根据主电源的当前输出电压值与基准电源的当前输出电压值，判断是否进行电源切换，并输出判断结果至升压单元；最高电压获取单元，适于获取主电源的当前输出电压值与副电源的当前输出电压值之间的最大值，并输出至升压单元以及电源选择单元；升压单元，适于将切换条件判断单元输出的判断结果对应的电平升压至最大电压值并输出至电源选择单元；电源选择单元，适于根据最高电压获取单元的输出以及升压单元的输出，选择并输出主电源的当前输出电压值与副电源的当前输出电压值中的一个。上述方案能够实现更加灵活地电源切换。

Description

电源自动切换电路

技术领域

本发明涉及电路领域，尤其涉及一种电源自动切换电路。

背景技术

在部分工业设备、可持式设备中，通常使用多种电源为系统进行供电。通常情况下，为系统供电的电源包括主电源和副电源，其中，主电源通常为市电电源或者大容量电池，副电源为低容量电池或者超级电容等备用电源。

当主电源与副电源同时接入系统电源输入端时，系统消耗主电源的电能。当主电源拔出或主电源的电量较低时，系统从主电源供电切换至副电源供电。当主电源重新接入或者主电源的电量恢复至一定值时，系统从副电源供电重新切换至主电源供电。

现有技术方案，主流的方案一般结构复杂、使用分立元件搭建、体积巨大；或者电源串联二极管来防止反向倒灌，导致正常工作时候有压降，系统最低工作电压被抬高，待机时间缩短；或者在主电源供电时候，副电源仍然耗电；对主、副电源电压值的高低有要求，一般要求主电源电压高于副电源，否则存在倒灌。

发明内容

本发明实施例解决的是如何更加灵活地实现电源切换，并有效防止电流倒灌。

为解决上述技术问题，本发明实施例提供一种电源自动切换电路，包括：所述切换条件判断单元，分别与预设的主电源、预设的基准电源以及所述升压单元耦接，适于根据所述主电源的当前输出电压值与所述基准电源的当前输出电压值，判断是否进行电源切换，并输出判断结果至所述升压单元；所述最高电压获取单元，分别与所述主电源以及预设的副电源、所述电源选择单元以及所述升压单元耦接，适于获取所述主电源的当前输出电压值与所述副电源的当前输出电压值之间的最大值，并将获取到的最大电压值分别输出至所述升压单元以及所述电源选择单元；所述升压单元，分别与所述切换条件判断单元、所述最高电压获取单元以及所述电源选择单元耦接，适于将所述切换条件判断单元输出的判断结果对应的电平升压至所述最大电压值并输出至所述电源选择单元；所述电源选择单元，分别与所述最高电压获取单元、所述升压单元、所述主电源以及所述副电源耦接，适于根据所述最高电压获取单元的输出以及所述升压单元的输出，选择并输出所述主电源的当前输出电压值与所述副电源的当前输出电压值中的一个。

可选的，所述切换条件判断单元，包括：第一分压电阻、第二分压电阻、第一比较器、电流源以及第一开关管，其中：所述第一分压电阻，第一端与所述主电源耦接，第二端与所述第一比较器的第一输入端和第二分压电阻第一端耦接；所述第二分压电阻，第一端与所述第一比较器的第一输入端耦接，第二端与地耦接；所述第一比较器，第二输入端与所述基准电源耦接，输出端与所述升压单元耦接；所述电流源，电流输入端与所述第一比较器的偏置电流输入端耦接，电流输出端与所述第一开关管的漏极耦接，适于为所述第一比较器提供偏置电流；所述第一开关管，栅极与所述副电源耦接，源极与地耦接。

可选的，所述第一比较器包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，其中：所述第一NMOS管，栅极与所述第一分压电阻的第二端耦接，源极与所述电流源的电流输入端耦接，漏极与所述第一PMOS管的漏极耦接；所述第一NMOS管的栅极为所述第一比较器的第一输入端；所述第二NMOS管，栅极与所述基准电源耦接，源极与所述电流源的电流输入端耦接，漏极与所述第二PMOS管的漏极耦接；所述第二NMOS管的栅极为所述第一比较器的第二输入端；所述第一PMOS管，栅极与所述第三PMOS管的栅极耦接，源极与所述主电源耦接，漏极与所述第一NMOS管的漏极耦接；所述第一PMOS管的栅极与漏极耦接；所述第二PMOS管，栅极与所述第四PMOS管的栅极耦接，源极与所述主电源耦接，漏极与所述第二NMOS管的漏极耦接；所述第二PMOS管的栅极与漏极耦接；所述第三PMOS管，栅极与所述第一PMOS管的栅极耦接，源极与所述主电源耦接，漏极与所述第三NMOS管的漏极耦接；所述第三PMOS管的漏极为所述第一比较器的输出端；所述第四PMOS管，栅极与所述第二PMOS管的栅极耦接，源极与所述主电源耦接，漏极与所述第四NMOS管的漏极耦接；所述第三NMOS管，栅极与所述第四NMOS管的栅极耦接，漏极与所述第三PMOS管的漏极耦接，源极与地耦接；所述第四NMOS管，栅极与所述第四PMOS管的漏极耦接，漏极与所述第四PMOS管的漏极耦接，源极与地耦接。

可选的，所述第一比较器还包括：第五PMOS管以及第六PMOS管，其中：所述第五PMOS管，栅极与所述第六PMOS管的漏极耦接，源极与所述主电源耦接，漏极与所述第六PMOS管的栅极、所述第一PMOS管的栅极耦接；所述第六PMOS管，栅极与所述第五PMOS管的漏极耦接，源极与所述主电源耦接，漏极与所述第五PMOS管的栅极、所述第二PMOS管的栅极耦接。

可选的，所述第一比较器还包括：第二开关管以及第三开关管，其中：所述第二开关管，栅极与所述副电源耦接，漏极与所述第三NMOS管的源极耦接，源极与地耦接；所述第三开关管，栅极与所述副电源耦接，漏极与所述第四NMOS管的源极耦接，源极与地耦接。

可选的，所述升压单元，包括：第一反相器、第五NMOS管、第六NMOS管、第七NMOS管、第七PMOS管、第八PMOS管、第四开关管、第五开关管、第六开关管以及第七开关管，其中：所述第一反相器，输入端与所述切换条件判断单元的输出端耦接，输出端与所述第五NMOS管的栅极耦接，电源输入端与所述主电源耦接，地端与地耦接；所述第五NMOS管，栅极与所述第一反相器的输出端耦接，漏极与所述第七PMOS管的漏极耦接，源极与所述第五开关管的漏极耦接；所述第六NMOS管，栅极与所述切换条件判断单元的输出端耦接，漏极与所述第八PMOS管的漏极耦接，源极与所述第六开关管的漏极耦接；所述第七PMOS管，栅极与所述第八PMOS管的漏极耦接，漏极与所述第八PMOS管的栅极耦接，源极与所述最高电压获取单元的第二输出端耦接；所述第八PMOS管，栅极与所述第七PMOS管的漏极耦接，漏极与所述第七PMOS管的栅极耦接，源极与所述最高电压获取单元的第二输出端耦接；所述第七NMOS管，栅极与所述第八PMOS管的漏极耦接，漏极与所述第七PMOS管的漏极耦接，源极与所述第七开关管的漏极耦接；所述第五开关管，栅极与所述副电源耦接，漏极与所述第五NMOS管的源极耦接，源极与地耦接；所述第六开关管，栅极与所述主电源耦接，漏极与所述第六NMOS管的源极耦接，源极与地耦接；所述第七开关管，栅极与所述副电源耦接，漏极与所述第七NMOS管的源极耦接，源极与地耦接；所述第四开关管，栅极与所述副电源耦接，漏极与所述第一反相器的地端耦接，源极与地耦接。

可选的，所述电源选择单元，包括：第二反相器、第三反相器、第九PMOS管、第十PMOS管、第十一PMOS管以及第十二PMOS管，其中：所述第二反相器，输入端与所述升压单元的输出端耦接，输出端与所述第九PMOS管的栅极耦接，电源输入端与所述最高电压获取单元的第二输出端耦接，地端与地耦接；所述第九PMOS管，栅极与所述第二反相器的输出端耦接，漏极与所述副电源耦接，源极与所述第十PMOS管的源极耦接；所述第十PMOS管，栅极与所述第二反相器的输入端耦接，漏极与所述主电源耦接，源极与所述第九PMOS管的源极耦接；所述第三反相器，输入端与所述最高电压获取单元的第一输出端耦接，输出端与所述第十一PMOS管的栅极耦接，电源输入端与所述最高电压获取单元的第二输出端耦接，地端与地耦接；所述第十一PMOS管，栅极与所述第三反相器的输出端耦接，漏极与所述副电源耦接，源极与所述第十二PMOS管的源极耦接；所述第十二PMOS管，栅极与所述第三反相器的输入端耦接，漏极与所述主电源耦接，源极与所述第十一PMOS管的源极耦接。

可选的，所述第九PMOS管的衬底、所述第十PMOS管的衬底、所述第十一PMOS管的衬底以及所述第十二PMOS管的衬底均与所述最高电压获取单元的第二输出端耦接。

可选的，所述最高电压获取单元，包括：第二比较器，第一输入端与所述主电源耦接，第二输入端与所述副电源耦接，输出端与所述电源选择单元的第一输入端耦接。

可选的，所述第二比较器，包括：第十三PMOS管、第十四PMOS管、第八NMOS管、第九NMOS管、第十NMOS管以及第十一NMOS管，其中：所述第十三PMOS管，栅极与所述第十四PMOS管的栅极耦接，漏极与所述第八NMOS管的漏极耦接，源极与所述副电源耦接；所述第十四PMOS管，栅极与所述第十三PMOS管的栅极耦接，漏极与所述第十三PMOS管的栅极、所述第十一NMOS管的漏极、所述第十NMOS管的漏极耦接，源极与所述主电源耦接；所述第八NMOS管，栅极与所述第十三PMOS管的漏极耦接，漏极与所述第十三PMOS管的漏极耦接，源极与地耦接；所述第九NMOS管，栅极与所述第十NMOS管的漏极耦接，漏极与所述第十NMOS管的栅极耦接，源极与地耦接；所述第十NMOS管，栅极与所述第九NMOS管的漏极耦接，漏极与所述第九NMOS管的栅极耦接，源极与地耦接；所述第十一NMOS管，栅极与所述第十四PMOS管的漏极耦接，漏极与所述第十四PMOS管的漏极耦接，源极与地耦接。

可选的，所述最高电压获取单元，还包括：第十二NMOS管，栅极与所述第三反相器的输出端耦接，漏极与所述第八NMOS管的源极耦接，源极与地耦接。

可选的，所述第十三PMOS管的衬底与所述第十四PMOS管的衬底均耦接，且所述第十三PMOS管的衬底为所述最高电压获取单元的第二输出端。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

通过最高电压获取单元获取主电源的当前输出电压值与副电源的当前输出电压值之间的最大值，并将得到的最大电压值分别输入至升压单元以及电源选择单元。升压单元将切换条件判断单元输出的高电平升压至最大电压值，电源选择单元根据最大电压值、从主电源的当前输出电压值与副电源的当前输出电压值中选择一个作为输出。当主电源的当前输出电压值小于副电源的输出电压值时，若切换条件判断单元判定无需进行电源切换，则可以继续采用主电源进行供电；当主电源的当前输出电压值小于副电源的当前输出电压值，且切换条件判断单元判定需要进行电源切换时，则切换至副电源进行供电，从而在不同的电源之间实现更加灵活地切换，且不会产生倒灌电流。

进一步，在第一比较器中设置第五PMOS管以及第六PMOS管，实现在第一比较器中增加滞回功能，从而避免因毛刺等干扰造成的误判断。

附图说明

图1是本发明实施例中的一种电源自动切换电路的结构示意图；

图2是本发明实施例中的一种切换条件判断单元的结构示意图；

图3是本发明实施例中的一种升压单元的结构示意图；

图4是本发明实施例中的一种电源选择单元的结构示意图；

图5是本发明实施例中的一种最高电压获取单元的结构示意图；

图6是本发明实施例中的另一种电源自动切换电路的结构示意图。

具体实施方式

现有的电源自动切换电路中，主电源的输出电压必须高于副电源的输出电压时，才能由主电源供电。当主电源的输出电压低于副电源的输出电压时，系统自动切换至副电源供电。

在本发明实施例中，当主电源的当前输出电压值小于副电源的输出电压值时，若切换条件判断单元判定无需进行电源切换，则可以继续采用主电源进行供电；当主电源的当前输出电压值小于副电源的当前输出电压值，且切换条件判断单元判定需要进行电源切换时，则切换至副电源进行供电，从而在不同的电源之间实现更加灵活地切换，且不会产生倒灌电流。此外，当由主电源供电时，不会消耗副电源的电量。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供了一种电源自动切换电路，包括：切换条件判断单元11、升压单元12、电源选择单元13以及最高电压获取单元14。

在具体实施中，切换条件判断单元11，可以分别与预设的主电源、预设的基准电源以及升压单元12耦接。在本发明实施例中，切换条件判断单元11可以根据主电源的当前输出电压值以及基准电源的当前输出电压值，判断是否进行电源切换，并将得到的判断结果输出至升压单元12。

在具体实施中，最高电压获取单元14，可以分别与主电源预设的副电源、电源选择单元13以及升压单元12耦接。在本发明实施例中，最高电压获取单元14可以获取主电源的当前输出电压值以及副电源的当前输出电压值中的最大值，并将获取到的最大电压值输出至升压单元12以及电源选择单元13。

在具体实施中，升压单元12可以分别与切换条件判断单元11、最高电压获取单元14以及电源选择单元13耦接、在本发明实施例中，升压单元12可以将切换条件判断单元11输出的判断结果对应的电平升压至最高电压获取单元14输出的最大电压值，并将升压后的电平输出至电源选择单元13。

在具体实施中，电源选择单元13，可以分别与最高电压获取单元14、升压单元12、最高电压获取单元14、主电源以及副电源耦接。在本发明实施例中，电源选择单元13，可以根据最高电压获取单元14的输出以及升压单元12的输出，从主电源的当前输出电压值与副电源的当前输出电压值中选择一个作为输出。

下面对本发明实施例中提供的电源自动切换电路进行详细说明。

在实际应用中，主电源可以为市电电源，副电源可以为大电容或者电池。

下面对本发明上述实施例中提供的电源自动切换电路进行详细说明。

在判断是否进行电源切换时，切换条件判断单元11可以将主电源的当前输出电压值直接与基准电源的当前输出电压值进行比较。当主电源的当前输出电压值大于基准电源的当前输出电压值时，可以判定主电源的当前输出电压较高，此时可以继续由主电源供电，无需进行电源切换；反之，当主电源的当前输出电压值小于基准电源的当前输出电压值时，可以判定主电源的当前输出电压值较低，需要切换到副电源进行供电。

在判断是否进行电源切换时，也可以先对主电源的当前输出电压值进行处理，将处理后的主电源的当前输出电压值与基准电源的当前输出电压值进行比较。当处理后的主电源的当前输出电压值大于基准电源的当前输出电压值时，可以判定主电源的当前输出电压较高，此时可以继续由主电源供电，无需进行电源切换；反之，当处理后的主电源的当前输出电压值小于基准电源的当前输出电压值时，可以判定主电源的当前输出电压值较低，需要切换到副电源进行供电。

在本发明实施例中，可以采用如下方式对主电源的当前输出电压值进行处理：设置第一分压电阻以及第二分压电阻，其中：第一分压电阻的第一端与主电源耦接，第二端与第二分压电阻的第一端耦接；第二分压电阻的第二端与地耦接。此时，经过处理后的主电源的当前输出电压值VD为：VD＝(r2/(r1+r2))×VM，其中，r1为第一分压电阻的电阻值，r2为第二分压电阻的电阻值，VM为主电源的当前输出电压值。

参照图2，给出了本发明实施例中的一种切换条件判断单元11的结构示意图。

在具体实施中，切换条件判断单元11可以包括：第一分压电阻R1、第二分压电阻R2、第一比较器、电流源IB以及第一开关管MSB1，其中：

第一分压电阻R1的第一端可以与主电源耦接，第一分压电阻R1的第二端可以与第一比较器的第一输入端、第二分压电阻R2的第一端耦接；

第二分压电阻R2的第一端可以与第一分压电阻R1的第二端、第一比较器的第一输入端耦接，第二分压电阻R2的第二端可以与地耦接；

第一比较器的第一输入端可以与第一分压电阻的第二端、第二分压电阻的第一端耦接，第一比较器的第二输入端可以与基准电源耦接，第一比较器的输出端可以与升压单元12耦接；

电流源IB，电流输入端与所述第一比较器的偏置电流输入端耦接，电流输出端与所述第一开关管的漏极耦接，适于为第一比较器提供偏置电流；

第一开关管MSB1的栅极可以与副电源耦接，第一开关管MSB1的漏极可以与电流源的电流输出端耦接，第一开关管MSB1的源极可以与地耦接。

在本发明实施例中，第一开关管MSB1可以为NMOS管。当副电源不存在时，第一开关管MSB1断开。

在本发明实施例中，切换条件判断单元的第一比较器可以包括：第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3以及第四PMOS管MP4，其中：

第一NMOS管MN1的栅极可以与第一分压电阻R1的第二端耦接，第一NMOS管MN1的源极可以与电流源IB的电流输入端耦接，第一NMOS管MN1的漏极可以与第一PMOS管MP1的漏极耦接；第一NMOS管MN1的栅极为第一比较器的第一输入端；

第二NMOS管MN2的栅极可以与基准电源耦接，第二NMOS管MN2的源极可以与电流源IB的电流输入端耦接，第二NMOS管MN2的漏极可以与第二PMOS管MP2的漏极耦接；第二NMOS管MN2的栅极为第一比较器的第二输入端；

第一PMOS管MP1的栅极可以与第三PMOS管MP3的栅极耦接，第一PMOS管MP1的源极可以与主电源耦接，第一PMOS管MP1的漏极与第一NMOS管MN1的漏极耦接，且第一PMOS管MP1栅极与第一PMOS管MP1的漏极耦接；

第二PMOS管MP2的栅极可以与第四PMOS管MP4的栅极耦接，第二PMOS管MP2的源极可以与主电源耦接，第二PMOS管MP2的漏极可以与第二NMOS管MN2的漏极耦接，且第二PMOS管MP2的栅极与第二PMOS管MP2的漏极耦接；

第三PMOS管MP3的栅极可以与第一PMOS管MP1的栅极耦接，第三PMOS管MP3的源极可以与主电源耦接，第三PMOS管MP3的漏极可以与第三NMOS管MN3的漏接耦接；第三PMOS管MP3的漏极可以为第一比较器的输出端；

第四PMOS管MP4的栅极可以与第二PMOS管MP2的栅极耦接，第四PMOS管MP4的源极可以与主电源耦接，第四PMOS管MP4的漏极可以与第四NMOS管MN4的漏极耦接；

第三NMOS管MN3的栅极可以与第四NMOS管MN4的栅极耦接，第三NMOS管MN3的漏极可以与第三PMOS管MP3的漏极耦接，第三NMOS管MN3的源极可以与地耦接；

第四NMOS管MN4的栅极可以与第四PMOS管MP4的漏极耦接，第四NMOS管MN4的漏极可以与第四PMOS管MP4的漏极耦接，第四NMOS管MN4的源极可以与地耦接。

在具体实施中，第三PMOS管的漏极与第三NMOS管的漏极为切换条件判断单元11的输出端OUT_11。

在具体实施中，第一比较器还可以包括第五PMOS管MP5以及第六PMOS管MP6，其中：第五PMOS管MP5的栅极可以与第六PMOS管MP6的漏极耦接，第五PMOS管MP5的源极可以与主电源耦接，第五PMOS管MP5的漏极可以与第六PMOS管MP6的栅极、第一PMOS管MP1的栅极耦接；

第六PMOS管MP6的栅极可以与第五PMOS管MP5的漏极耦接，第六PMOS管MP6的源极可以与主电源耦接，第六PMOS管MP6的源极可以与第五PMOS管MP5的栅极、第二PMOS管MP2的栅极耦接。

在本发明实施例中，第五PMOS管MP5以及第六PMOS管MP6在第一比较器中所起的作用为：在第一比较器中增加了滞回功能。通过增加第五PMOS管以及第六PMOS管，为第一比较器增加滞回功能，可以避免主电源和副电源的毛刺导致的误判断的情况出现，从而提高电源自动切换电路的工作稳定性。

在具体实施中，第一比较器还可以包括：第二开关管MSB2以及第三开关管MSB3，其中：第二开关管MSB2的栅极可以与副电源耦接，第二开关管MSB2的漏极可以与第三NMOS管MN3的源极耦接，第二开关管MSB2的源极可以与地耦接；第三开关管MSB3的栅极可以与副电源耦接，第三开关管MSB3的漏极可以与第四NMOS管MN4的源极耦接，第三开关管MSB3的源极可以与地耦接。

在本发明实施例中，第二开关管MSB2以及第三开关管MSB3均可以为NMOS管。当副电源不存在时，第二开关管MSB2以及第三开关管MSB3均处于断开状态。

下面对本发明上述实施例中提供的升压单元12进行说明。参照图3，给出了本发明实施例中的一种升压单元的结构示意图。

在具体实施中，升压单元12可以包括：第一反相器I1、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第七PMOS管MP7、第八PMOS管MP8、第四开关管MSB4、第五开关管MSB5、第六开关管MSB6以及第七开关管MSB7，其中：

第一反相器I1的输入端可以与切换条件判断单元的输出端OUT_11耦接，第一反相器I1的输出端可以与第五NMOS管MN5的栅极耦接，第一反相器I1的电源输入端可以与主电源耦接，第一反相器I1的地端与地耦接；

第五NMOS管MN5的栅极可以与所述第一反相器I1的输出端耦接，第五NMOS管MN5的漏极可以与第七PMOS管MP7的漏极耦接，第五NMOS管MN5的源极可以与第五开关管MSB5的漏极耦接；

第六NMOS管MN6的栅极可以与切换条件判断单元的输出端OUT_11耦接，第六NMOS管MN6的漏极可以与第八PMOS管MP8的漏极耦接，第六NMOS管MN6的源极可以与第六开关管MSB6的漏极耦接；

第七PMOS管MP7的栅极可以与第八PMOS管MP8的漏极耦接，第七PMOS管MP7的漏极可以与第八PMOS管MP8的栅极耦接，第七PMOS管MP7的源极可以与最高电压获取单元14的第二输出端OUT_15耦接；

第八PMOS管MP8的栅极可以与第七PMOS管MP7的漏极耦接，第八PMOS管MP8的漏极可以与第七PMOS管MP7的栅极耦接，第八PMOS管MP8的源极可以与最高电压获取单元14的第二输出端OUT_15耦接；第八PMOS管MP8的漏极为升压单元12的输出端OUT_12；

第七NMOS管MN7的栅极可以与第八PMOS管MP8的漏极耦接，第七NMOS管MN7的漏极可以与第七PMOS管MP7的漏极耦接，第七NMOS管MN7的源极可以与第七开关管MSB7的漏极耦接；

第五开关管MSB5的栅极可以与副电源耦接，第五开关管MSB5的漏极可以与第五NMOS管MN5的源极耦接，第五开关管MSB5的源极可以与地耦接；

第六开关管MSB6的栅极可以与主电源耦接，第六开关管MSB6的漏极可以与第六NMOS管MN6的源极耦接，第六开关管MSB6的源极可以与地耦接；

第七开关管MSB7的栅极可以与副电源耦接，第七开关管MSB7的漏极可以与第七NMOS管MN7的源极耦接，第七开关管MSB7的源极可以与地耦接；

第四开关管MSB4的栅极可以与副电源耦接，第四开关管MSB4的漏极可以与第一反相器I1的地端耦接，第四开关管MSB4的源极可以与地耦接；第七PMOS管MP7的源极与所述第八PMOS管MP8的源极与最高电压获取单元14耦接。

在本发明实施例中，第四开关管MSB4、第五开关管MSB5、第六开关管MSB6以及第七开关管MSB7均可以为NMOS管。当不存在副电源时，第四开关管MSB4、第五开关管MSB5以及第七开关管MSB7断开。

在本发明实施例中，第六NMOS管MN6的栅极可以与切换条件判断单元11中的第三PMOS管MP3的漏极、第三NMOS管MN6的漏极耦接，第一反相器I1的输入端可以与第三PMOS管MP3的漏极、第三NMOS管MN6的漏极耦接。

下面对本发明上述实施例中提供的电源选择单元13进行说明。参照图4，给出了本发明实施例中的一种电源选择单元的结构示意图。

在具体实施中，电源选择单元13可以包括：第二反相器I2、第三反相器I3、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11以及第十二PMOS管MP12，其中：

第二反相器I2的输入端可以与升压单元12的输出端OUT_12耦接，第二反相器I2的输出端可以与第九PMOS管MP9的栅极耦接，第二反相器I2的电源输入端与最高电压获取单元14的第二输出端OUT_15耦接；第二反相器I2的地端可以与地耦接；

第九PMOS管MP9的栅极可以与第二反相器I2的输出端耦接，第九PMOS管MP9的漏极可以与副电源耦接，第九PMOS管MP9的源极可以与第十PMOS管MP10的源极耦接；第九PMOS管MP9的源极为电源自动切换电路的电源输出端VOUT；

第十PMOS管MP10的栅极可以与第二反相器I2的输入端耦接，第十PMOS管MP10的漏极可以与主电源耦接，第十PMOS管MP10的源极可以与第九PMOS管MP9的源极耦接；

第三反相器I3的输入端可以与最高电压获取单元14的第一输出端OUT_14耦接，第三反相器I3的输出端可以与第十一PMOS管MP11的栅极耦接；第三反相器I3的电源输入端可以与最高电压获取单元14的第二输出端OUT_15耦接，第三反相器I3的地端可以与地耦接；

第十一PMOS管MP11的栅极可以与第三反相器I3的输出端耦接，第十一PMOS管MP11的漏极可以与副电源耦接，第十一PMOS管MP11的源极可以与第十二PMOS管MP12的源极耦接；

第十二PMOS管MP12的栅极可以与第三反相器I3的输入端耦接，第十二PMOS管MP12的漏极可以与主电源耦接，第十二PMOS管MP12的源极可以与第十一PMOS管MP11的源极耦接。

在具体实施中，第十PMOS管MP10的衬底、第十一PMOS管MP11的衬底以及第十二PMOS管MP12的衬底均与最高电压获取单元14的第二输出端OUT_15耦接，从而避免衬底漏电。

在本发明实施例中，第二反相器I2的电源输入端以及第三反相器I3的电源输入端均可以与最高电压获取单元14耦接，也即第二反相器I2的电源输入端以及第三反相器I3的电源输入端输入的是：最高电压获取单元14所获取到的主电源的当前输出电压值与副电源的当前输出电压值之间的最大值。

下面对本发明上述实施例中提供的最高电压获取单元进行详细说明。参照图5，给出了本发明实施例中的一种最高电压获取单元的结构示意图。

在具体实施中，最高电压获取单元14可以包括第二比较器，其中，第二比较器的第一输入端可以与主电源耦接，第二比较器的第二输入端可以与副电源耦接，第二比较器的输出端可以与电源选择开关的第一输入端耦接。

在本发明实施例中，第二比较器可以包括：第十三PMOS管MP13、第十四PMOS管MP14、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10以及第十一NMOS管MN11，其中：

第十三PMOS管MP13的栅极可以与第十四PMOS管MP14的栅极耦接，第十三PMOS管MP13的漏极可以与第八NMOS管MN8的漏极耦接，第十三PMOS管MP13的源极可以与副电源耦接；

第十四PMOS管MP14的栅极可以与第十三PMOS管MP13的栅极耦接，第十四PMOS管MP14的漏极可以与第十三PMOS管MP13的栅极、第十一NMOS管MN11的漏极以及第十NMOS管的漏极耦接，第十四PMOS管MP14的源极可以与主电源耦接；

第八NMOS管MN8的栅极可以与第十三PMOS管MP13的漏极耦接，第八NMOS管MN8的漏极可以与第十三PMOS管MP13的漏极耦接，第八NMOS管MN8的源极可以与地耦接；

第九NMOS管MN9的栅极可以与第十NMOS管MN10的漏极耦接，第九NMOS管MN9的漏极可以与第十NMOS管MN10的栅极耦接，第九NMOS管MN9的源极可以与地耦接；

第十NMOS管MN10的栅极与第九NMOS管MN9的漏极耦接，第十NMOS管MN10的漏极可以与第九NMOS管的栅极耦接，第十NMOS管MN10的源极可以与地耦接；

第十一NMOS管MN11的栅极可以与第十四PMOS管MP14的漏极耦接，第十一NMOS管MN11的漏极可以与第十四PMOS管MP14的漏极耦接，第十一NMOS管MN11的源极可以与地耦接。

在具体实施中，最高电压获取单元14还可以包括：第十二NMOS管MN12；第十二NMOS管MN12的栅极可以与电源选择单元13耦接，第十二NMOS管MN12的漏极可以与第八NMOS管MN8的源极耦接，第十二NMOS管MN12的源极与地耦接。

在本发明实施例中，第十二NMOS管MN12的栅极可以与电源选择单元13中的第十二PMOS管MP12的栅极以及电源选择单元13的第三反相器I3的输出端耦接。第十三PMOS管MP13的漏极可以与电源选择单元13的第三反相器I3的输入端耦接。

在本发明实施例中，第十三PMOS管MP13的衬底与第十四PMOS管MP14的衬底耦接，且所述第十三PMOS管的衬底为所述最高电压获取单元14的第二输出端OUT_15。具体地，第十三PMOS管MP13的衬底均与第七PMOS管MP7的源极、第八PMOS管的源极以及第二反相器的电源输入端耦接，且第十四PMOS管MP14的衬底也均与第七PMOS管MP7的源极、第八PMOS管的源极以及第二反相器的电源输入端耦接。

下面针对不同的应用场景，对本发明上述实施例中提供的电源自动切换电路的工作原理进行说明。参照图6，给出了本发明实施例中的另一种电源自动切换电路的结构示意图。

设定主电源的当前输出电压值为VM，副电源的当前输出电压值为VB，基准电源的当前输出电压值为VR，VM经过第一分压电阻和第二分压电阻后的分压值为VD，电源选择单元的电源输出端VOUT的输出电压为VO，VM与VB之间的最大值为VH。

应用场景1)

当主电源与副电源均接入电源自动切换电路，且VM＞VB，VD＞VR时，也即(R2/(R1+R2))×VM＞VR，此时，切换条件判断单元判定主电源的当前输出电压值较高，无需进行电源切换，也即可以由主电源继续供电。

使用本发明上述实施例中提供的电源自动切换电路：

第二比较器的输出端，也即第十三PMOS管MP13的漏极的电压值为地，第十二PMOS管MP12导通，VH＝VM，第三反相器I3的输出端的输出电压为VM，第十一PMOS管MP11截止。第一比较器的输出端，也即第三PMOS管MP3的漏极的电压值为VM，第一反相器I1的输出端的输出电压值为地。第十PMOS管MP10导通，VO＝VM，第三反相器I3的输出端的输出电压为VM，第九PMOS管MP9截止。

由此可见，当VD＞VR时，本发明实施例中提供的电源自动切换电路正确选择了主电源作为输出电源。

应用场景2)

当主电源与副电源均接入电源自动切换电路，且VM＞VB，VD＜VR时，此时，切换条件判断单元判定主电源的当前输出电压值较低，需要进行电源切换，将当前的供电电源由主电源切换至副电源。

使用本发明上述实施例中提供的电源自动切换电路：

第二比较器的输出端，也即第十三PMOS管MP13的漏极的电压值为地，第十二PMOS管MP12导通，VH＝VM，第三反相器I3的输出端的输出电压为VM，第十一PMOS管MP11截止。第一比较器的输出端，也即第三PMOS管MP3的漏极的电压值为地，第一反相器I1的输出端的输出电压值为VM。第十PMOS管MP10截止，VO＝VB。

由此可见，当VM＞VB，且VD＜VR时，本发明实施例中提供的电源自动切换电路正确选择了副电源作为输出电源。

应用场景3)

当主电源与副电源均接入电源自动切换电路，且VM＜VB，VD＞VR时，此时，主电源的当前输出电压值低于副电源的当前输出电压值。但是，由于VD＞VR，因此，切换条件判断单元判定当前无需进行电源切换。

使用本发明上述实施例中提供的电源自动切换电路：

第二比较器的输出端，也即第十三PMOS管MP13的漏极的电压值为VB，第十二PMOS管MP12截止，第三反相器I3的输出端的输出电压值为地。第十一PMOS管MP11导通，VH＝VB。此时，第一比较器的输出端，也即第三PMOS管MP3的漏极的电压值为VM，第一反相器I1的输出端的输出电压值为地，第十PMOS管MP10导通，VO＝VM，第三反相器I3的输出端的输出电压为VB，第九PMOS管MP9截止。

由此可见，在VM＜VB，VD＞VR时，本发明实施例中提供的电源自动切换电路仍选择主电源进行供电，而不是当检测到副电源的当前输出电压值大于主电源的当前输出电压值后便进行电源切换。

应用场景4)

当主电源与副电源均接入电源自动切换电路，且VM＜VB，VD＜VR时，主电源的当前输出电压值低于副电源的当前输出电压值，且切换条件判断单元判定当前需要进行电源切换。

使用本发明上述实施例中提供的电源自动切换电路：

第二比较器的输出端，也即第十三PMOS管MP13的漏极的电压值为VB，第十二PMOS管MP12截止，第三反相器I3的输出端的输出电压值为地。第十一PMOS管MP11导通，VH＝VB。此时，第一比较器的输出端，也即第三PMOS管MP3的漏极的电压值为VB，第十PMOS管MP10截止。第三反相器I3的输出端的输出电压值为地，第九PMOS管MP9导通，VO＝VB。

当第三反相器I3的输出端的输出电压值为地时，第十二NMOS管MN12截止，副电源的通路上不存在静态电流，同时第十一NMOS管MN11、第九NMOS管MN9形成单边滞回电路，提高了电源自动切换电路的抗干扰能力。

由此可见，在VM＜VB，VD＜VR时，本发明实施例中提供的电源自动切换电路正确地选择副电源进行供电。

应用场景5)

当主电源被拔出时，也即没有主电源接入时，VM通过电阻对地放电，此时，VM＝0＜VB，VD＝0＜VR。当主电源被拔出时，仅能够通过副电源进行供电。

使用本发明实施例中提供的电源自动切换电路：

第二比较器的输出端，也即第十三PMOS管MP13的漏极的电压值为VB，第十二PMOS管MP12截止，第三反相器I3的输出端的输出电压值为地，第十一PMOS管MP11导通，VH＝VB。此时，第六开关管MSB6截止，同时由于主电源不存在，通过合理设置第五NMOS管MN5、第六NMOS管MN6、第七PMOS管MP7、第八PMOS管MP8以及第七NMOS管MN7的尺寸，使得第八PMOS管MP8的电压高于第七NMOS管MN7的阈值电压时，通过第七NMOS管MN7将第七PMOS管MP7的漏极的电压下拉至地，此时，第八PMOS管MP8的漏极的电压为VB，第十PMOS管MP10截止，第二反相器I2的输出端的输出电压值为地，第九PMOS管MP9导通，VO＝VB。

由此可见，当没有主电源接入时，本发明实施例中提供的电源自动切换电路正确地选择副电源进行供电。

应用场景6)

当仅存在主电源，没有副电源时，VM＞VB＝0。

使用本发明实施例中提供的电源自动切换电路：

第二比较器的输出端，也即第十三PMOS管MP13的漏极的电压值为地，第十二PMOS管MP12导通，VH＝VB。第三反相器I3的输出端的输出电压值为VM，第十一PMOS管MP11截止。此时，第一开关管MSB1、第二开关管MSB2、第三开关管MSB3、第四开关管MSB4、第五开关管MSB5以及第七开关管MSB7均截止。无论VD与VR的大小关系如何，第一比较器的输出端，也即第三PMOS管MP3的漏极的电压值始终为VM。第八PMOS管MP8的漏极的电压值为地，第十PMOS管MP10导通，第二反相器I2的输出端的输出电压值为VM，第九PMOS管MP9截止，VO＝VM。

需要说明的是，在本发明实施例中，反相器的地端与地并不是相同概念。本发明实施例中所述的地，为芯片地。反相器的地端可以通过其他器件连接到芯片地。当与芯片地连接的其他器件导通时，反相器的地端与芯片地建立电气连接；当与芯片地连接的其他器件截止时，反相器的地端电气空置。

由此可见，本发明实施例中提供的电源自动切换电路可以在无副电源接入的情况下，使用主电源进行供电。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种电源自动切换电路，其特征在于，包括：切换条件判断单元、升压单元、电源选择单元以及最高电压获取单元，其中：

所述切换条件判断单元，分别与预设的主电源、预设的基准电源以及所述升压单元耦接，适于根据所述主电源的当前输出电压值与所述基准电源的当前输出电压值，判断是否进行电源切换，并输出判断结果至所述升压单元；

所述最高电压获取单元，分别与所述主电源以及预设的副电源、所述电源选择单元以及所述升压单元耦接，适于获取所述主电源的当前输出电压值与所述副电源的当前输出电压值之间的最大值，并将获取到的最大电压值分别输出至所述升压单元以及所述电源选择单元；

所述升压单元，分别与所述切换条件判断单元、所述最高电压获取单元以及所述电源选择单元耦接，适于将所述切换条件判断单元输出的判断结果对应的电平升压至所述最大电压值并输出至所述电源选择单元；

所述电源选择单元，分别与所述最高电压获取单元、所述升压单元、所述主电源以及所述副电源耦接，适于根据所述最高电压获取单元的输出以及所述升压单元的输出，选择并输出所述主电源的当前输出电压值与所述副电源的当前输出电压值中的一个。

2.如权利要求1所述的电源自动切换电路，其特征在于，所述切换条件判断单元，包括：第一分压电阻、第二分压电阻、第一比较器、电流源以及第一开关管，其中：

所述第一分压电阻，第一端与所述主电源耦接，第二端与所述第一比较器的第一输入端和第二分压电阻第一端耦接；

所述第二分压电阻，第一端与所述第一比较器的第一输入端耦接，第二端与地耦接；

所述第一比较器，第二输入端与所述基准电源耦接，输出端与所述升压单元耦接；

所述电流源，电流输入端与所述第一比较器的偏置电流输入端耦接，电流输出端与所述第一开关管的漏极耦接，适于为所述第一比较器提供偏置电流；所述第一开关管，栅极与所述副电源耦接，源极与地耦接。

3.如权利要求2所述的电源自动切换电路，其特征在于，所述第一比较器包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，其中：

所述第一NMOS管，栅极与所述第一分压电阻的第二端耦接，源极与所述电流源的电流输入端耦接，漏极与所述第一PMOS管的漏极耦接；所述第一NMOS管的栅极为所述第一比较器的第一输入端；

所述第二NMOS管，栅极与所述基准电源耦接，源极与所述电流源的电流输入端耦接，漏极与所述第二PMOS管的漏极耦接；所述第二NMOS管的栅极为所述第一比较器的第二输入端；

所述第一PMOS管，栅极与所述第三PMOS管的栅极耦接，源极与所述主电源耦接，漏极与所述第一NMOS管的漏极耦接；所述第一PMOS管的栅极与漏极耦接；

所述第二PMOS管，栅极与所述第四PMOS管的栅极耦接，源极与所述主电源耦接，漏极与所述第二NMOS管的漏极耦接；所述第二PMOS管的栅极与漏极耦接；

所述第三PMOS管，栅极与所述第一PMOS管的栅极耦接，源极与所述主电源耦接，漏极与所述第三NMOS管的漏极耦接；所述第三PMOS管的漏极为所述第一比较器的输出端；

所述第四PMOS管，栅极与所述第二PMOS管的栅极耦接，源极与所述主电源耦接，漏极与所述第四NMOS管的漏极耦接；

所述第三NMOS管，栅极与所述第四NMOS管的栅极耦接，漏极与所述第三PMOS管的漏极耦接，源极与地耦接；

所述第四NMOS管，栅极与所述第四PMOS管的漏极耦接，漏极与所述第四PMOS管的漏极耦接，源极与地耦接。

4.如权利要求3所述的电源自动切换电路，其特征在于，所述第一比较器还包括：第五PMOS管以及第六PMOS管，其中：

所述第五PMOS管，栅极与所述第六PMOS管的漏极耦接，源极与所述主电源耦接，漏极与所述第六PMOS管的栅极、所述第一PMOS管的栅极耦接；所述第六PMOS管，栅极与所述第五PMOS管的漏极耦接，源极与所述主电源耦接，漏极与所述第五PMOS管的栅极、所述第二PMOS管的栅极耦接。

5.如权利要求3所述的电源自动切换电路，其特征在于，所述第一比较器还包括：第二开关管以及第三开关管，其中：

所述第二开关管，栅极与所述副电源耦接，漏极与所述第三NMOS管的源极耦接，源极与地耦接；

所述第三开关管，栅极与所述副电源耦接，漏极与所述第四NMOS管的源极耦接，源极与地耦接。

6.如权利要求1所述的电源自动切换电路，其特征在于，所述升压单元，包括：第一反相器、第五NMOS管、第六NMOS管、第七NMOS管、第七PMOS管、第八PMOS管、第四开关管、第五开关管、第六开关管以及第七开关管，其中：

所述第一反相器，输入端与所述切换条件判断单元的输出端耦接，输出端与所述第五NMOS管的栅极耦接，电源输入端与所述主电源耦接，地端与地耦接；

所述第五NMOS管，栅极与所述第一反相器的输出端耦接，漏极与所述第七PMOS管的漏极耦接，源极与所述第五开关管的漏极耦接；

所述第六NMOS管，栅极与所述切换条件判断单元的输出端耦接，漏极与所述第八PMOS管的漏极耦接，源极与所述第六开关管的漏极耦接；

所述第七PMOS管，栅极与所述第八PMOS管的漏极耦接，漏极与所述第八PMOS管的栅极耦接，源极与所述最高电压获取单元的第二输出端耦接；

所述第八PMOS管，栅极与所述第七PMOS管的漏极耦接，漏极与所述第七PMOS管的栅极耦接，源极与所述最高电压获取单元的第二输出端耦接；

所述第七NMOS管，栅极与所述第八PMOS管的漏极耦接，漏极与所述第七PMOS管的漏极耦接，源极与所述第七开关管的漏极耦接；

所述第五开关管，栅极与所述副电源耦接，漏极与所述第五NMOS管的源极耦接，源极与地耦接；

所述第六开关管，栅极与所述主电源耦接，漏极与所述第六NMOS管的源极耦接，源极与地耦接；

所述第七开关管，栅极与所述副电源耦接，漏极与所述第七NMOS管的源极耦接，源极与地耦接；

所述第四开关管，栅极与所述副电源耦接，漏极与所述第一反相器的地端耦接，源极与地耦接。

7.如权利要求1所述的电源自动切换电路，其特征在于，所述电源选择单元，包括：第二反相器、第三反相器、第九PMOS管、第十PMOS管、第十一PMOS管以及第十二PMOS管，其中：

所述第二反相器，输入端与所述升压单元的输出端耦接，输出端与所述第九PMOS管的栅极耦接，电源输入端与所述最高电压获取单元的第二输出端耦接，地端与地耦接；

所述第九PMOS管，栅极与所述第二反相器的输出端耦接，漏极与所述副电源耦接，源极与所述第十PMOS管的源极耦接；

所述第十PMOS管，栅极与所述第二反相器的输入端耦接，漏极与所述主电源耦接，源极与所述第九PMOS管的源极耦接；

所述第三反相器，输入端与所述最高电压获取单元的第一输出端耦接，输出端与所述第十一PMOS管的栅极耦接，电源输入端与所述最高电压获取单元的第二输出端耦接，地端与地耦接；

所述第十一PMOS管，栅极与所述第三反相器的输出端耦接，漏极与所述副电源耦接，源极与所述第十二PMOS管的源极耦接；

所述第十二PMOS管，栅极与所述第三反相器的输入端耦接，漏极与所述主电源耦接，源极与所述第十一PMOS管的源极耦接。

8.如权利要求7所述的电源自动切换电路，其特征在于，所述第九PMOS管的衬底、所述第十PMOS管的衬底、所述第十一PMOS管的衬底以及所述第十二PMOS管的衬底均与所述最高电压获取单元的第二输出端耦接。

9.如权利要求8所述的电源自动切换电路，其特征在于，所述最高电压获取单元，包括：第二比较器，第一输入端与所述主电源耦接，第二输入端与所述副电源耦接，输出端与所述电源选择单元的第一输入端耦接。

10.如权利要求9所述的电源自动切换电路，其特征在于，所述第二比较器，包括：第十三PMOS管、第十四PMOS管、第八NMOS管、第九NMOS管、第十NMOS管以及第十一NMOS管，其中：

所述第十三PMOS管，栅极与所述第十四PMOS管的栅极耦接，漏极与所述第八NMOS管的漏极耦接，源极与所述副电源耦接；

所述第十四PMOS管，栅极与所述第十三PMOS管的栅极耦接，漏极与所述第十三PMOS管的栅极、所述第十一NMOS管的漏极、所述第十NMOS管的漏极耦接，源极与所述主电源耦接；

所述第八NMOS管，栅极与所述第十三PMOS管的漏极耦接，漏极与所述第十三PMOS管的漏极耦接，源极与地耦接；

所述第九NMOS管，栅极与所述第十NMOS管的漏极耦接，漏极与所述第十NMOS管的栅极耦接，源极与地耦接；

所述第十NMOS管，栅极与所述第九NMOS管的漏极耦接，漏极与所述第九NMOS管的栅极耦接，源极与地耦接；

所述第十一NMOS管，栅极与所述第十四PMOS管的漏极耦接，漏极与所述第十四PMOS管的漏极耦接，源极与地耦接。

11.如权利要求10所述的电源自动切换电路，其特征在于，所述最高电压获取单元，还包括：第十二NMOS管，栅极与所述第三反相器的输出端耦接，漏极与所述第八NMOS管的源极耦接，源极与地耦接。

12.如权利要求10所述的电源自动切换电路，其特征在于，所述第十三PMOS管的衬底与所述第十四PMOS管的衬底耦接，且所述第十三PMOS管的衬底为所述最高电压获取单元的第二输出端。

Images