CN108874571A - 高数据完整性处理系统 - Google Patents

高数据完整性处理系统 Download PDF

Info

Publication number
CN108874571A
CN108874571A CN201810393318.9A CN201810393318A CN108874571A CN 108874571 A CN108874571 A CN 108874571A CN 201810393318 A CN201810393318 A CN 201810393318A CN 108874571 A CN108874571 A CN 108874571A
Authority
CN
China
Prior art keywords
result
integrity
processing unit
memory
ecc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810393318.9A
Other languages
English (en)
Other versions
CN108874571B (zh
Inventor
B·A·博蒂杰
M·杜利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of CN108874571A publication Critical patent/CN108874571A/zh
Application granted granted Critical
Publication of CN108874571B publication Critical patent/CN108874571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187—Voting techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

高数据完整性处理系统。公开了一种高数据完整性处理系统HDIPS，其包括第一处理装置和与第一处理装置进行信号通信的三重表决处理TVP装置。第一处理装置具有高耐辐射性，并且包括处理器、高速缓冲存储器和计算机可读介质CRM。CRM上编码有计算机可执行指令，以使处理器对第一处理装置执行周期性第一完整性检查，生成第一完整性结果，第一完整性结果被发送至TVP装置。TVP装置包括固件，固件上编码有机器指令，以使TVP装置与周期性第一完整性检查同时地执行第二完整性检查，生成第二完整性结果，将第一完整性结果与第二完整性结果进行比较，并且如果第一完整性结果与第二完整性结果不匹配，则对第一处理装置进行电源重置。

Description

高数据完整性处理系统
技术领域
本公开涉及在产生单粒子事件效应(single event effects(“SEE”))的环境中操作的装置，并且具体地，涉及减轻SEE的影响的装置。
背景技术
目前许多数字电子装置的特征尺寸已经降低到亚微米级别。尺寸缩小导致功耗、吞吐量、速度以及存储器密度方面的性能得到提高。然而，特征尺寸的减小也会导致针对单粒子事件效应(“SEE”)的脆弱性增加，其中，SEE是由单一高能粒子引起的，并且可以采取许多形式。在太空中，SEE是由被地球地磁场俘获的质子、银河宇宙射线以及太阳能粒子事件引起的。
遗憾的是，目前收缩装置几何尺寸的趋势也增加了SEE在地球上和与飞机有关的高度上的威胁。这是银河宇宙射线和太阳能带电粒子与大气反应产生包括高能中子的一系列粒子的结果。这些中子与半导体材料反应生成带电的“子系”产品，其可能会接着导致SEE。另外，SEE也可能是由于装置封装中自然发生的铀和钍衰变而产生的α粒子，以及在许多电子装置的末端处理中与有时在BPSG(即，硼磷硅酸盐玻璃)中利用的硼-10相互作用的热中子引起的。一般来说，电子装置的中子暴露率取决于电子装置的高度和纬度，例如，在极地纬度，海平面上升到43000英尺，其增加超过700倍。
本领域普通技术人员应当清楚，SEE的影响可以从良性小故障延伸到因诸如“闭锁”或“烧坏”的破坏性事件而造成的灾难性故障。一般而言，最常见的SEE是翻转存储器存储部件的逻辑状态的单粒子事件倒转(“SEU”)。另外，SEE还包括线性装置(举例来说，如比较器或运算放大器)中的单粒子事件瞬变(“SET”)，其可以导致启用故障保护，举例来说，如通电-重置或欠压/过压保护。然而，更令人担忧的是导致功能中断(其中装置不再按照预期操作直到将其重置)的SEE(“SEFI”)、电力循环、或者导致单粒子事件闭锁(“SEL”)的更差的SEE。SEL可能与运行中的SEFI相似，但是，涉及通过寄生结构在电子装置中接地的电源短路。除了锁定以外，SEL的症状还可以包括电流的突然增加，这可能导致电子装置的物理损坏。其它破坏性SEE包括在电力装置(举例来说，如金属氧化物半导体场效应晶体管(“MOSFET”))中最普遍的单粒子事件烧毁和单粒事件栅极破裂。
解决SEE的已知方法包括：利用包括高数据完整性要求的硬件，该要求利用多个处理器以时钟锁步(clock-lock-step)配置实现，所述时钟锁步配置是定制设计且昂贵。这些方法利用并行锁步计算和特别硬化电路(即，硬件)中的形式化表决结果，其例如可以是三模式冗余。典型地，该硬件被实现为具有昂贵的低体积产量的一个或更多个专用集成电路(“ASIC”)(即，由于ASIC是针对特定用途而定制设计和生产的，因而非常少量生产)。此外，这些ASIC通常被设计成没有设计错误、意想不到的特征，或二者，并且必须经过验证和确认该效果，这进一步增加了ASIC的生产成本。因此，需要克服这些问题并利用非定制硬件的系统和方法。
发明内容
公开了一种高数据完整性处理系统(“HDIPS”)。HDIPS包括第一处理装置和与该第一处理装置进行信号通信的三重表决处理(“TVP”)装置。所述第一处理装置具有高耐辐射性，并且包括处理器、高速缓冲存储器以及计算机可读介质(“CRM”)。所述CRM上编码有计算机可执行指令，以使所述处理器对所述第一处理装置执行周期性第一完整性检查，生成第一完整性结果，第一完整性结果被发送至所述TVP装置。所述TVP装置包括固件，该固件上编码有机器指令，以使所述TVP装置：与对所述第一处理装置的所述周期性第一完整性检查同时地执行第二完整性检查，生成第二完整性结果，将所述第一完整性结果与所述第二完整性结果进行比较，并且如果所述第一完整性结果与所述第二完整性结果不匹配，则对所述第一处理装置进行电源重置。
在操作示例中，HDIPS执行一方法，该方法包括以下步骤：对具有高耐辐射性的第一处理装置执行周期性第一完整性检查，生成第一完整性结果，并且与所述周期性第一完整性检查同时地对所述TVP装置执行第二完整性检查，生成第二完整性结果。该方法接着包括以下步骤：将所述第一完整性结果与所述第二完整性结果进行比较，并且如果所述第一完整性结果与所述第二完整性结果不匹配，则对所述第一处理装置进行电源重置。
通过考察下列图和详细描述，本领域技术人员将清楚本发明的其它装置、器械、系统、方法、特征以及优点。所有这种附加系统、方法、特征以及优点都旨在被包括在该描述内、本发明的范围内，并且通过所附权利要求书来保护。
附图说明
参照下列图，可以更好地理解本发明。图中的组件不必按比例绘制，而相反，将重点放在例示本发明的原理上。在这些图中，贯穿不同视图，相同标号指定对应部分。
图1是根据本公开的高数据完整性处理系统(“HDIPS”)的示例实现的系统框图。
图2是根据本公开的用于与图1所示的HDIPS一起使用的帧(frame)的示例实现的系统框图。
图3是根据本公开的由图1所示的HDIPS执行的方法的示例实现的流程图。
图4是根据本公开的用于执行图3所示的完整性检查处理的方法的示例实现的流程图。
图5是根据本公开的用于执行图4所示的数据存储器检查处理的方法的示例实现的流程图。
图6是根据本公开的用于执行图3所示的双重认证处理的方法的示例实现的流程图。
具体实施方式
公开了一种高数据完整性处理系统(“HDIPS”)。所述HDIPS包括：第一处理装置、和与该第一处理装置进行信号通信的三重表决处理(“TVP”)装置。所述第一处理装置具有高耐辐射性，并且包括处理器、高速缓冲存储器以及计算机可读介质(“CRM”)。所述CRM上编码有计算机可执行指令，以使所述处理器对所述第一处理装置执行周期性第一完整性检查，生成第一完整性结果，第一完整性结果被发送至所述TVP装置。所述TVP装置包括固件，该固件上编码有机器指令，以使所述TVP装置：与对所述第一处理装置的所述周期性第一完整性检查同时地执行第二完整性检查，生成第二完整性结果，将所述第一完整性结果与所述第二完整性结果进行比较，并且如果所述第一完整性结果与所述第二完整性结果不匹配，则对所述第一处理装置进行电源重置。HDIPS致力于早先关于单粒子事件效应(“SEE”)所寻求解决的问题，并且考虑到非定制硬件第一处理装置在TVP的帮助下生成具有高完整性(即，对SEE的高度免疫性)的输出信号(即，数据信号)。
一般来说，HDIPS将成为交通工具的一部分，该交通工具在导致该交通工具中的装置发生SEE的高辐射环境中行驶。该交通工具例如可以是飞船、航空器(有人驾驶和无人驾驶两种)或高海拔行驶的陆地交通工具。在操作中，HDIPS例如可以是导航系统，或者如果SEE的影响未减轻，则按可能有危险的方式来控制交通工具(在SEE环境中)的功能的其它系统。
在操作示例中，HDIPS执行一方法，该方法包括以下步骤：对具有高耐辐射性的第一处理装置执行周期性第一完整性检查，生成第一完整性结果，并且与所述周期性第一完整性检查同时地对所述TVP装置执行第二完整性检查，生成第二完整性结果。该方法接着包括以下步骤：将所述第一完整性结果与所述第二完整性结果进行比较，并且如果所述第一完整性结果与所述第二完整性结果不匹配，则对所述第一处理装置进行电源重置。
更具体地说，在图1中，示出了根据本公开的HDIPS 100的一示例实现的系统框图。HDIPS 100包括具有高耐辐射性和高速缓冲存储器104的第一处理装置102，以及经由信号路径108与第一处理装置102进行信号通信的TVP装置106。第一处理装置102包括处理器110和CRM 112。CRM 112上编码有计算机可执行指令(举例来说，如软件114)，以使处理器110对第一处理装置102执行周期性第一完整性检查，生成第一完整性结果116，第一完整性结果116被发送至TVP装置106。TVP装置106包括固件118，该固件上编码有机器指令，以使TVP装置106与对第一处理装置102的周期性第一完整性检查同时地执行第二完整性检查，生成第二完整性结果，将所述第一完整性结果与所述第二完整性结果进行比较，并且如果第一完整性结果116与第二完整性结果不匹配，则对第一处理装置102进行电源重置。在该示例中，HDIPS 100可以经由信号路径122与外部系统120进行信号通信。
在该示例中，第一处理装置102具有高耐辐射性以最小化SEE的影响，其中，SEE是由单一高能粒子引起的，并且可以采取许多形式，如较早所讨论的。作为一示例，第一处理装置102可以是利用绝缘体上硅(“SOI”)技术的装置。第一处理装置102可以是中央处理装置(“CPU”)。
TVP装置106也具有高耐辐射性以最小化SEE的影响。TVP装置106也可以利用SOI技术。此外，TVP装置106例如可以是利用作为N模冗余的容错形式的三重模式冗余(“TMR”)技术的现场可编程门阵列(“FPGA”)，其中三个系统执行一个处理，由多数表决系统对结果进行处理以生成单个输出。在该方法中，如果三个系统中的任何一个失败，那么另外两个系统能够纠正并掩盖故障。
在该示例中，第一处理装置102还可以包括纠错码(“ECC”)存储器124，其可以可选地位于第一处理装置102内或第一处理装置102外部(在HDIPS 100内)，并且与第一处理装置102进行信号通信。本领域普通技术人员应当清楚，ECC存储器124是不受单比特错误影响的错误检测和纠正(“EDAC”)存储器，因为从每个字读取的数据(即，固定大小的数据)总是与已经写入该字的数据相同，即使ECC存储器124内实际存储的一个或更多个位已被翻转到错误状态。本领域普通技术人员应当清楚，ECC存储器124也可以利用TMR技术或Hamming纠错。
CRM 112还包括作为时间、空间以及分区(partitioning)操作系统的操作系统(“OS”)126，举例来说，如航空电子应用标准软件接口(“ARINC”)653。在该示例中，ARINC653允许在同一硬件上托管不同软件级别的多个应用。每个应用软件被称为一分区(partition)，并且每个应用在高速缓冲存储器104中具有其自己的存储器空间和由调度器分配的其自己的专用时隙。本领域普通技术人员应当清楚在计算中调度是如何将工作指配给完成该工作的资源的一种方法。该工作可以是虚拟计算部件，举例来说，如线程、处理或数据流，而后者又调度到诸如处理器、网络链路或扩展卡的硬件资源上。因此，调度器是执行调度活动的事物。
本领域普通技术人员应当清楚，高速缓冲存储器104是存储数据的存储器，因此可以更快服务对数据的未来请求，其中，存储在高速缓冲存储器104中的数据可能是较早计算的结果，或者存储在别处的数据的副本。在该示例中，高速缓冲存储器104是直接与处理器110集成或者与处理器110直接信号通信的随机存取存储器(“RAM”)，并且可以比ECC存储器124更快地操作。高速缓冲存储器104可以包括描述针对处理器110的接近度和可访问性的级别，举例来说，如一级(“L1”)高速缓存、二级(“L2”)高速缓存以及三级(“L3”)高速缓存。
在该示例中，处理器110经由包括总线的信号路径与CRM 112进行信号通信，其在一些情况下，可以包括以下各项中的一个或更多个：系统总线、数据总线、地址总线、外围组件互连(“PCI”)总线、Mini-PCI总线，以及多种本地、外围和/或独立总线。存储在CRM 112上的计算机可执行指令例如可以包括OS 126、客户端模块(未示出)、配置文件模块(未示出)、软件114，以及可加载并通过处理器110执行的其它模块、程序，或应用。
CRM 112可以包括计算机存储介质和/或通信介质。计算机存储介质可以包括按任何方法或技术实现的、用于存储信息(如计算机可读指令、数据结构、程序模块，或其它数据)的易失性存储器、非易失性存储器，和/或其它永久性和/或辅助性计算机存储介质，可去除和不可去除计算机存储介质中的一个或更多个。因此，计算机存储介质包括有形和/或物理形式的介质，该介质包括在一装置和/或作为一该置的一部分或装置外部的硬件组件中，其包括但不限于，RAM、静态随机存取存储器(“SRAM”)、动态随机存取存储器(“DRAM”)、相变存储器(“PCM”)、只读存储器(“ROM”)、可擦除可编程只读存储器(“EPROM”)、电可擦除可编程只读存储器(“EEPROM”)、闪速存储器、磁盘存储部、磁卡或其它磁存储装置或介质、固态存储器装置，或者可以被用于存储和保持供计算装置存取的信息的任何其它存储存储器、存储装置，和/或存储介质。
和计算机存储介质形成对比，通信介质可以具体实施计算机可读指令、数据结构、程序模块，或调制数据信号(如载波)或其它传送机制中的其它数据。如在此限定的，计算机存储介质不包括通信介质。即，计算机存储介质本身不包括仅由调制数据信号、载波或传播信号组成的通信介质。
本领域技术人员应清楚，HDIPS 100的或与其相关联的电路、组件、模块，和/或装置被描述为彼此进行信号通信，其中，信号通信是指允许电路、组件、模块，和/或装置传递和/或接收来自另一电路、组件、模块，和/或装置的信号和/或信息的电路、组件、模块，和/或装置之间的任何类型的通信和/或连接。通信和/或连接可以是沿着电路、组件、模块，和/或装置之间的、允许信号和/或信息从一个电路、组件、模块，和/或装置传递至另一电路，组件、模块，和/或装置之间的任何信号路径，并且包括无线或有线信号路径。信号路径可以是物理的，举例来说，如导线、电磁波导、线缆、附接和/或电磁或机械联接的端子、半导体或介电材料或装置，或者其它类似的物理连接或联接。另外，信号路径可以是非物理的(如自由空间(在电磁传播的情况下))，或者通过数字组件的信息路径，其中通信信息以不同的数字格式从一个电路、组件、模块，和/或装置传递至另一个，而不经过直接的电磁连接。
在操作示例中，HDIPS 100执行一方法，该方法包括以下步骤：对具有高耐辐射性的第一处理装置102执行周期性第一完整性检查，生成第一完整性结果116，并且与所述周期性第一完整性检查同时地对所述TVP装置106执行第二完整性检查，生成第二完整性结果。该方法接着包括以下步骤：将所述第一完整性结果116与所述第二完整性结果进行比较，并且如果第一完整性结果116与第二完整性结果不匹配，则利用电源重置信号128对第一处理装置102进行电源重置。在该示例中，电源重置信号128经由信号路径130从TVP装置106发送至第一处理装置102。一旦第一处理装置102接收到电源重置信号128，第一处理装置就执行冷重启，这进而关闭第一处理装置102并开启擦除高速缓冲存储器104中的所有数据且重置第一处理装置中的电路。
一般来说，HDIPS 100通过使OS 126在高速缓冲存储器104内产生要花费一确定时间量的存储器的帧来执行周期性第一完整性检查。该帧被划分成多个分区，这些分区在高速缓冲存储器104中具有其自己的存储器空间(即，每个分区具有其自己的存储器地址)以及由OS 126的调度器分配的它们自己的专用时隙。调度器然后分配该帧的初始分区(即，建立高速缓冲存储器104的该帧的完整性分区)，以执行周期性第一完整性检查(即，在该应用中，其被称为“第一”完整性检查，因为完整性检查正在通过并且在第一处理装置102处执行)。
然后，处理器110在接收任何数据之前，执行针对第一处理装置102的内置测试(“BIT”)。BIT被预先确定且足够严格，以足以锻炼第一处理装置102，以产生第一处理装置102确定性地工作的高置信度。如果检测到任何错误，则HDIPS 100以尽可能高的保真度报告该错误。作为BIT的示例，处理器110可以执行针对第一处理装置102的多个操作代码的子集，其中该操作代码是用于控制处理器110的操作的代码。第一处理装置102然后可以对ECC存储器124执行数据检查处理。
该数据检查处理可以包括：从ECC存储器124读取存储器值；将该存储器值与ECC存储器124的对应于该存储器值的ECC值进行比较；再生一再生ECC值；以及将所述ECC值与所述再生ECC值进行比较。可以在执行第一完整性检查之前可选地执行数据检查过程，以确认ECC存储器124在执行BIT之前或者在第一完整性之后没有受到SEE的影响。如果ECC值与该再生ECC值的比较不匹配，则第一处理装置102可以执行ECC存储器124减轻处理以准备ECC存储器124以供正确使用。一旦ECC存储器124的数据检查完成并且该方法可以开始执行计算密集型处理(即，计算上复杂的计算)以正确地负担(tax)第一处理装置102的功能。
在该示例中，数据检查被通称为“存储器擦洗(memory scrub)”。擦洗ECC存储器124的目的是为了确保存储在ECC存储器124中的数据的完整性，因为ECC存储器124是HDIPS100在运行时存储其所有指令和数据的地方，并且ECC存储器124通常易受SEE的影响。作为一示例，ECC存储器124可以是同步DRAM(“SDRAM”)，举例来说，如双数据速率类型3(“DDR3”)SDRAM。在SEE环境中，本领域普通技术人员知道，DDR3SDRAM中的各个单元将自发且随机地改变状态(即，从逻辑0到逻辑1或反之亦然)。
一般来说，因SEE而造成的DDR3SDRAM的单元翻转位的速率通过高度来确定。在操作中，当数据被写入ECC存储器124的DDR3存储器时，ECC也被自动地写入相同的位置。在本公开中，擦洗(即，数据检查处理)包括读取ECC存储器124内的一组存储器位置，重新计算ECC校验子(syndrome)，并将该结果与从存储器位置读取的原始ECC校验子进行比较。在该示例中，包括在第一处理装置102上的ECC校验子机制能够执行具有被称为单纠错、双检错(“SECDED”)的附加奇偶检查的扩展Hamming码。一般来说，如果第一处理装置102发现一个错误，那么第一处理装置102将数据的经纠正的版本写回ECC存储器124。如果发生双位反转，则HDIPS 100可能无法恢复数据并且需要重置。因为ECC存储器124易受SEE影响，所以擦洗之间的时间越长，ECC存储器124中的数据因SEE影响而失真的机会就越大。如此，HDIPS100将以将降低招致双位翻转的概率的速率运行数据检查处理。该速率由系统设计者预先确定。
一旦BIT完成并且没有检测到错误，第一处理装置102和TVP装置106就可以对第一完整性检查和第二完整性检查二者利用计算密集型处理，其中，该处理在计算上足够密集以利用第一处理装置102的相当大一部分资源，以便全面测试第一处理装置102中的电路的状态以查看它们是否遭受SEE的影响。在该示例中，该计算密集型处理可以包括：利用第一处理装置102内的第一线性反馈移位寄存器(“LFSR”)生成第一伪随机序列，并且同时利用TVP装置106内的第二LFSR生成第二伪随机序列。将第一完整性检查与第二完整性检查进行比较然后包括以下步骤：在TVP装置106处将第一完整性结果116的第一伪随机序列与第二伪随机序列进行比较。在该示例中，第一LFSR和第二LFSR采用在第一处理装置102和TVP装置106二者中相同的种子，其中，该种子是第一LFSR和第二LFSR二者的初始值。在该示例中，普通技术人员应当清楚，LFSR是一移位寄存器，其具有作为其先前状态的线性函数的输入位，并且因为该移位寄存器的操作是确定性的，所以由该寄存器生成的值的流完全通过其当前(或先前)状态确定。此外，因为移位寄存器具有有限数量的可能状态，所以其最终会进入重复循环；然而，具有良好选择的反馈函数的LFSR将生成呈现随机并且具有非常长周期的一序列位，以生成伪随机数。
一旦第一处理装置102完成第一完整性检查，第一处理装置102就准备好执行双重认证子处理。该双重认证处理包括：在执行下一个第一完整性检查之前执行预定量的M个计算，其中，数字M是根据HDIPS 100的设计或者可以编程HDIPS 100的系统级用户预先确定的。这些M个计算可能是重要的、危险的或关键的计算，在其值方面需要具有高完整性，以使其它系统(例如，外部系统120)可以在SEE环境中适当地依赖它们的值。例如，利用自动驾驶仪、导航系统或系统报警系统的飞机需要确保电气和电子系统以及子系统正在生成准确且可靠的值，从而不会在SEE环境中造成问题。结果，HDIPS 100执行这样的方法，即，该方法确保来自HDIPS 100的任何输出数据132可靠并且确保HDIPS 100不生成任何不良数据作为输出数据132。该子处理被称为“双重认证”处理，因为在第一处理装置102中执行了两次计算。
这样，HDIPS 100利用计算机可执行指令执行由第一处理装置102执行的周期性第一完整性检查之间的M个计算量，包括：在第一处理装置102处接收第一数据134；在第一时间值对第一数据134执行第一计算以生成第一结果；在执行第一计算之后刷新(flush)高速缓冲存储器104；在第二时间值对第一数据134执行第二计算以生成第二结果；在第三时间值将第一结果与第二结果进行比较；并且如果第一结果与第二结果不匹配，则刷新高速缓冲存储器104。
在该示例中，第二时间值在第一时间值之后，而第三时间值在第二时间值之后。此外，执行第一计算的步骤包括以下步骤：在高速缓冲存储器104的一帧的第一分区中执行第一计算，并且在刷新高速缓冲存储器104之前将第一结果存储在ECC存储器124中。第一分区在高速缓冲存储器104中具有第一存储器地址。而且，执行第二计算的步骤包括以下步骤：在刷新高速缓冲存储器104之后，在该高速缓冲存储器104的所述帧的第二分区中执行第二计算，其中，第二分区在高速缓冲存储器104中具有第二存储器地址。第一存储器地址和第二存储器地址不同，以确保没有来自第一分区的影响第二分区的残留值。
更具体地说，在执行第一计算之后刷新高速缓冲存储器104的目的是，在执行第二计算之前从已知配置开始，以便确定性地生成第二结果。因为在这个示例中OS 126是时间和空间化的分区系统，所以OS 126指示第一任务被执行达确定性时间量，然后另一任务也被执行确定性时间量。这样，在这两个计算之间刷新高速缓冲存储器104确保由第二分区生成的数据(即，第二结果)无论如何不受来自第一分区遗留的任何“陈旧”数据的影响。通过这种方式，时间和空间分区的“空间”部分实施每个任务部件从自己专有内存空间里面执行的模型，并且这些空间的内容在活动分区之间不会被修改。应当清楚，在该示例中，刷新处理被限制为高速缓冲存储器104，而ECC存储器124没有被刷新。
如果第一结果与第二结果匹配，则计算机可执行指令114使第一处理装置102经由信号路径122将第一结果发送给外部系统120，如果第一结果与第二结果匹配，而如果第一个结果与第二结果不匹配，则第一处理装置102重复以下步骤：接收第一数据134、重新计算第一计算和第二计算，并将新的第一结果和第二结果进行比较。
在该示例中，每个分区利用指配存储器地址和针对每个分区的范围将其计算结果放置到ECC存储器124中的一个公共存储区中。在所有情况下，在刷新高速缓冲存储器104并转换到下一分区之前，活动分区将其计算结果存储到公共存储区。当第一处理装置102准备好将数据输出到外部世界(即，到外部系统120)时，由OS 126调度并运行特殊分区类型。该分区是输入-输出(“I/O”)分区。
如果第一结果与第二结果匹配，则在将第一结果发送给外部系统120之前，计算机可执行指令114使处理器110进一步将第一结果与历史平均值进行比较。如果第一个结果与历史平均值不匹配，则计算机可执行指令114使处理器110刷新高速缓冲存储器104并重复以下步骤：接收第一数据134、重新计算第一和第二计算，将新的第一和第二结果进行比较，并将新的第一结果与历史平均值进行比较。
如果第一结果与历史平均值匹配，则计算机可执行指令114使处理器110进一步将第一结果与误差限度进行比较，以确定第一结果是否在该误差限度内。该误差限度是具有与针对由处理器110执行的给定计算的可能值相对应的最大值和最小值的值的值窗口。
作为一示例，HDIPS 100可以在给定速度下对飞机的转弯速率执行计算。历史平均值是在预定时间量上的平均值，其中该转弯速率已经达该预定时间量。如果由第一处理装置102生成的所计算的转弯速率在匹配窗口(即，与历史平均值近似相等的值的预定范围)之外，则HDIPS 100考虑所计算的转弯速率超出针对该飞机的转弯速率的可接受值的范围，并且HDIPS 100拒绝所计算的转弯速度，并迫使HDIPS 100重新计算新的转弯速率以对历史平均值进行测试。
类似地，给定数据参数可以具有针对预定目的可接受的上限和下限，并且如果所计算值落入那些上限或下限(即，误差限度的窗口或简称为“限度窗口”)之外，则无论所计算的值在多次计算后是否匹配并与历史平均值相匹配，该计算值都会被HDIPS 100拒绝。作为利用飞机的转弯速率的另一示例，如果针对给定飞机，预先确定具有大于15度的转弯速率是危险的，那么即使通过第一处理装置102确认该计算并且与历史平均值相匹配，HDIPS100也将拒绝尝试向外部系统120发送请求大于15度的转弯速率的输出数据132的计算(例如，在过去，即使对飞机有害，飞机仍被迫执行转弯速率大于15度的机动飞行)。如此，仅当第一处理装置102接收到第一数据134、执行与两个计算结果相匹配的双重计算、匹配历史平均值，并匹配误差限度时，HDIPS 100才将输出数据132发送给外部系统120。
在所有的这些示例中，HDIPS 100利用第一处理装置102来确定是否将响应于BIT中的错误、数据检查中的错误，或双重认证处理中的第一和第二结果不匹配(完整性检查内的不匹配除外)，而发生第一处理装置102的重置。如稍早所述，如果HDIPS 100未通过完整性检查，则HDIPS 100将利用TVP装置106来将第一处理装置102重置。
转至图2，示出了根据本公开的供与HDIPS 100一起使用的帧200的一示例实现的系统框图。在该示例中，帧200被示出为包括由HDIPS 100确定性地执行的分区的周期性重复。该帧200被示出具有在帧200的开始处的第一完整性分区202和靠近帧200的末端的第二完整性分区204。本领域普通技术人员应当清楚，出于例示的目的，仅示出了两个完整性分区，但是基于帧200的设计参数和时间限制，它们可以是帧200内的任何数量的完整性分区。帧200还可以在第一初始完整性分区202与第二初始完整性分区204之间包括多个分区。例如，帧200可以在第一完整性分区202之后包括第一时间(“T1”)处的第一分区206、第二时间(“T2”)处的第二分区208以及第三时间(“T3”)处的第三分区210。类似地，帧200还可以在第二完整性分区204之后包括T1处的第一分区212、T2”处的第二分区214以及T3处的第三分区216。
如稍早讨论的，在初始时间(“T0”)第一完整性检查218作为第一初始完整性分区202中的任务被执行。第一计算任务220在第一初始完整性分区202之后，在T1处作为第一分区206中的任务来执行。第二计算任务222在T1处的第一计算220之后，在T2处作为第二分区208中的任务来执行。在T2处的第二计算222之后，在T3处的第三分区210中执行来自第一计算220的第一结果和来自第二计算222的第二结果的比较任务224。如稍早讨论的，在第一计算220与第二计算222之间，在第一计算220完成之后，HDIPS 100刷新226第一分区206。在第二计算222完成之后，HDIPS100还可以刷新228第二分区208。第一计算220和第二计算222的值(即，第一结果和第二结果)可以在高速缓冲存储器104刷新226第一分区206和刷新228第二分区208之前被存储在ECC存储器124中。HDIPS 100还可以在执行第一完整性检查218之后刷新230高速缓冲存储器104。
类似地，因为完整性检查是周期性的，所以它们以确定性方式在预定时间之后重复，第一完整性检查232在“T0”处作为第一初始完整性分区202中的任务来执行。第一计算任务234在第一初始完整性分区204之后，在T1处作为第一分区212中的任务来执行。第二计算任务236在T1处的第一计算234之后，在T2处作为第二分区214中的任务来执行。在T2处的第二计算236之后，在T3处的第三分区216中执行来自第一计算234的第一结果和来自第二计算236的第二结果的比较任务238。如稍早讨论的，在第一计算234与第二计算236之间，在第一计算234完成之后，HDIPS100刷新240第一分区212。在第二计算236完成之后，HDIPS100还可以刷新242第二分区214。第一计算234和第二计算236的值(即，第一结果和第二结果)可以在高速缓冲存储器104刷新240第一分区212和刷新242第二分区214之前被存储在ECC存储器124中。HDIPS 100还可以在执行第一完整性检查232之后刷新244高速缓冲存储器104。在这些示例中，高速缓冲存储器104被刷新而不是ECC存储器124。
转至图3，根据本公开示出了由HDIPS 100执行的方法300的一示例实现的流程图。在该示例中，方法300由HDIPS 100生成304具有多个分区的帧200而开始，如稍早所述。所述多个分区包括：T0处的第一初始完整性分区202；按第一存储器地址，T1处的第一分区206；按第二存储器地址，T1处的第二分区208；以及按第三存储器地址，T3处的第三分区210。HDIPS100然后执行如稍早所述的完整性检查306。如稍早所述，HDIPS 100接收第一数据134并执行第一数据134的双重认证308。然后HDIPS 100检索历史平均值310，并比较312其与双重认证308的结果(即，与第二结果匹配的第一结果)，以确定是否存在匹配。如果没有匹配，则HDIPS 100然后刷新314高速缓冲存储器104，并且处理返回至步骤308并重复。
而相反，如果存在匹配，则该处理接着继续至步骤316。在步骤316中，HDIPS100针对有关被双重认证的第一数据134的对应计算检索上限值、下限值或二者。然后，HDIPS 100确定318所计算的第一结果是否在下限值到上限值的范围(即，限度窗口)内。如果第一个结果不在限制窗口内，则HDIPS 100刷新314高速缓冲存储器104，并且处理返回至步骤308并重复。
而相反，如果第一个结果在限制窗口内，则HDIPS 100将第一结果传送(即，发送)320到外部系统120。HDIPS 100然后确定322是否要执行周期性完整性检查。如果不是，则该处理返回至步骤308并且该处理重复。而相反，如果要执行周期性完整性检查，则该处理返回至步骤306并且该处理重复。
在图4中，根据本公开示出了用于执行完整性检查306(图3)的方法的一示例实现的流程图。在该示例中，HDIPS 100产生(即，生成)400帧200的、作为完整性分区202的初始分区，然后执行402BIT。然后，HDIPS 100对高速缓冲存储器104执行数据存储器检查404，并向TVP装置106通知406对一计算密集型计算进行计算。第一处理装置102然后执行408该计算密集型计算，并且TVP装置106同时执行410该计算密集型计算。如稍早所述，该计算密集型计算可以包括利用LFSR生成第一伪随机序列。第一处理装置102的结果被传送412给TVP装置106，并且TVP装置106确定414来自第一处理装置102的结果和TVP装置106的结果是否相等。如果这些结果不相等，则TVP装置106产生电源重置信号128并将电源重置信号128传送给第一处理装置102。一旦第一处理装置102接收到电源重置信号128，第一处理装置102被重置416并且处理返回至步骤400并且该处理重复。
在图5中，根据本公开示出了用于执行数据存储器检查404(图4)的方法的一示例实现的流程图。在该示例中，如稍早所述，数据检查处理404可以包括：将一值存储500到ECC存储器124中；从ECC存储器124读取502所存储的存储器值；将该存储器值与ECC存储器124的对应于该存储器值的ECC值进行比较504；再生506一再生ECC值；以及将该ECC值与所述再生ECC值进行比较508。如果ECC值不等于(即，匹配)该再生的ECC值，则发生错误，并且HDIPS100执行如稍早所述的减轻处理510，并且处理继续至步骤406。而相反，如果ECC值与该再生的ECC值不匹配，则该处理继续至步骤406。
在图6中，根据本公开示出了用于执行双重认证处理308(图3)的方法的一示例实现的流程图。如稍早所述，在该双重认证处理308中，HDIPS 100接收600第一数据134。第一处理装置102的调度器然后在第一时间(即，T1)创建602、604以及606具有第一存储器地址的第一分区206，在第二时间(即，T2)创建具有第二存储器地址的第二分区208，以及在第三时间(即，T3)创建第三存储器地址的第三分区210。该方法接着在第一时间值对第一数据134执行第一计算220，以生成第一结果，将第一结果存储610在ECC存储器124中，并且在执行第一计算220之后刷新612高速缓冲存储器104。该方法接着在第二时间值对第一数据134执行第二计算222，以生成第二结果，并且在第三时间值将第一结果与第二结果进行比较616。如果第一结果与第二结果不匹配，该方法刷新618高速缓冲存储器104，并且该处理进行至步骤600，其中由HDIPS 100接收新数据作为新的第一数据134，并且该处理重复。而相反，如果第一结果与第二结果匹配，则该处理进行至步骤310。
一个其它示例实现包括高数据完整性处理系统(“HDIPS”)。该HDIPS(100)包括：具有高耐辐射性和高速缓冲存储器(104)的第一处理装置(102)；和与第一处理装置(102)进行信号通信的三重表决处理(“TVP”)装置(106)。第一处理装置(102)包括处理器(110)和计算机可读介质(“CRM”)(112)，该计算机可读介质上编码有计算机可执行指令(114)。该计算机可执行指令(114)还使所述处理器(110)对所述第一处理装置(102)执行周期性第一完整性检查，生成第一完整性结果(116)。所述TVP装置(106)包括固件(118)，该固件上编码有机器指令，以使所述TVP装置(106)：与对所述第一处理装置(102)的所述周期性第一完整性检查同时地执行第二完整性检查，生成第二完整性结果，将所述第一完整性结果与所述第二完整性结果进行比较，并且如果所述第一完整性结果与所述第二完整性结果不匹配，则对所述第一处理装置(102)进行电源重置。
有利的是，HDIPS(100)是这样一个HDIPS，即，其中，第一处理装置(102)利用绝缘体上硅(“SOI”)技术，并且其中，该TVP装置(106)是利用三模冗余(“TMR”)技术的现场可编程门阵列(“FPGA”)。
优选的是，第一处理装置(102)利用航空电子应用标准软件接口(“ARINC”)653操作系统(“OS”)(126)。
有利的是，HDIPS(100)是这样一个HDIPS，即，其中，所述CRM(112)还包括编码在其上的计算机可执行指令(114)，以使所述处理器(110)在所述第一处理装置(102)处接收第一数据，在第一时间值对所述第一数据执行第一计算，以生成第一结果，在执行所述第一计算之后刷新所述高速缓冲存储器(104)，在第二时间值对所述第一数据执行第二计算，以生成第二结果，在第三时间值将所述第一结果与所述第二结果进行比较，并且如果所述第一结果与所述第二结果不匹配，则刷新所述高速缓冲存储器(104)，其中，所述第二时间值在所述第一时间值之后，而所述第三时间值在所述第二时间值之后。
优选地，高速缓冲存储器(104)是直接与处理器集成或者与处理器(110)直接信号通信的随机存取存储器(“RAM”)。
优选地，执行第一计算的步骤包括以下步骤：在所述高速缓冲存储器(104)的一帧的、具有第一存储器地址的第一分区中执行所述第一计算，并且在刷新所述高速缓冲存储器(104)之前，在与所述第一处理装置(102)进行信号通信的纠错码(“ECC”)存储器(124)中存储所述第一结果，并且其中，执行第二计算的步骤包括以下步骤：在刷新所述高速缓冲存储器(104)之后，在所述高速缓冲存储器(104)的所述帧的、具有第二存储器地址的第二分区中执行所述第二计算。
优选地，对所述第一处理装置(102)执行所述周期性第一完整性检查的步骤包括以下步骤：建立所述帧的完整性分区，该完整性分区在所述第一分区之前位于所述帧的开头处，在接收所述第一数据之前，执行针对所述第一处理装置(102)的内置测试(“BIT”)，以及对所述ECC存储器(124)进行数据检查。
优选地，对所述ECC存储器(124)进行数据检查的步骤包括以下步骤：从所述ECC存储器(124)读取存储器值，将所述ECC存储器值与所述ECC存储器(124)的对应于所述ECC存储器值的ECC值进行比较，生成再生ECC值，以及将所述ECC值与所述再生ECC值进行比较。
优选地，对所述第一处理装置(102)执行所述周期性第一完整性检查的步骤包括以下步骤：利用所述第一处理装置(102)内的第一线性反馈移位寄存器(“LFSR”)，生成第一伪随机序列，其中，对所述TVP装置(106)执行第二完整性检查的步骤包括以下步骤：利用所述TVP装置(106)内的第二LFSR生成第二伪随机序列，并且其中，将所述第一完整性结果与所述第二完整性结果进行比较的步骤包括以下步骤：将所述第一伪随机序列与所述第二伪随机序列进行比较。
优选地，第一LFSR和第二LFSR包括对于二者来说相同的种子。
优选地，所述CRM(112)还包括编码在其上的计算机可执行指令(114)，以使所述处理器(110)：如果所述第一结果与所述第二结果匹配，则将所述第一结果发送给与所述第一处理装置(102)进行信号通信的外部系统(120)，而如果所述第一结果与所述第二结果不匹配，则在刷新所述高速缓冲存储器(104)之后，重复在所述第一处理装置(102)处接收所述第一数据的步骤。
实现的另一示例包括一种用于利用与外部系统(120)进行信号通信的高数据完整性处理系统(“HDIPS”)(100)在一辐射环境内进行高数据完整性处理的方法。该方法包括以下步骤：对具有高耐辐射性的第一处理装置(102)执行周期性第一完整性检查，生成第一完整性结果；与所述周期性第一完整性检查同时地对三重表决处理(“TVP”)装置(106)执行第二完整性检查，生成第二完整性结果；将所述第一完整性结果与所述第二完整性结果进行比较；并且如果所述第一完整性结果与所述第二完整性结果不匹配，则对所述第一处理装置(102)进行电源重置。
有利的是，该方法还包括以下步骤：在所述第一处理装置(102)处接收第一数据，在第一时间值对所述第一数据执行第一计算以生成第一结果，在执行所述第一计算之后刷新所述高速缓冲存储器(104)，在第二时间值对所述第一数据执行第二计算以生成第二结果，在第三时间值将所述第一结果与所述第二结果进行比较，如果所述第一结果与所述第二结果不匹配，则刷新所述高速缓冲存储器(104)，如果所述第一结果与所述第二结果不匹配，则在刷新所述高速缓冲存储器(104)之后，重复在所述第一处理装置(102)处接收所述第一数据的步骤，如果所述第一结果与所述第二结果匹配，则将所述第一结果发送给与所述第一处理装置(102)进行信号通信外部系统(120)，并且其中，所述第二时间值在所述第一时间值之后，而所述第三时间值在所述第二时间值之后。
优选地，执行第一计算的步骤包括以下步骤：在高速缓冲存储器(104)的一帧的、具有第一存储器地址的第一分区中执行所述第一计算，并且在刷新所述高速缓冲存储器(104)之前，在与所述第一处理装置(102)进行信号通信的纠错码(“ECC”)存储器(124)中存储所述第一结果，并且其中，执行所述第二计算的步骤包括以下步骤：在刷新所述高速缓冲存储器(104)之后，在所述高速缓冲存储器(104)的所述帧的、具有第二存储器地址的第二分区中执行所述第二计算。
优选地，对所述第一处理装置(102)执行所述周期性第一完整性检查的步骤包括以下步骤：建立所述高速缓冲存储器(104)的所述帧的完整性分区，该完整性分区在所述第一分区之前位于所述帧的开头处，在接收所述第一数据之前，执行针对所述第一处理装置(102)的内置测试(“BIT”)，以及对所述ECC存储器(124)进行数据检查。
优选地，对所述ECC存储器(124)进行数据检查的步骤包括以下步骤：从所述ECC存储器(124)读取存储器值，将所述存储器值与所述ECC存储器(124)的、对应于所述存储器值的ECC值进行比较，再生一再生ECC值，以及将所述ECC值与所述再生ECC值进行比较。
优选地，对所述第一处理装置(102)执行所述周期性第一完整性检查的步骤包括以下步骤：利用所述第一处理装置(102)内的第一线性反馈移位寄存器(“LFSR”)，生成第一伪随机序列，其中，对所述TVP装置(106)执行所述第二完整性检查的步骤包括以下步骤：利用所述TVP装置(106)内的第二LFSR生成第二伪随机序列，其中，将所述第一完整性结果与所述第二完整性结果进行比较的步骤包括以下步骤：将所述第一伪随机序列与所述第二伪随机序列进行比较，并且其中，第一LFSR和第二LFSR包括对于二者来说相同的种子。
优选的是，该方法还包括以下步骤：在将所述第一结果发送给所述外部系统(120)之前，如果所述第一结果与第二结果匹配，则将所述第一结果与历史平均值进行比较，如果所述第一结果与所述历史平均值不匹配，则刷新所述高速缓冲存储器(104)，如果所述第一结果与所述历史平均值不匹配，则在刷新所述高速缓冲存储器(104)之后，重复在所述第一处理装置(102)处接收所述第一数据的步骤，如果所述第一结果与所述历史平均值匹配，则确定所述第一结果是否在误差限度内，如果所述第一结果不在所述误差限度内，则刷新所述高速缓冲存储器(104)，如果所述第一结果不在所述误差限度内，则在刷新所述高速缓冲存储器(104)之后，重复在所述第一处理装置(102)处接收所述第一数据的步骤，其中，将所述第一结果发送给所述外部系统(120)的步骤包括：如果所述第一结果与所述第二结果匹配，与所述历史平均值匹配，并且在所述误差限度内，则通过所述第一处理装置(102)进行发送。
应当明白，在不脱离本发明的范围的情况下可以对本发明的各个方面或细节进行改变。不是排它或将要求保护的本发明限制成所公开的精确形式。而且，前述描述仅是出于例示的目的，而非出于限制的目的。根据上面的描述，可以进行修改和变型，或者可以根据实践本发明来获取。权利要求书及其等同物限定了本发明的范围。
多个实现的不同描绘例中的流程图和框图在例示性示例中例示了装置和方法的一些可能实现的架构、功能以及操作。在这点上，流程图或框图中的每一个框都可以表示模块、区段、功能、操作或步骤的一部分、其某一组合。
在多个实现的一些另选示例中，这些框中提到的功能或多个功能可以出现在图中所提到的次序之外。例如，在一些情况下，根据所涉及功能，接连示出的两个框可以大致同时执行，或者这些框有时可以按逆序执行。而且，除了流程图或框图中的所示框以外，还可以添加其它框。
多个实现的不同示例的描述已经出于例示和描述的目的而进行了呈现，而非旨在排它或限制于所公开形式的示例。本领域普通技术人员应当清楚许多修改例和变型例。而且，与其它希望示例相比，多个实现的不同示例可以提供不同的特征。选择并描述选定的一个多个示例，以便最佳地说明该示例的原理、实践应用，并且使得本领域普通技术人员能够针对具有如适于预期特定用途的各种修改例的各种示例来理解本公开。
应当明白，在不脱离本发明的范围的情况下可以对本发明的各个方面或细节进行改变。不是排它或将要求保护的本发明限制成所公开的精确形式。而且，前述描述仅是出于例示的目的，而非出于限制的目的。根据上面的描述，可以进行修改和变型，或者可以根据实践本发明来获取。权利要求书及其等同物限定了本发明的范围。
多个实现的不同描绘例中的流程图和框图在例示性示例中例示了装置和方法的一些可能实现的架构、功能，以及操作。在这点上，流程图或框图中的每一个框都可以表示模块、区段、功能、操作或步骤的一部分、其某一组合。
在多个实现的一些另选示例中，这些框中提到的功能或多个功能可以出现在图中所提到的次序之外。例如，在一些情况下，根据所涉及功能，接连示出的两个框可以大致同时执行，或者这些框有时可以按逆序执行。而且，除了流程图或框图中的所示框以外，还可以添加其它框。
多个实现的不同示例的描述已经出于例示和描述的目的而进行了呈现，而非旨在排它或限制于所公开形式的示例。本领域普通技术人员应当清楚许多修改例和变型例。而且，与其它希望示例相比，多个实现的不同示例可以提供不同的特征。选择并描述选定的一个多个示例，以便最佳地说明该示例的原理、实践应用，并且使得本领域普通技术人员能够针对具有如适于预期特定用途的各种修改例的各种示例来理解本公开。

Claims (15)

1.一种高数据完整性处理系统HDIPS(100)，该HDIPS(100)包括：
第一处理装置(102)，该第一处理装置具有高耐辐射性并且具有高速缓冲存储器(104)；以及
三重表决处理TVP装置(106)，该TVP装置与所述第一处理装置(102)进行信号通信；并且
其中，所述第一处理装置(102)包括处理器(110)和计算机可读介质CRM(112)，该计算机可读介质CRM上编码有计算机可执行指令(114)，以使所述处理器(110)对所述第一处理装置(102)执行周期性第一完整性检查，生成第一完整性结果(116)，并且
其中，所述TVP装置(106)包括固件(118)，该固件上编码有机器指令，以使所述TVP装置(106)：
与对所述第一处理装置(102)的所述周期性第一完整性检查同时地执行第二完整性检查，生成第二完整性结果，
将所述第一完整性结果与所述第二完整性结果进行比较，并且
如果所述第一完整性结果与所述第二完整性结果不匹配，则对所述第一处理装置(102)进行电源重置。
2.根据权利要求1所述的HDIPS(100)，其中，所述CRM(112)还包括在其上编码的计算机可执行指令(114)，以使所述处理器(110)：
在所述第一处理装置(102)处接收第一数据，
在第一时间值执行所述第一数据的第一计算，以生成第一结果，
在执行所述第一计算之后，刷新所述高速缓冲存储器(104)，
在第二时间值执行所述第一数据的第二计算，以生成第二结果，
在第三时间值将所述第一结果与所述第二结果进行比较，以及
如果所述第一结果与所述第二结果不匹配，则刷新所述高速缓冲存储器(104)，
其中，所述第二时间值在所述第一时间值之后，并且所述第三时间值在所述第二时间值之后。
3.根据权利要求2所述的HDIPS(100)，
其中，执行所述第一计算包括：
在所述高速缓冲存储器(104)的一帧的、具有第一存储器地址的第一分区中执行所述第一计算，以及
在刷新所述高速缓冲存储器(104)之前，将所述第一结果存储在与所述第一处理装置(102)进行信号通信的纠错码ECC存储器(124)中，以及
其中，执行所述第二计算的步骤包括以下步骤：
在刷新所述高速缓冲存储器(104)之后，在所述高速缓冲存储器(104)的所述帧的、具有第二存储器地址的第二分区中执行所述第二计算。
4.根据权利要求3所述的HDIPS(100)，其中，对所述第一处理装置(102)执行所述周期性第一完整性检查包括：
建立所述帧的完整性分区，该完整性分区在所述第一分区之前位于所述帧的开头处，
在接收所述第一数据之前，针对所述第一处理装置(102)执行内置测试BIT，以及
对所述ECC存储器(124)进行数据检查。
5.根据权利要求4所述的HDIPS(100)，其中，对所述ECC存储器(124)进行数据检查包括：
从所述ECC存储器(124)读取存储器值，
将ECC存储器值与所述ECC存储器(124)的对应于所述ECC存储器值的ECC值进行比较，
生成再生ECC值，以及
将所述ECC值与所述再生ECC值进行比较。
6.根据权利要求4所述的HDIPS(100)，
其中，对所述第一处理装置(102)执行所述周期性第一完整性检查包括：利用所述第一处理装置(102)内的第一线性反馈移位寄存器LFSR生成第一伪随机序列，
其中，对所述TVP装置(106)执行所述第二完整性检查包括：利用所述TVP装置(106)内的第二线性反馈移位寄存器LFSR生成第二伪随机序列，并且
其中，将所述第一完整性结果与所述第二完整性结果进行比较包括：将所述第一伪随机序列与所述第二伪随机序列进行比较。
7.根据权利要求4所述的HDIPS(100)，其中，所述CRM(112)还包括在其上编码的计算机可执行指令(114)，以使所述处理器(110)：
如果所述第一结果与所述第二结果匹配，则将所述第一结果发送给与所述第一处理装置(102)进行信号通信的外部系统(120)，以及
如果所述第一结果与所述第二结果不匹配，则在刷新所述高速缓冲存储器(104)之后，重复在所述第一处理装置(102)处接收所述第一数据的步骤。
8.一种用于利用与外部系统(120)进行信号通信的高数据完整性处理系统HDIPS(100)在辐射环境内进行高数据完整性处理的方法，该方法包括以下步骤：
对具有高耐辐射性的第一处理装置(102)执行周期性第一完整性检查，生成第一完整性结果；
与所述周期性第一完整性检查同时地对三重表决处理TVP装置(106)执行第二完整性检查，生成第二完整性结果；
将所述第一完整性结果与所述第二完整性结果进行比较；以及
如果所述第一完整性结果与所述第二完整性结果不匹配，则对所述第一处理装置(102)进行电源重置。
9.根据权利要求8所述的方法，所述方法还包括以下步骤：
在所述第一处理装置(102)处接收第一数据，
在第一时间值执行所述第一数据的第一计算，以生成第一结果，
在执行所述第一计算之后刷新所述高速缓冲存储器(104)，
在第二时间值执行所述第一数据的第二计算，以生成第二结果，
在第三时间值将所述第一结果与所述第二结果进行比较，
如果所述第一结果与所述第二结果不匹配，则刷新所述高速缓冲存储器(104)，
如果所述第一结果与所述第二结果不匹配，则在刷新所述高速缓冲存储器(104)之后，重复在所述第一处理装置(102)处接收所述第一数据的步骤，
如果所述第一结果与所述第二结果匹配，则将所述第一结果发送给与所述第一处理装置(102)进行信号通信的外部系统(120)，以及
其中，所述第二时间值在所述第一时间值之后，并且所述第三时间值在所述第二时间值之后。
10.根据权利要求9所述的方法，
其中，执行所述第一计算的步骤包括以下步骤：
在高速缓冲存储器(104)的一帧的、具有第一存储器地址的第一分区中执行所述第一计算，以及
在刷新所述高速缓冲存储器(104)之前，将所述第一结果存储在与所述第一处理装置(102)进行信号通信的纠错码ECC存储器(124)中，并且
其中，执行所述第二计算的步骤包括以下步骤：
在刷新所述高速缓冲存储器(104)之后，在所述高速缓冲存储器(104)的所述帧的、具有第二存储器地址的第二分区中执行所述第二计算。
11.根据权利要求10所述的方法，其中，对所述第一处理装置(102)执行所述周期性第一完整性检查的步骤包括以下步骤：
建立所述高速缓冲存储器(104)的所述帧的完整性分区，该完整性分区在所述第一分区之前位于所述帧的开头处，
在接收所述第一数据之前，针对所述第一处理装置(102)执行内置测试BIT，以及
对所述ECC存储器(124)进行数据检查。
12.根据权利要求11所述的方法，其中，对所述ECC存储器(124)进行数据检查的步骤包括以下步骤：
从所述ECC存储器(124)读取存储器值，
将所述存储器值与所述ECC存储器(124)的对应于所述存储器值的ECC值进行比较，
再生一再生ECC值，以及
将所述ECC值与所述再生ECC值进行比较。
13.根据权利要求12所述的方法，
其中，对所述第一处理装置(102)执行所述周期性第一完整性检查的步骤包括以下步骤：利用所述第一处理装置(102)内的第一线性反馈移位寄存器LFSR生成第一伪随机序列，
其中，对所述TVP装置(106)执行所述第二完整性检查的步骤包括以下步骤：利用所述TVP装置(106)内的第二线性反馈移位寄存器LFSR生成第二伪随机序列，
其中，将所述第一完整性结果与所述第二完整性结果进行比较的步骤包括以下步骤：将所述第一伪随机序列与所述第二伪随机序列进行比较，并且
其中，所述第一线性反馈移位寄存器LFSR和所述第二线性反馈移位寄存器LFSR包括对于二者来说相同的种子。
14.根据权利要求13所述的方法，所述方法还包括以下步骤：
在将所述第一结果发送给所述外部系统(120)之前，如果所述第一结果与所述第二结果匹配，则将所述第一结果与历史平均值进行比较，
如果所述第一结果与所述历史平均值不匹配，则刷新所述高速缓冲存储器(104)，
如果所述第一结果与所述历史平均值不匹配，则在刷新所述高速缓冲存储器(104)之后，重复在所述第一处理装置(102)处接收所述第一数据的步骤，
如果所述第一结果与所述历史平均值匹配，则确定所述第一结果是否在误差限度内，
如果所述第一结果不在所述误差限度内，则刷新所述高速缓冲存储器(104)，
如果所述第一结果不在所述误差限度内，则在刷新所述高速缓冲存储器(104)之后，重复在所述第一处理装置(102)处接收所述第一数据的步骤，
其中，将所述第一结果发送给所述外部系统(120)的步骤包括：如果所述第一结果与所述第二结果匹配，与所述历史平均值匹配，并且在所述误差限度内，则通过所述第一处理装置(102)进行发送。
15.一种交通工具，该交通工具包括根据权利要求1至7中的任一项所述的高数据完整性处理系统。
CN201810393318.9A 2017-05-15 2018-04-27 高数据完整性处理系统、方法和交通工具 Active CN108874571B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/595,844 2017-05-15
US15/595,844 US10740186B2 (en) 2017-05-15 2017-05-15 High data integrity processing system

Publications (2)

Publication Number Publication Date
CN108874571A true CN108874571A (zh) 2018-11-23
CN108874571B CN108874571B (zh) 2023-03-24

Family

ID=62089673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810393318.9A Active CN108874571B (zh) 2017-05-15 2018-04-27 高数据完整性处理系统、方法和交通工具

Country Status (5)

Country Link
US (1) US10740186B2 (zh)
EP (1) EP3404549B1 (zh)
JP (1) JP7204341B2 (zh)
KR (1) KR102658847B1 (zh)
CN (1) CN108874571B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109828449A (zh) * 2019-01-25 2019-05-31 杭州电子科技大学 一种三模冗余控制计算表决系统及方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200387467A1 (en) * 2018-02-28 2020-12-10 Mitsubishi Electric Corporation Output determination circuit
US11099936B2 (en) * 2018-09-11 2021-08-24 Embraer S.A. Aircraft integrated multi system electronic architecture
CN109979517A (zh) * 2019-03-07 2019-07-05 中科亿海微电子科技（苏州）有限公司 用于fpga的n模冗余配置存储单元电路
JP6729825B1 (ja) 2020-02-04 2020-07-22 オムロン株式会社 情報処理装置、制御方法およびプログラム
CN111324497B (zh) * 2020-02-20 2023-10-27 杭州涂鸦信息技术有限公司 一种linux系统分区自检方法及系统
US11424865B2 (en) * 2020-12-10 2022-08-23 Fisher-Rosemount Systems, Inc. Variable-level integrity checks for communications in process control environments
FR3118843A1 (fr) * 2021-01-13 2022-07-15 Dassault Aviation Systeme de transfert securise de donnees numeriques d'aeronef comprenant des systemes producteurs de donnees redondants, ensemble et procede associes
FR3120721B1 (fr) * 2021-03-10 2023-02-10 Airbus Helicopters Procédé de test d’un dispositif électroportatif

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768330A (zh) * 2003-04-14 2006-05-03 国际商业机器公司 具有容错地址和命令总线的高可靠性存储器模块
US20090116502A1 (en) * 2007-11-05 2009-05-07 Honeywell International Inc. Efficient triple modular redundancy on a braided ring
CN102708315A (zh) * 2011-02-18 2012-10-03 霍尼韦尔国际公司 用于安全上载文件到飞机上的方法和系统
CN104067287A (zh) * 2012-08-31 2014-09-24 英特尔公司 用于促进计算系统处的存储数据的无加密完整性保护的机制
JP2015154417A (ja) * 2014-02-18 2015-08-24 株式会社日立製作所 プログラマブル回路装置、コンフィギュレーション情報修復方法
CN105550131A (zh) * 2015-12-11 2016-05-04 中国航空工业集团公司西安航空计算技术研究所 一种基于有限状态机和arinc659总线的接口数据处理系统及方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US5086429A (en) * 1990-04-10 1992-02-04 Honeywell Inc. Fault-tolerant digital computing system with reduced memory redundancy
JP2822932B2 (ja) * 1995-05-29 1998-11-11 日本電気株式会社 ソフトウェア二重化処理装置
US6151336A (en) * 1998-02-11 2000-11-21 Sorrento Networks, Inc. Time division multiplexing expansion subsystem
US6247151B1 (en) * 1998-06-30 2001-06-12 Intel Corporation Method and apparatus for verifying that data stored in a memory has not been corrupted
US6298289B1 (en) * 1999-04-24 2001-10-02 The Boeing Company Integrated spacecraft control system and method
WO2001091438A1 (en) * 2000-05-19 2001-11-29 Synapse Wireless, Inc. Method and apparatus for generating dynamic graphical representations and real-time notification of the status of a remotely monitored system
US7133882B1 (en) * 2002-08-05 2006-11-07 Demandtec, Inc. Method and apparatus for creating and using a master catalog
US7246266B2 (en) * 2002-11-21 2007-07-17 Chris Sneed Method and apparatus for firmware restoration in modems
US7222270B2 (en) * 2003-01-10 2007-05-22 International Business Machines Corporation Method for tagging uncorrectable errors for symmetric multiprocessors
US7246289B2 (en) * 2003-09-30 2007-07-17 Nortel Networks Limited Memory integrity self checking in VT/TU cross-connect
US7415654B2 (en) * 2004-06-23 2008-08-19 Broadcom Corporation Data integrity checking
JP3897046B2 (ja) 2005-01-28 2007-03-22 横河電機株式会社 情報処理装置および情報処理方法
JP2006259935A (ja) 2005-03-15 2006-09-28 Denso Corp 演算異常判断機能付き演算装置
JP2007213718A (ja) * 2006-02-10 2007-08-23 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の検査方法
US8020124B2 (en) * 2006-11-20 2011-09-13 Sonics, Inc. Various methods and apparatuses for cycle accurate C-models of components
US7797575B2 (en) * 2007-04-04 2010-09-14 International Business Machines Corporation Triple voting cell processors for single event upset protection
US8155776B2 (en) * 2007-05-22 2012-04-10 Milliken & Company Automated randomized pattern generation using pre-defined design overlays and products produced thereby
US8264953B2 (en) * 2007-09-06 2012-09-11 Harris Stratex Networks, Inc. Resilient data communications with physical layer link aggregation, extended failure detection and load balancing
KR101515097B1 (ko) * 2008-03-05 2015-04-27 삼성전자주식회사 무결성 확인 코드를 사용하는 패스워드 시스템, 패스워드생성 방법 및 패스워드 확인 방법
KR100998314B1 (ko) * 2009-04-21 2010-12-03 서울대학교산학협력단 Ｓｒａｍ 기반의 ｆｐｇａ에서 오류를 검출하고 복구하는 논리회로
US8108721B2 (en) * 2009-11-24 2012-01-31 Honeywell International Inc. Architecture and method for hardware-assisted processor checkpointing and rollback
US8598840B2 (en) * 2010-04-15 2013-12-03 Launchpoint Energy And Power Llc Fault-tolerant battery management system, circuits and methods
US8370689B2 (en) * 2010-05-06 2013-02-05 Utc Fire & Security Americas Corporation, Inc. Methods and system for verifying memory device integrity
US8880460B2 (en) * 2010-12-31 2014-11-04 Neal King Rieffanaugh, Jr. DVIVD match audit system and 5 star event data recorder method thereof
US8887022B2 (en) * 2011-03-04 2014-11-11 Infineon Technologies Austria Ag Reliable data transmission with reduced bit error rate
KR101295770B1 (ko) * 2011-06-10 2013-08-12 김봉택 안전 무결성 확보를 위한 열차제어 시스템
KR101825568B1 (ko) * 2011-06-13 2018-02-05 웨스팅하우스 일렉트릭 컴퍼니 엘엘씨 논리 회로에서의 고장 검출 및 완화
CN102881324B (zh) * 2011-07-11 2015-07-08 澜起科技（上海）有限公司 写入电路、读取电路、内存缓冲器及内存条
WO2013057707A1 (en) * 2011-10-21 2013-04-25 Nelson Mandela Metropolitan University A method and circuit structure for suppressing single event transients or glitches in digital electronic circuits
US9858084B2 (en) * 2013-03-15 2018-01-02 Bitmicro Networks, Inc. Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory
WO2015092487A1 (en) * 2013-12-18 2015-06-25 Freescale Semiconductor, Inc. Storage element with storage and clock tree monitoring circuit and methods therefor
US9318221B2 (en) * 2014-04-03 2016-04-19 Winbound Electronics Corporation Memory device with secure test mode
US9672880B2 (en) * 2014-06-16 2017-06-06 Honeywell International Inc. Radiation upset detection
US9467144B2 (en) * 2014-07-24 2016-10-11 Arizona Board Of Regents On Behalf Of Arizona State University Radiation hardened digital circuit
KR101621931B1 (ko) * 2014-12-19 2016-05-17 한국인터넷진흥원 스마트 그리드에서의 전력정보 송수신 시스템
CN106295257A (zh) * 2015-06-29 2017-01-04 中兴通讯股份有限公司 一种被加固软件的认证方法及装置
US20170265836A1 (en) * 2015-07-15 2017-09-21 Medic Vision Imaging Solutions Ltd. Computed tomography radiation dose checker
US9678150B2 (en) * 2015-10-27 2017-06-13 Xilinx, Inc. Methods and circuits for debugging circuit designs
DE102016200382A1 (de) * 2016-01-14 2017-07-20 Siemens Aktiengesellschaft Verfahren zur Überprüfung einer Sicherheitseinstufung eines ersten Geräts mit Hilfe eines digitalen Zertifikats, ein erstes und zweites Gerät sowie eine Zertifikat-Ausstellungsvorrichtung
US10855759B2 (en) * 2016-01-26 2020-12-01 Pure Storage, Inc. Utilizing a hierarchical index in a dispersed storage network
DE102016205289A1 (de) * 2016-03-31 2017-10-05 Siemens Aktiengesellschaft Verfahren, Prozessor und Gerät zur Integritätsprüfung von Nutzerdaten
US10242197B2 (en) * 2016-09-23 2019-03-26 Intel Corporation Methods and apparatus to use a security coprocessor for firmware protection
CN106301967B (zh) * 2016-10-25 2019-10-15 杭州华为数字技术有限公司 一种数据同步方法及带外管理设备
CN106776105B (zh) * 2016-11-15 2020-02-21 惠州Tcl移动通信有限公司 一种系统启动文件的校验及编译方法
JP6736456B2 (ja) * 2016-11-17 2020-08-05 キオクシア株式会社 情報処理装置およびプログラム
KR102568514B1 (ko) * 2017-01-17 2023-08-21 삼성전자주식회사 전자 장치와 이의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768330A (zh) * 2003-04-14 2006-05-03 国际商业机器公司 具有容错地址和命令总线的高可靠性存储器模块
US20090116502A1 (en) * 2007-11-05 2009-05-07 Honeywell International Inc. Efficient triple modular redundancy on a braided ring
CN102708315A (zh) * 2011-02-18 2012-10-03 霍尼韦尔国际公司 用于安全上载文件到飞机上的方法和系统
CN104067287A (zh) * 2012-08-31 2014-09-24 英特尔公司 用于促进计算系统处的存储数据的无加密完整性保护的机制
JP2015154417A (ja) * 2014-02-18 2015-08-24 株式会社日立製作所 プログラマブル回路装置、コンフィギュレーション情報修復方法
CN105550131A (zh) * 2015-12-11 2016-05-04 中国航空工业集团公司西安航空计算技术研究所 一种基于有限状态机和arinc659总线的接口数据处理系统及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"产品新闻", 《消费电子》 *
常德显等: "基于扩展LS~2的可信虚拟平台信任链分析", 《通信学报》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109828449A (zh) * 2019-01-25 2019-05-31 杭州电子科技大学 一种三模冗余控制计算表决系统及方法

Also Published As

Publication number Publication date
US10740186B2 (en) 2020-08-11
CN108874571B (zh) 2023-03-24
EP3404549B1 (en) 2021-10-13
EP3404549A1 (en) 2018-11-21
JP7204341B2 (ja) 2023-01-16
KR20180125406A (ko) 2018-11-23
US20180329780A1 (en) 2018-11-15
JP2019008781A (ja) 2019-01-17
KR102658847B1 (ko) 2024-04-17

Similar Documents

Publication Publication Date Title
CN108874571A (zh) 高数据完整性处理系统
Hillier et al. Error Detection and Correction On‐Board Nanosatellites Using Hamming Codes
Mutlu et al. Rowhammer: A retrospective
US20100169886A1 (en) Distributed memory synchronized processing architecture
Label et al. Single-event-effect mitigation from a system perspective
CN103971732A (zh) 监控fpga的单粒子翻转效应并纠正重加载的方法及系统
Allen et al. Single-event upset (SEU) results of embedded error detect and correct enabled block random access memory (block RAM) within the xilinx XQR5VFX130
Sánchez-Macián et al. Combined SEU and SEFI protection for memories using orthogonal latin square codes
Zhao et al. Fine-grained module-based error recovery in FPGA-based TMR systems
Roberts et al. FAULTSIM: A fast, configurable memory-resilience simulator
Li et al. Accelerating soft-error-rate (ser) estimation in the presence of single event transients
Cetin et al. Towards bounded error recovery time in FPGA-based TMR circuits using dynamic partial reconfiguration
US9043683B2 (en) Error protection for integrated circuits
Ibrahim et al. Evaluation of SRAM based FPGA performance by simulating SEU through fault injection
Wei et al. A novel scheme for tolerating single event/multiple bit upsets (SEU/MBU) in non-volatile memories
Maestro et al. Study of the effects of MBUs on the reliability of a 150 nm SRAM device
Venkataraman et al. Multi-directional error correction schemes for SRAM-based FPGAs
CN110007738B (zh) 适用于敏感电路的抗瞬时电离辐射复位后运行状态重构方法
Han et al. READ: Reliability enhancement in 3D-Memory exploiting asymmetric SER distribution
Wei et al. Dynamic partial<? show [AQ ID= Q1]?> reconfiguration scheme for fault‐tolerant FFT processor based on FPGA
Guertin et al. Radiation specification and testing of heterogenous microprocessor socs
Cui et al. Mitigating single event upset method for Zynq MPSoC
Bentoutou A real time low complexity codec for use in low Earth orbit small satellite missions
LaBel Single event effect criticality analysis
Fouad et al. Context-aware resources placement for SRAM-based FPGA to minimize checkpoint/recovery overhead

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant