CN108845765B - 一种nand数据读取方法、系统、设备及存储介质 - Google Patents

一种nand数据读取方法、系统、设备及存储介质 Download PDF

Info

Publication number
CN108845765B
CN108845765B CN201810548608.6A CN201810548608A CN108845765B CN 108845765 B CN108845765 B CN 108845765B CN 201810548608 A CN201810548608 A CN 201810548608A CN 108845765 B CN108845765 B CN 108845765B
Authority
CN
China
Prior art keywords
target
reading
nand
bit rate
error bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810548608.6A
Other languages
English (en)
Other versions
CN108845765A (zh
Inventor
秦文政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810548608.6A priority Critical patent/CN108845765B/zh
Publication of CN108845765A publication Critical patent/CN108845765A/zh
Application granted granted Critical
Publication of CN108845765B publication Critical patent/CN108845765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

本发明公开了一种NAND数据读取方法、系统、设备及存储介质，其中该方法包括：获取目标NAND的错误比特率与存储时长的对应关系，存储时长为目标数据刚存储至目标NAND的时刻与目标数据被读取的时刻间的时长；根据对应关系及目标错误比特率数值确定每次对目标NAND进行读操作的读取时刻，读取时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值；按照读取时刻对目标NAND进行读操作。与现有技术相比，本发明公开的一种NAND数据读取方法、系统、设备及计算机可读存储介质均不需要复杂的读出错处理算法对NAND上的数据进行纠错，在一定程度上降低了NAND的读时延。

Description

一种NAND数据读取方法、系统、设备及存储介质
技术领域
本发明涉及存储技术领域，更具体地说，涉及一种NAND数据读取方法、系统、设备及存储介质。
背景技术
在NAND(计算机闪存设备)，如3D TLC NAND等的使用过程中，当NAND的某一block中写入的数据长时间不被读取，经过一定时间后，第一次读取该block上的数据时，会有较高的错误比特率(bit error rate，BER)。
为了降低第一次读取NAND上的数据时的错误比特率，现有的一种方法是通过复杂的读出错处理算法对NAND上的数据进行纠错。
然而，复杂的读出错处理算法会使得NAND的读时延延长，影响NAND的读性能。
综上所述，如何降低NAND的读时延是目前本领域技术人员亟待解决的问题。
发明内容
本发明的目的是提供一种NAND数据读取方法，其能在一定程度上解决如何降低NAND读延时的技术问题。本发明还提供了一种NAND数据读取系统、设备及计算机可读存储介质。
为了实现上述目的，本发明提供如下技术方案：
一种NAND数据读取方法，包括：
获取目标NAND的错误比特率与存储时长的对应关系，所述存储时长为目标数据刚存储至所述目标NAND的时刻与所述目标数据被读取的时刻间的时长；
根据所述对应关系及目标错误比特率数值确定每次对所述目标NAND进行读操作的读取时刻，所述读取时刻对应的所述目标NAND的错误比特率数值小于等于所述目标错误比特率数值；
按照所述读取时刻对所述目标NAND进行读操作。
优选的，所述根据所述对应关系及目标错误比特率数值确定每次对所述目标NAND进行读操作的读取时刻，所述按照所述读取时刻对所述目标NAND进行读操作，包括：
根据所述对应关系及所述目标错误比特率数值确定对所述目标NAND进行读操作的初始时刻及读取间隔，所述初始时刻对应的所述目标NAND的错误比特率数值小于等于所述目标错误比特率数值，所述读取间隔小于等于所述目标错误比特率数值的存储时长；
按照所述初始时刻及所述读取间隔对所述目标NAND进行读操作。
优选的，所述根据所述对应关系及所述目标错误比特率数值确定对所述目标NAND进行读操作的初始时刻及读取间隔，包括：
根据所述对应关系，确定数值小于所述目标错误比特率数值的任一错误比特率所对应的时刻为所述初始时刻，确定所述目标错误比特率数值的存储时长为所述读取间隔。
优选的，所述根据所述对应关系及所述目标错误比特率数值确定对所述目标NAND进行读操作的初始时刻及读取间隔，包括：
根据所述对应关系，确定数值比所述目标错误比特率数值小第一数值的错误比特率所对应的时刻为所述初始时刻，确定所述目标错误比特率数值的存储时长为所述读取间隔。
优选的，所述根据所述对应关系及所述目标错误比特率数值确定对所述目标NAND进行读操作的初始时刻及读取间隔，包括：
根据所述对应关系，确定数值比所述目标错误比特率数值小第一数值的错误比特率所对应的时刻为所述初始时刻，确定数值比所述目标错误比特率数值的存储时长小第二数值的时长为所述读取间隔。
优选的，所述获取目标NAND的错误比特率与存储时长的对应关系，包括：
获取所述目标NAND的错误比特率随所述存储时长的变化曲线图。
优选的，所述获取目标NAND的错误比特率与存储时长的对应关系，包括：
获取测试数据；
将所述测试数据写入至所述目标NAND中；
分别在不同存储时长下对所述测试数据进行读操作，并测量所述目标NAND的错误比特率数值；
生成并保存所述目标NAND的错误比特率与所述存储时长间的对应关系。
一种NAND数据读取系统，包括：
获取模块，用于获取目标NAND的错误比特率与存储时长的对应关系，所述存储时长为目标数据刚存储至所述目标NAND的时刻与所述目标数据被读取的时刻间的时长；
确定模块，用于根据所述对应关系及目标错误比特率数值确定每次对所述目标NAND进行读操作的读取时刻，所述读取时刻对应的所述目标NAND的错误比特率数值小于等于所述目标错误比特率数值；
读取模块，用于按照所述读取时刻对所述目标NAND进行读操作。
一种NAND数据读取设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上任一所述的数据读取方法的步骤。
一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时实现如上任一所述的NAND数据读取方法的步骤。
本发明提供的一种NAND数据读取方法，先获取目标NAND的错误比特率与存储时长的对应关系，然后根据对应关系及目标错误比特率数值确定每次对目标NAND进行读操作的读取时刻，最后按照读取时刻对目标NAND进行读操作。由于每次对目标NAND进行读操作后，相当于重新对目标NAND进行了充放电，使得目标NAND的错误比特率重新开始累增，而读取时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值，也即每次在目标NAND的错误比特率数值未增长到目标错误比特率数值时便对目标NAND进行读操作，之后目标NAND的错误比特率重新进行累增，也即通过每次在读取时刻对目标NAND进行读操作，使得任意时刻下目标NAND的错误比特率不会超过目标错误比特率，与现有技术相比，不需要复杂的读出错处理算法对NAND上的数据进行纠错，从而可以在一定程度上降低NAND的读时延。本发明提供的一种NAND数据读取系统、设备及计算机可读存储介质也解决了相应技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种NAND数据读取方法的流程图；
图2为本发明实施例提供的一种NAND数据读取系统的结构示意图；
图3为本发明实施例提供的一种NAND数据读取设备的结构示意图；
图4为本发明实施例提供的另一种NAND数据读取设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的申请人发现，存储在NAND中的数据的错误比特率随着存储时长先增长，增长至最大值后保持不变，且对NAND中存储时间较长的数据进行读操作后，该数据的错误比特率重新从最初值开始增长，增长至最大值后保持不变，本发明的申请人根据自身发现的NAND中数据的错误比特率随存储时长的变化关系提出了一种NAND数据读取方法，来控制任意时刻下目标NAND的错误比特率数值不超过目标错误比特率数值。
本发明实施例提供的一种NAND数据读取方法中各个步骤的动作执行主体可以为本发明实施例提供的一种NAND数据读取系统，而该系统可以内置于计算机、服务器等中，所以本发明实施例提供的一种NAND数据读取方法中各个步骤的动作执行主体可以为内置了该系统的计算机、服务器等。为了描述方便，这里将本发明实施例提供的一种NAND数据读取方法中各个步骤的动作执行主体设为本发明实施例提供的一种NAND数据读取系统，简称为读取系统。
现有技术中，当需要对目标NAND中存储较长时间的目标数据进行读操作时，会判断此时目标NAND的错误比特率是否在允许阈值内，若否，为了保证读取的数据的准确性，会使用纠错算法来对此时读取的目标数据进行纠错。然而，由于纠错算法的复杂性，借助纠错算法对目标数据纠错会消耗大量时间，从而使得对目标NAND的读时延增大。而本发明实施例提供的一种NAND数据读取方法不需要使用纠错算法对目标数据进行纠错，与现有技术相比，可在一定程度上降低目标NAND的读时延。
请参阅图1，图1为本发明实施例提供的一种NAND数据读取方法的流程图。
本发明实施例提供的一种NAND数据读取方法，可以包括以下步骤：
步骤S101：获取目标NAND的错误比特率与存储时长的对应关系，存储时长为目标数据刚存储至目标NAND的时刻与目标数据被读取的时刻间的时长。
由于不同的NAND的错误比特率与存储时长的对应关系不同，所以读取系统需要先获取目标NAND的错误比特率与存储时长间的对应关系。这里所说的目标NAND指的是当前读取系统所要读取的NAND，相应的，目标数据指的是存储在目标NAND中的数据。这里所说的目标NAND的错误比特率与存储时长间的对应关系可以预先保存在存储器或读取系统自身中，这样读取系统只需直接在存储器或自身中获取目标NAND的错误比特率与存储时长间的对应关系，使得获取该对应关系的速度较快，进而在一定程度上提高本发明提供的一种NAND数据读取方法的效率。当然，该对应关系也可保存在云端等，读取系统每次从云端获取自身所需的读取时刻。
步骤S102：根据对应关系及目标错误比特率数值确定每次对目标NAND进行读操作的读取时刻，读取时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值。
读取系统在获取目标NAND的错误比特率与存储时长的对应关系后，便可以根据该对应关系及目标错误比特率数值确定每次对目标NAND进行读操作的读取时刻，每个读取时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值。这里所说的目标错误比特率数值指的是外界对目标NAND进行读操作时所允许的错误比特率数值。由于读取系统对目标NAND进行一次读操作后，目标NAND的错误比特率会从最初值开始累增，所以为了保证外界对目标NAND进行读操作的错误比特率数值小于等于目标错误比特率数值，读取系统需要多次对目标NAND进行读操作，从而使得目标NAND的错误比特率数值永远小于等于目标比特率数值。此外，每个读取时刻对应的目标NAND的错误比特率数值可以相同也可以不同，但其均应小于等于目标错误比特率数值。具体应用场景中，各个读取时刻可以以表格等的形式存储在读取系统中。
步骤S103：按照读取时刻对目标NAND进行读操作。
读取系统在确定了每次对目标NAND进行读操作的读取时刻后，便可按照确定的读取时刻对目标NAND进行读操作。
本发明提供的一种NAND数据读取方法，先获取目标NAND的错误比特率与存储时长的对应关系，然后根据对应关系及目标错误比特率数值确定每次对目标NAND进行读操作的读取时刻，最后按照读取时刻对目标NAND进行读操作。由于每次对目标NAND进行读操作后，相当于重新对目标NAND进行了充放电，使得目标NAND的错误比特率重新开始累增，而读取时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值，也即每次在目标NAND的错误比特率数值未增长到目标错误比特率数值时便对目标NAND进行读操作，之后目标NAND的错误比特率重新进行累增，也即通过每次在读取时刻对目标NAND进行读操作，使得任意时刻下目标NAND的错误比特率不会超过目标错误比特率数值，与现有技术相比，不需要复杂的读出错处理算法对NAND上的数据进行纠错，从而可以在一定程度上降低NAND的读时延。
本发明实施例提供的一种NAND数据读取方法中，根据对应关系及目标错误比特率数值确定每次对目标NAND进行读操作的读取时刻，按照读取时刻对目标NAND进行读操作，具体可以为：
根据对应关系及目标错误比特率数值确定对目标NAND进行读操作的初始时刻及读取间隔，初始时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值，读取间隔小于等于目标错误比特率数值的存储时长；
按照初始时刻及读取间隔对目标NAND进行读操作。
为了减缓读取系统存储各个读取时刻的存储压力，读取系统可以先确定对目标NAND进行读操作的初始时刻，然后再确定相邻两次对目标NAND进行读操作的读取间隔，之后根据初始时刻及读取间隔来在各个读取时刻对目标NAND进行读操作。具体应用场景中，读取系统可以借助条件函数来执行读取操作，在一定程度上提高根据读取时刻对目标NAND进行读操作的效率，比如将初始时刻作为当前时刻，在当前时刻执行对目标NAND的读操作，之后依次将当前时刻与读取间隔的和作为当前时刻，在当前时刻执行对目标NAND的读操作，循环往复，直至满足读操作的停止条件。此外，读取间隔可以是某一一成不变的数值，也可以是随时间变化的数值，具体情况可以根据实际需要确定。
实际应用中，为了简便确定初始时刻及读取间隔的确定过程，本发明实施例提供的一种NAND数据读取方法中，根据对应关系及目标错误比特率数值确定对目标NAND进行读操作的初始时刻及读取间隔，具体可以为：
根据对应关系，确定数值小于目标错误比特率数值的任一错误比特率所对应的时刻为初始时刻，确定目标错误比特率数值的存储时长为读取间隔。
实际应用中，为了简便确定初始时刻及读取间隔的确定过程，本发明实施例提供的一种NAND数据读取方法中，根据对应关系及目标错误比特率数值确定对目标NAND进行读操作的初始时刻及读取间隔，具体可以为：
根据对应关系，确定数值比目标错误比特率数值小第一数值的错误比特率所对应的时刻为初始时刻，确定目标错误比特率数值的存储时长为读取间隔。
具体应用场景中，在外界允许目标错误比特率数值存在误差时，这里所说的第一数值可以为外界所允许的目标错误比特率数值的最大误差值。
实际应用中，为了简便确定初始时刻及读取间隔的确定过程，本发明实施例提供的一种NAND数据读取方法中，根据对应关系及目标错误比特率数值确定对目标NAND进行读操作的初始时刻及读取间隔，具体可以为：
根据对应关系，确定数值比目标错误比特率数值小第一数值的错误比特率所对应的时刻为初始时刻，确定数值比目标错误比特率数值的存储时长小第二数值的时长为读取间隔。
具体应用场景中，在外界允许目标错误比特率数值存在误差时，这里所说的第一数值可以为外界所允许的目标错误比特率数值的最大误差值。这里所说的第二数值可以为读取系统对目标NAND进行读操作所需时长的倍数值，比如读取系统对目标NAND进行读操作所需时长的两倍数值等。
实际应用中，为了读取系统准确、直观的根据目标NAND的错误比特率与存储时长的对应关系来确定各个读取时刻，本发明实施例提供的一种NAND数据读取方法中，获取目标NAND的错误比特率与存储时长的对应关系，具体可以为：
获取目标NAND的错误比特率随存储时长的变化曲线图。
由于目标NAND的错误比特率随存储时长的变化曲线图中准确记载了每个存储时长下，目标NAND的错误比特率数值，所以读取系统可以根据NAND的错误比特率与存储时长的变化曲线图来准确、直观的确定每个读取时刻。
由于每个NAND的性能差异，预先得到每一个NAND的错误比特率与存储时长间的对应关系较为困难，所以本发明实施例提供的一种NAND数据读取方法中，获取目标NAND的错误比特率与存储时长的对应关系，具体可以为：
获取测试数据；
将测试数据写入至目标NAND中；
分别在不同存储时长下对测试数据进行读操作，并测量目标NAND的错误比特率数值；
生成并保存目标NAND的错误比特率与存储时长间的对应关系。
此外，通过在目标NAND中写入测试数据，然后在不同存储时长下对测试数据进行读操作，测量目标NAND的错误比特率数值，最后生成并保存目标NAND的错误比特率与存储时长间的对应关系，由于该对应关系是对目标NAND实时测量得到的，在测量过程中考虑到了目标NAND自身性能随时间的变化关系，避免了目标NAND自身性能对该对应关系的影响，使得测量得到的该对应关系为最符合目标NAND性能的对应关系，从而可以在一定程度上提高本发明实施例提供的一种NAND数据方法的准确率。
本发明还提供了一种NAND数据读取系统，其具有本发明实施例提供的一种NAND数据读取方法具有的对应效果。请参阅图2，图2为本发明实施例提供的一种NAND数据读取系统的结构示意图。
本发明实施例提供的一种NAND数据读取系统，可以包括：
获取模块101，用于获取目标NAND的错误比特率与存储时长的对应关系，存储时长为目标数据刚存储至目标NAND的时刻与目标数据被读取的时刻间的时长；
确定模块102，用于根据对应关系及目标错误比特率数值确定每次对目标NAND进行读操作的读取时刻，读取时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值；
读取模块103，用于按照读取时刻对目标NAND进行读操作。
本发明实施例提供的一种NAND数据读取系统中，确定模块可以包括：
确定单元，用于根据对应关系及目标错误比特率数值确定对目标NAND进行读操作的初始时刻及读取间隔，初始时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值，读取间隔小于等于目标错误比特率数值的存储时长；
相应的，读取模块可以包括：
读取单元，用于按照初始时刻及读取间隔对目标NAND进行读操作。
本发明实施例提供的一种NAND数据读取系统中，确定单元可以包括：
第一确定子单元，用于根据对应关系，确定数值小于目标错误比特率数值的任一错误比特率所对应的时刻为初始时刻，确定目标错误比特率数值的存储时长为读取间隔。
本发明实施例提供的一种NAND数据读取系统中，确定单元可以包括：
第二确定子单元，用于根据对应关系，确定数值比目标错误比特率数值小第一数值的错误比特率所对应的时刻为初始时刻，确定目标错误比特率数值的存储时长为读取间隔。
本发明实施例提供的一种NAND数据读取系统中，确定单元可以包括：
第三确定子单元，用于根据对应关系，确定数值比目标错误比特率数值小第一数值的错误比特率所对应的时刻为初始时刻，确定数值比目标错误比特率数值的存储时长小第二数值的时长为读取间隔。
本发明实施例提供的一种NAND数据读取系统中，获取模块可以包括：
第一获取单元，用于获取目标NAND的错误比特率随存储时长的变化曲线图。
本发明实施例提供的一种NAND数据读取系统中，获取模块可以包括：
第二获取单元，用于获取测试数据；
写入单元，用于将测试数据写入至目标NAND中；
读操作单元，用于分别在不同存储时长下对测试数据进行读操作，并测量目标NAND的错误比特率数值；
生成单元，用于生成并保存目标NAND的错误比特率与存储时长间的对应关系。
本发明还提供了一种NAND数据读取设备及计算机可读存储介质，其均具有本发明实施例提供的一种NAND数据读取方法具有的对应效果。请参阅图3，图3为本发明实施例提供的一种NAND数据读取设备的结构示意图。
本发明实施例提供的一种NAND数据读取设备，可以包括存储器201、处理器202；处理器202执行存储器201中的计算机程序时实现如下步骤：
获取目标NAND的错误比特率与存储时长的对应关系，存储时长为目标数据刚存储至目标NAND的时刻与目标数据被读取的时刻间的时长；
根据对应关系及目标错误比特率数值确定每次对目标NAND进行读操作的读取时刻，读取时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值；
按照读取时刻对目标NAND进行读操作。
本申请实施例提供的一种NAND数据读取设备中，处理器202执行存储器201中存储的计算机子程序时，还具体用于实现如下步骤：根据对应关系及目标错误比特率数值确定对目标NAND进行读操作的初始时刻及读取间隔，初始时刻对应的目标NAND的错误比特率数值小于等于目标错误比特率数值，读取间隔小于等于目标错误比特率数值的存储时长；按照初始时刻及读取间隔对目标NAND进行读操作。
本申请实施例提供的一种NAND数据读取设备中，处理器202执行存储器201中存储的计算机子程序时，还具体用于实现如下步骤：根据对应关系，确定数值小于目标错误比特率数值的任一错误比特率所对应的时刻为初始时刻，确定目标错误比特率数值的存储时长为读取间隔。
本申请实施例提供的一种NAND数据读取设备中，处理器202执行存储器201中存储的计算机子程序时，还具体用于实现如下步骤：根据对应关系，确定数值比目标错误比特率数值小第一数值的错误比特率所对应的时刻为初始时刻，确定目标错误比特率数值的存储时长为读取间隔。
本申请实施例提供的一种NAND数据读取设备中，处理器202执行存储器201中存储的计算机子程序时，还具体用于实现如下步骤：根据对应关系，确定数值比目标错误比特率数值小第一数值的错误比特率所对应的时刻为初始时刻，确定数值比目标错误比特率数值的存储时长小第二数值的时长为读取间隔。
本申请实施例提供的一种NAND数据读取设备中，处理器202执行存储器201中存储的计算机子程序时，还具体用于实现如下步骤：获取目标NAND的错误比特率随存储时长的变化曲线图。
本申请实施例提供的一种NAND数据读取设备中，处理器202执行存储器201中存储的计算机子程序时，还具体用于实现如下步骤：获取测试数据；将测试数据写入至目标NAND中；分别在不同存储时长下对测试数据进行读操作，并测量目标NAND的错误比特率数值；生成并保存目标NAND的错误比特率与存储时长间的对应关系。
请参阅图4，本申请实施例提供的另一种NAND数据读取设备中还可以包括：与处理器202连接的输入端口203，用于传输外界输入的命令至处理器202；与处理器202连接的显示单元204，用于显示处理器202的处理结果至外界；与处理器202连接的通信模块205，用于实现NAND数据读取设备与外界的通信。显示单元202可以为显示面板、激光扫描使显示器等；通信模块205所采用的通信方式包括但不局限于移动高清链接技术(HML)、通用串行总线(USB)、高清多媒体接口(HDMI)、无线连接：无线保真技术(WiFi)、蓝牙通信技术、低功耗蓝牙通信技术、基于IEEE802.11s的通信技术。
本发明实施例提供的一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序，计算机程序被处理器执行时实现如上任一实施例所描述的NAND数据读取方法的步骤。这里所说的计算机可读存储介质包括随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质。
本发明实施例提供的一种NAND数据读取系统、设备及计算机可读存储介质中相关部分的说明请参见本发明实施例提供的一种NAND数据读取方法中对应部分的详细说明，在此不再赘述。另外，本发明实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种NAND数据读取方法，其特征在于，包括：
获取目标NAND的错误比特率与存储时长的对应关系，所述存储时长为目标数据刚存储至所述目标NAND的时刻与所述目标数据被读取的时刻间的时长；
根据所述对应关系及目标错误比特率数值确定每次对所述目标NAND进行读操作的读取时刻，所述读取时刻对应的所述目标NAND的错误比特率数值小于等于所述目标错误比特率数值；
按照所述读取时刻对所述目标NAND进行读操作；
其中，所述根据所述对应关系及目标错误比特率数值确定每次对所述目标NAND进行读操作的读取时刻，所述按照所述读取时刻对所述目标NAND进行读操作，包括：
根据所述对应关系及所述目标错误比特率数值确定对所述目标NAND进行读操作的初始时刻及读取间隔，所述初始时刻对应的所述目标NAND的错误比特率数值小于等于所述目标错误比特率数值，所述读取间隔小于等于所述目标错误比特率数值的存储时长；
按照所述初始时刻及所述读取间隔对所述目标NAND进行读操作。
2.根据权利要求1所述的方法，其特征在于，所述根据所述对应关系及所述目标错误比特率数值确定对所述目标NAND进行读操作的初始时刻及读取间隔，包括：
根据所述对应关系，确定数值小于所述目标错误比特率数值的任一错误比特率所对应的时刻为所述初始时刻，确定所述目标错误比特率数值的存储时长为所述读取间隔。
3.根据权利要求1所述的方法，其特征在于，所述根据所述对应关系及所述目标错误比特率数值确定对所述目标NAND进行读操作的初始时刻及读取间隔，包括：
根据所述对应关系，确定数值比所述目标错误比特率数值小第一数值的错误比特率所对应的时刻为所述初始时刻，确定所述目标错误比特率数值的存储时长为所述读取间隔。
4.根据权利要求1所述的方法，其特征在于，所述根据所述对应关系及所述目标错误比特率数值确定对所述目标NAND进行读操作的初始时刻及读取间隔，包括：
根据所述对应关系，确定数值比所述目标错误比特率数值小第一数值的错误比特率所对应的时刻为所述初始时刻，确定数值比所述目标错误比特率数值的存储时长小第二数值的时长为所述读取间隔。
5.根据权利要求1至4任一项所述的方法，其特征在于，所述获取目标NAND的错误比特率与存储时长的对应关系，包括：
获取所述目标NAND的错误比特率随所述存储时长的变化曲线图。
6.根据权利要求5所述的方法，其特征在于，所述获取目标NAND的错误比特率与存储时长的对应关系，包括：
获取测试数据；
将所述测试数据写入至所述目标NAND中；
分别在不同存储时长下对所述测试数据进行读操作，并测量所述目标NAND的错误比特率数值；
生成并保存所述目标NAND的错误比特率与所述存储时长间的对应关系。
7.一种NAND数据读取系统，其特征在于，包括：
获取模块，用于获取目标NAND的错误比特率与存储时长的对应关系，所述存储时长为目标数据刚存储至所述目标NAND的时刻与所述目标数据被读取的时刻间的时长；
确定模块，用于根据所述对应关系及目标错误比特率数值确定每次对所述目标NAND进行读操作的读取时刻，所述读取时刻对应的所述目标NAND的错误比特率数值小于等于所述目标错误比特率数值；
读取模块，用于按照所述读取时刻对所述目标NAND进行读操作；
其中，所述确定模块包括：
确定单元，用于根据所述对应关系及所述目标错误比特率数值确定对所述目标NAND进行读操作的初始时刻及读取间隔，所述初始时刻对应的所述目标NAND的错误比特率数值小于等于所述目标错误比特率数值，所述读取间隔小于等于所述目标错误比特率数值的存储时长；
按照所述初始时刻及所述读取间隔对所述目标NAND进行读操作。
8.一种NAND数据读取设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至6任一项所述的数据读取方法的步骤。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的NAND数据读取方法的步骤。
CN201810548608.6A 2018-05-31 2018-05-31 一种nand数据读取方法、系统、设备及存储介质 Active CN108845765B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810548608.6A CN108845765B (zh) 2018-05-31 2018-05-31 一种nand数据读取方法、系统、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810548608.6A CN108845765B (zh) 2018-05-31 2018-05-31 一种nand数据读取方法、系统、设备及存储介质

Publications (2)

Publication Number Publication Date
CN108845765A CN108845765A (zh) 2018-11-20
CN108845765B true CN108845765B (zh) 2021-06-29

Family

ID=64210230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810548608.6A Active CN108845765B (zh) 2018-05-31 2018-05-31 一种nand数据读取方法、系统、设备及存储介质

Country Status (1)

Country Link
CN (1) CN108845765B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112860185B (zh) * 2021-01-29 2022-11-25 西藏宁算科技集团有限公司 基于lru算法的高可用缓存方法、存储装置以及电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301427A (zh) * 2009-04-08 2011-12-28 国际商业机器公司 分析来自具有有限耐久性和/或保持性的存储器设备的监视数据信息
CN103632730A (zh) * 2012-08-21 2014-03-12 西部数据技术公司 使用参考块的固态驱动保持监控器
CN103917964A (zh) * 2011-11-02 2014-07-09 国立大学法人东京大学 存储控制器和数据存储装置
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化
CN105321572A (zh) * 2014-07-04 2016-02-10 三星电子株式会社 存储设备及其读取方法
CN106547491A (zh) * 2016-11-22 2017-03-29 郑州云海信息技术有限公司 一种固态硬盘中数据搬移的方法及系统
CN107015915A (zh) * 2015-10-28 2017-08-04 威盛电子股份有限公司 非易失性存储器装置及其控制方法
CN107526543A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 形性存储设备
CN107705814A (zh) * 2017-09-20 2018-02-16 深圳市致存微电子企业（有限合伙） 闪存读阈值预测电平确定方法、设备及可读存储介质
CN107748722A (zh) * 2017-09-30 2018-03-02 华中科技大学 一种保证固态硬盘中数据持续性的自适应数据刷新方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301427A (zh) * 2009-04-08 2011-12-28 国际商业机器公司 分析来自具有有限耐久性和/或保持性的存储器设备的监视数据信息
CN103917964A (zh) * 2011-11-02 2014-07-09 国立大学法人东京大学 存储控制器和数据存储装置
CN103632730A (zh) * 2012-08-21 2014-03-12 西部数据技术公司 使用参考块的固态驱动保持监控器
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化
CN105321572A (zh) * 2014-07-04 2016-02-10 三星电子株式会社 存储设备及其读取方法
CN107015915A (zh) * 2015-10-28 2017-08-04 威盛电子股份有限公司 非易失性存储器装置及其控制方法
CN107526543A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 形性存储设备
CN106547491A (zh) * 2016-11-22 2017-03-29 郑州云海信息技术有限公司 一种固态硬盘中数据搬移的方法及系统
CN107705814A (zh) * 2017-09-20 2018-02-16 深圳市致存微电子企业（有限合伙） 闪存读阈值预测电平确定方法、设备及可读存储介质
CN107748722A (zh) * 2017-09-30 2018-03-02 华中科技大学 一种保证固态硬盘中数据持续性的自适应数据刷新方法

Also Published As

Publication number Publication date
CN108845765A (zh) 2018-11-20

Similar Documents

Publication Publication Date Title
CN108363640B (zh) 数据校验方法及装置、计算机可读存储介质
US20220129288A1 (en) Method and apparatus for determining the capacity of an application cluster
US10116746B2 (en) Data storage method and network interface card
US9535607B2 (en) Semiconductor system performing status read for semiconductor device and operating method thereof
US11068169B2 (en) Data storage device and method for memory operation and iterative polling
CN107438832B (zh) 一种数据刷新方法、装置及计算机可读存储介质
CN105242879A (zh) 一种数据存储方法以及协议服务器
WO2023202355A1 (zh) 一种基于边界面塑性模型的土体状态数据计算方法及装置
CN108845765B (zh) 一种nand数据读取方法、系统、设备及存储介质
CN110572164B (zh) Ldpc译码方法、装置、计算机设备及存储介质
US10949130B2 (en) Virtual solid state storage system with solid state storage error emulation
CN105094742B (zh) 一种写数据的方法和设备
CN113489570A (zh) 一种PCIe链路的数据传输方法、装置及设备
CN113946480A (zh) 一种i2c总线的检测装置和方法
CN111143240B (zh) 图像存储方法、系统及终端设备
CN112331249A (zh) 预测存储器件寿命的方法、装置、终端设备和存储介质
US9791509B2 (en) Monitoring microprocessor interface information for a preset service using an address based filter
CN111399857A (zh) 一种fru数据烧录方法、系统、设备及计算机存储介质
CN107728949B (zh) 一种自动精简卷测试方法、系统、装置及计算机存储介质
CN105354107A (zh) NOR Flash的数据传输方法及系统
US11093313B2 (en) Technologies for error handling for high speed I/O data transfer
CN110874284A (zh) 数据处理的方法和装置
CN115129509A (zh) 一种数据传输方法、装置、介质
CN111858129A (zh) 一种纠删码读请求处理方法、系统、设备及计算机介质
CN109947598B (zh) 一种ssd微码备份方法、系统、设备及计算机存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant