CN108833242A - 一种二取二安全数据处理与仲裁装置及方法 - Google Patents

一种二取二安全数据处理与仲裁装置及方法 Download PDF

Info

Publication number
CN108833242A
CN108833242A CN201810493148.1A CN201810493148A CN108833242A CN 108833242 A CN108833242 A CN 108833242A CN 201810493148 A CN201810493148 A CN 201810493148A CN 108833242 A CN108833242 A CN 108833242A
Authority
CN
China
Prior art keywords
data
processor
arbitration
data processor
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810493148.1A
Other languages
English (en)
Other versions
CN108833242B (zh
Inventor
王朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201810493148.1A priority Critical patent/CN108833242B/zh
Publication of CN108833242A publication Critical patent/CN108833242A/zh
Application granted granted Critical
Publication of CN108833242B publication Critical patent/CN108833242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40104—Security; Encryption; Content protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)
    • H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD) using bit-wise arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供了一种二取二安全数据处理与仲裁装置及方法，涉及PowerPC架构计算机技术领域，装置包括：采用PowerPC架构的第一数据处理器、第二数据处理器和数据仲裁处理器。第一数据处理器与第二数据处理器之间分别通过高速Serial RapidIO总线和普速GPIO总线连接，数据仲裁处理器通过两个以太网交换机分别与第一数据处理器和第二数据处理器连接。且第一数据处理器、第二数据处理器和数据仲裁处理器分别通过采用PHY模式的RGMII 接口与以太网交换机相连接。该技术方案实现了轨道交通信号系统中数据的同步处理、交叉比较以及独立仲裁判断，提高了信号系统的可靠性，保证了轨道交通的运营安全，缓解了现有技术中存在的结构复杂、功耗高、可靠性差的技术问题。

Description

一种二取二安全数据处理与仲裁装置及方法
技术领域
本发明涉及PowerPC架构计算机技术领域，尤其是涉及一种二取二安全数据处理与仲裁装置及方法。
背景技术
随着我国经济水平的提高和电子科学技术的发展，目前，计算机信号系统应用已经广泛使用在工业控制、铁路运输、金融、国防等和人们生活相关的各个领域，随之出现的是人们对计算机信号系统的依赖性越来越强，这也就意味着计算机信号系统发生故障将会造成越来越大的损失，人们开始更加关注计算机信号系统的安全性和可靠性，二取二安全计算机作为实现安全性的一种重要方法，已经在轨道交通领域使用多年，二取二安全计算机信号系统可以说是轨道交通运行的“大脑”，负责组织整个轨道交通的正常运转，保证运营的安全。同时，信号系统也是一个高可靠高安全的系统，技术含量也较高。
近几年，我国各行业发展迅猛，计算机信号系统应用范围越来越广泛，当前我国大部分信号系统以进口为主，现有的国产轨道交通安全计算机采用的信号系统通常具有结构复杂、功耗高、可靠性差的技术问题，难以满足生产需求，同时严重威胁轨道交通的安全运营。
发明内容
有鉴于此，本发明的目的在于提供一种二取二安全数据处理与仲裁装置及方法，以缓解现有技术中存在的结构复杂、功耗高、可靠性差的技术问题。
第一方面，本发明实施例提供了一种二取二安全数据处理与仲裁装置，包括：分别存储有第一数据处理子系统、第二数据处理子系统和数据仲裁子系统的第一数据处理器、第二数据处理器和数据仲裁处理器；
第一数据处理器、第二数据处理器和数据仲裁处理器采用PowerPC架构；
第一数据处理器与第二数据处理器之间分别通过高速Serial RapidIO总线和普速GPIO总线连接，数据仲裁处理器通过两个以太网交换机分别与第一数据处理器和第二数据处理器连接；
第一数据处理器与第二数据处理器为结构相同的冗余设置，第一数据处理器、第二数据处理器和数据仲裁处理器均设置有电源接口、DDR3接口、eMMC FLASH接口、NOR FLASH接口和F-RAM接口；第一数据处理器和第二数据处理器还均设置有时钟接口；
且第一数据处理器、第二数据处理器和数据仲裁处理器分别通过采用PHY模式的RGMII接口与以太网交换机相连接。
进一步的，本发明实施例提供的二取二安全数据处理与仲裁装置中，第一数据处理器、第二数据处理器和数据仲裁处理器分别设置有RS422调试接口。
进一步的，本发明实施例提供的二取二安全数据处理与仲裁装置中， RS422调试接口的收发数据经过加密模块处理。
进一步的，本发明实施例提供的二取二安全数据处理与仲裁装置中，以太网交换机包括第一以太网交换机和第二以太网交换机，且每个以太网交换机分别设置有两路千兆以太网接口。
进一步的，本发明实施例提供的二取二安全数据处理与仲裁装置中，数据仲裁处理器的输出端连接有两个千兆单模四口网卡，千兆单模四口网卡的输出端设置有8路千兆以太网接口。
第二方面，本发明实施例提供了一种二取二安全数据处理与仲裁方法，包括以下步骤：
二取二步骤：第一数据处理子系统与第二数据处理子系统通过高速Serial RapidIO总线实现预处理数据传输和比较，通过普速GPIO总线同步第一数据处理子系统与第二数据处理子系统的实时时钟和指令时钟；
数据交换步骤：通过两个以太网交换机将第一数据处理子系统与第二数据处理子系统产生的预处理数据分别与数据仲裁子系统进行数据交换；
仲裁步骤：数据仲裁子系统对预处理数据进行仲裁，根据得出的运算结果做判断，当判断运算结果为有效时，输出已完成仲裁的数据。
进一步的，本发明实施例提供的二取二安全数据处理与仲裁方法中，二取二步骤之前还包括：
初始化设定步骤：通过分别与第一数据处理子系统、第二数据处理子系统和数据仲裁子系统相连接的RS422接口，设定各个子系统的输入工作函数以及初始工作状态。
进一步的，本发明实施例提供的二取二安全数据处理与仲裁方法中，还包括与RS422接口相连接的串口加密模块；串口加密模块对RS422接口的收发数据进行加密处理。
本发明实施例带来了以下有益效果：本发明实施例所提供的二取二安全数据处理与仲裁装置及方法，其中装置包括：分别存储有第一数据处理子系统、第二数据处理子系统和数据仲裁子系统的第一数据处理器、第二数据处理器和数据仲裁处理器。第一数据处理器、第二数据处理器和数据仲裁处理器采用PowerPC架构。第一数据处理器与第二数据处理器之间分别通过高速Serial RapidIO总线和普速GPIO总线连接，数据仲裁处理器通过两个以太网交换机分别与第一数据处理器和第二数据处理器连接。第一数据处理器与第二数据处理器为结构相同的冗余设置，第一数据处理器、第二数据处理器和数据仲裁处理器均设置有电源接口、DDR3接口、eMMC FLASH接口、NOR FLASH接口和F-RAM接口；第一数据处理器和第二数据处理器还均设置有时钟接口。且第一数据处理器、第二数据处理器和数据仲裁处理器分别通过采用PHY模式的RGMII 接口与以太网交换机相连接。该技术方案通过采用PowerPC架构的双数据处理器与仲裁处理器的有机配合，实现了轨道交通信号系统中数据的同步处理、交叉比较以及独立仲裁判断，提高了信号系统的可靠性，降低了数据处理子系统故障对整个信号系统的影响，保证了轨道交通的运营安全，同时，该系统采用的PowerPC架构还具有功耗低、处理速度快的特点，进一步缓解了现有技术中存在的结构复杂、功耗高、可靠性差的技术问题。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种二取二安全数据处理与仲裁装置的结构示意图；
图2为本发明实施例提供的一种二取二安全数据处理与仲裁装置的原理图；
图3为本发明实施例提供的一种二取二安全数据处理与仲裁方法的流程图。
图标：
100-第一数据处理器；200-第二数据处理器；300-数据仲裁处理器；400-以太网交换机；410-第一以太网交换机；420-第二以太网交换机。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，现有的国产轨道交通安全计算机采用的信号系统通常具有结构复杂、功耗高、可靠性差的技术问题，难以满足生产需求，同时严重威胁轨道交通的安全运营，基于此，本发明实施例提供的一种二取二安全数据处理与仲裁装置及方法，可以实现轨道交通信号系统中数据的同步处理、交叉比较以及独立仲裁判断，提高信号系统的可靠性。
实施例一：
参见图1及图2，本发明实施例提供的一种二取二安全数据处理与仲裁装置的结构示意图及原理图。本发明实施例提供的一种二取二安全数据处理与仲裁装置，包括：分别存储有第一数据处理子系统、第二数据处理子系统和数据仲裁子系统的第一数据处理器100、第二数据处理器200和数据仲裁处理器300。本发明实施例提供的二取二安全数据处理与仲裁装置中的第一数据处理器100、第二数据处理器200和数据仲裁处理器300采用PowerPC架构。该技术方案的第一数据处理子系统、第二数据处理子系统和数据仲裁子系统相互有机配合，实现了轨道交通信号系统中数据的同步处理、交叉比较以及独立仲裁判断，同时为与其连接的外部设备提供运算数据。且第一数据处理子系统和第二数据处理子系统具有平等的优先级，无主从之分，进一步保证了信号系统数据传输的可靠性。
第一数据处理器100与第二数据处理器200之间分别通过高速Serial RapidIO总线和普速GPIO总线连接，第一数据处理子系统和第二数据处理子系统通过高速SerialRapidIO总线对参与系统运行的外部数据进行传输、安全性运算和交叉比较，同时通过普速GPIO总线同步两数据处理系统的实时时钟和指令时钟。且，第一数据处理器100与第二数据处理器200之间的高速Serial RapidIO总线和普速GPIO总线均具有不可写命令的特点，即：不会向对方发出控制命令，不影响对方任何时刻的工作状态，只做数据读写操作。数据仲裁处理器300通过两个以太网交换机400分别与第一数据处理器100和第二数据处理器200连接。数据仲裁子系统对第一数据处理子系统和第二数据处理子系统得出的运算结果做第三方仲裁判断，判断数据处理系统的运算结果是否正常、有效，并将判断为正常有效的数据提供给外部总线接口，供其他外部系统进行运算使用。
第一数据处理器100与第二数据处理器200为结构相同的冗余设置，第一数据处理器100、第二数据处理器200和数据仲裁处理器300均设置有电源接口、DDR3接口、eMMCFLASH接口、NOR FLASH接口和F-RAM接口，此外，第一数据处理器100和第二数据处理器200还均设置有时钟接口。
第一数据处理器100、第二数据处理器200和数据仲裁处理器300分别通过采用PHY模式的RGMII 接口与以太网交换机400相连接。进一步的，本发明实施例提供的二取二安全数据处理与仲裁装置中，以太网交换机400包括第一以太网交换机410和第二以太网交换机420，第一以太网交换机410分别与第一数据处理器100、第二数据处理器200连接，第二以太网交换机420分别与第一数据处理器100、第二数据处理器200连接，且每个以太网交换机分别设置有两路千兆以太网接口，以方便连接多个外部设备获取处理数据。两个千兆以太网交换机是冗余设计，优先级为平级，无主从区分，以防止其中1个交换机发生故障时整个系统瘫痪。
进一步的，本发明实施例提供的二取二安全数据处理与仲裁装置中，第一数据处理器100、第二数据处理器200和数据仲裁处理器300分别设置有RS422调试接口。进一步的，RS422调试接口的收发数据经过加密模块处理。用户通过加密模块处理的RS422调试接口，为第一数据处理器100、第二数据处理器200和数据仲裁处理器300输入工作函数，设定3个处理器的工作状态，该技术方案进一步保证了轨道交通信号系统的安全性和可靠性。
进一步的，本发明实施例提供的二取二安全数据处理与仲裁装置中，数据仲裁处理器300的输出端连接有两个千兆单模四口网卡，千兆单模四口网卡的输出端设置有8路千兆以太网接口，以方便连接多个外部设备并为其提供运算数据。
本发明实施例提供的二取二安全数据处理与仲裁装置的工作过程为：首先，第一数据处理子系统与第二数据处理子系统通过高速Serial RapidIO总线实现预处理数据传输和交叉比较，通过普速GPIO总线同步第一数据处理子系统与第二数据处理子系统的实时时钟和指令时钟。然后，通过两个以太网交换机将第一数据处理子系统与第二数据处理子系统产生的预处理数据分别与数据仲裁子系统进行数据交换。最后，数据仲裁子系统对预处理数据进行仲裁，根据得出的运算结果做判断，当判断运算结果为有效时，输出已完成仲裁的数据。
本发明实施例所提供的二取二安全数据处理与仲裁装置，包括：分别存储有第一数据处理子系统、第二数据处理子系统和数据仲裁子系统的第一数据处理器、第二数据处理器和数据仲裁处理器。第一数据处理器、第二数据处理器和数据仲裁处理器采用PowerPC架构。第一数据处理器与第二数据处理器之间分别通过高速Serial RapidIO总线和普速GPIO总线连接，数据仲裁处理器通过两个以太网交换机分别与第一数据处理器和第二数据处理器连接。第一数据处理器与第二数据处理器为结构相同的冗余设置，第一数据处理器、第二数据处理器和数据仲裁处理器均设置有电源接口、DDR3接口、eMMC FLASH接口、NORFLASH接口和F-RAM接口；第一数据处理器和第二数据处理器还均设置有时钟接口。且第一数据处理器、第二数据处理器和数据仲裁处理器分别通过采用PHY模式的RGMII 接口与以太网交换机相连接。该技术方案通过采用PowerPC架构的双数据处理器与仲裁处理器的有机配合，实现了轨道交通信号系统中数据的同步处理、交叉比较以及独立仲裁判断，提高了信号系统的可靠性，降低了数据处理子系统故障对整个信号系统的影响，保证了轨道交通的运营安全，同时，该系统采用的PowerPC架构还具有功耗低、处理速度快的特点，进一步缓解了现有技术中存在的结构复杂、功耗高、可靠性差的技术问题。
实施例二：
本发明实施例提供的一种二取二安全数据处理与仲裁方法，基于上述实施例中的二取二安全数据处理与仲裁装置，包括以下步骤：
二取二步骤：第一数据处理子系统与第二数据处理子系统通过高速Serial RapidIO总线实现预处理数据传输和比较，通过普速GPIO总线同步第一数据处理子系统与第二数据处理子系统的实时时钟和指令时钟。
数据交换步骤：通过两个以太网交换机将第一数据处理子系统与第二数据处理子系统产生的预处理数据分别与数据仲裁子系统进行数据交换。第一数据处理子系统与第二数据处理子系统分别与两个千兆以太网交换机交叉连接，通过以太网交换机实现数据的交换，且以太网交换机的优先级为平级，进一步保障了数据的稳定传输。
仲裁步骤：数据仲裁子系统对预处理数据进行二取二仲裁，比较第一数据处理子系统与第二数据处理子系统获得的预处理数据，根据得出的运算结果做判断，两者的运算结果具有一致性时，定义运算结果为有效，此时，输出已完成仲裁的数据，否则，运算结果即为无效。该技术方案采用动态冗余技术，实时比较以获取准确的数据信号，利用多硬件保障了信号系统的可靠性。
进一步的，本发明实施例提供的二取二安全数据处理与仲裁方法中，二取二步骤之前还包括：
初始化设定步骤：通过分别与第一数据处理子系统、第二数据处理子系统和数据仲裁子系统相连接的RS422接口，设定各个子系统的输入工作函数以及初始工作状态。进一步的，本发明实施例提供的二取二安全数据处理与仲裁方法中，RS422接口还连接有串口加密模块，串口加密模块对RS422接口的收发数据进行加密处理。
本发明实施例所提供的二取二安全数据处理与仲裁方法，首先，第一数据处理子系统与第二数据处理子系统通过高速Serial RapidIO总线实现预处理数据传输和比较，通过普速GPIO总线同步第一数据处理子系统与第二数据处理子系统的实时时钟和指令时钟。然后，通过两个以太网交换机将第一数据处理子系统与第二数据处理子系统产生的预处理数据分别与数据仲裁子系统进行数据交换。最后，数据仲裁子系统对预处理数据进行仲裁，根据得出的运算结果做判断，当判断运算结果为有效时，输出已完成仲裁的数据。该技术方案通过采用PowerPC架构的双数据处理器与仲裁处理器的有机配合，实现了轨道交通信号系统中数据的同步处理、交叉比较以及独立仲裁判断，提高了信号系统的可靠性，降低了数据处理子系统故障对整个信号系统的影响，保证了轨道交通的运营安全，同时，该系统采用的PowerPC架构还具有功耗低、处理速度快的特点，进一步缓解了现有技术中存在的结构复杂、功耗高、可靠性差的技术问题。
在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种二取二安全数据处理与仲裁装置，其特征在于，包括：分别存储有第一数据处理子系统、第二数据处理子系统和数据仲裁子系统的第一数据处理器、第二数据处理器和数据仲裁处理器；
所述第一数据处理器、第二数据处理器和数据仲裁处理器采用PowerPC架构；
所述第一数据处理器与所述第二数据处理器之间分别通过高速Serial RapidIO总线和普速GPIO总线连接，所述数据仲裁处理器通过两个以太网交换机分别与所述第一数据处理器和所述第二数据处理器连接；
所述第一数据处理器与所述第二数据处理器为结构相同的冗余设置，所述第一数据处理器、所述第二数据处理器和数据仲裁处理器均设置有电源接口、DDR3接口、eMMC FLASH接口、NOR FLASH接口和F-RAM接口；所述第一数据处理器和所述第二数据处理器还均设置有时钟接口；
且所述第一数据处理器、第二数据处理器和数据仲裁处理器分别通过采用PHY模式的RGMII 接口与以太网交换机相连接。
2.根据权利要求1所述的装置，其特征在于，所述第一数据处理器、第二数据处理器和数据仲裁处理器分别设置有RS422调试接口。
3.根据权利要求2所述的装置，其特征在于，所述RS422调试接口的收发数据经过加密模块处理。
4.根据权利要求1所述的装置，其特征在于，所述以太网交换机包括第一以太网交换机和第二以太网交换机，且每个所述以太网交换机分别设置有两路千兆以太网接口。
5.根据权利要求1所述的装置，其特征在于，所述数据仲裁处理器的输出端连接有两个千兆单模四口网卡，所述千兆单模四口网卡的输出端设置有8路千兆以太网接口。
6.一种二取二安全数据处理与仲裁方法，其特征在于，包括以下步骤：
二取二步骤：第一数据处理子系统与第二数据处理子系统通过高速Serial RapidIO总线实现预处理数据传输和比较，通过普速GPIO总线同步第一数据处理子系统与第二数据处理子系统的实时时钟和指令时钟；
数据交换步骤：通过两个以太网交换机将第一数据处理子系统与第二数据处理子系统产生的预处理数据分别与所述数据仲裁子系统进行数据交换；
仲裁步骤：数据仲裁子系统对所述预处理数据进行仲裁，根据得出的运算结果做判断，当判断运算结果为有效时，输出已完成仲裁的数据。
7.根据权利要求6所述的方法，其特征在于，所述二取二步骤之前还包括：
初始化设定步骤：通过分别与所述第一数据处理子系统、第二数据处理子系统和数据仲裁子系统相连接的RS422接口，设定各个子系统的输入工作函数以及初始工作状态。
8.根据权利要求7所述的方法，其特征在于，还包括与所述RS422接口相连接的串口加密模块；串口加密模块对RS422接口的收发数据进行加密处理。
CN201810493148.1A 2018-05-22 2018-05-22 一种二取二安全数据处理与仲裁方法 Active CN108833242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810493148.1A CN108833242B (zh) 2018-05-22 2018-05-22 一种二取二安全数据处理与仲裁方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810493148.1A CN108833242B (zh) 2018-05-22 2018-05-22 一种二取二安全数据处理与仲裁方法

Publications (2)

Publication Number Publication Date
CN108833242A true CN108833242A (zh) 2018-11-16
CN108833242B CN108833242B (zh) 2021-03-23

Family

ID=64147748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810493148.1A Active CN108833242B (zh) 2018-05-22 2018-05-22 一种二取二安全数据处理与仲裁方法

Country Status (1)

Country Link
CN (1) CN108833242B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110138643A (zh) * 2019-05-23 2019-08-16 山东省科学院激光研究所 总线网络双计算机主站
CN112172879A (zh) * 2020-10-09 2021-01-05 国电南京自动化股份有限公司 一种主备控制中心切换方法及轨道交通综合监控系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101634959A (zh) * 2009-08-21 2010-01-27 北京航空航天大学 一种基于嵌入式cpu的双机冗余容错系统
CN102789166A (zh) * 2011-05-16 2012-11-21 铁道部运输局 基于二乘二取二安全冗余系统的安全控制装置及系统
CN103929424A (zh) * 2014-04-18 2014-07-16 卡斯柯信号有限公司 软硬件结合的三取二安全数据处理与仲裁方法及其装置
CN205692166U (zh) * 2016-06-12 2016-11-16 成都傅立叶电子科技有限公司 基于PowerPC架构中央处理器的核心板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101634959A (zh) * 2009-08-21 2010-01-27 北京航空航天大学 一种基于嵌入式cpu的双机冗余容错系统
CN102789166A (zh) * 2011-05-16 2012-11-21 铁道部运输局 基于二乘二取二安全冗余系统的安全控制装置及系统
CN103929424A (zh) * 2014-04-18 2014-07-16 卡斯柯信号有限公司 软硬件结合的三取二安全数据处理与仲裁方法及其装置
CN205692166U (zh) * 2016-06-12 2016-11-16 成都傅立叶电子科技有限公司 基于PowerPC架构中央处理器的核心板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吕志锋: "基于多核QorIQ架构的安全计算机的设计和实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
张中华: "基于双PowerPC 7447A 处理器的嵌入式系统硬件设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110138643A (zh) * 2019-05-23 2019-08-16 山东省科学院激光研究所 总线网络双计算机主站
CN110138643B (zh) * 2019-05-23 2021-03-09 山东省科学院激光研究所 总线网络双计算机主站
CN112172879A (zh) * 2020-10-09 2021-01-05 国电南京自动化股份有限公司 一种主备控制中心切换方法及轨道交通综合监控系统

Also Published As

Publication number Publication date
CN108833242B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN201293929Y (zh) 地铁用通用安全型输入输出控制器
CN205068381U (zh) 一种用于轨道交通的安全计算机平台
CN110361979A (zh) 一种铁路信号领域的安全计算机平台
CN110351174A (zh) 一种模块冗余的安全计算机平台
CN103678031B (zh) 二乘二取二冗余系统及方法
CN104184209A (zh) 一种用户侧分布式能源发电管理系统
CN107967194A (zh) 一种基于冗余以太网的安全计算机系统
CN104796356B (zh) 轨道车辆用车载以太网交换机和信号收发及列车重联方法
CN108833242A (zh) 一种二取二安全数据处理与仲裁装置及方法
CN103176870B (zh) 一种多模式信息交互的冗余安全计算机平台
CN102955903A (zh) 一种轨道交通计算机控制系统安全苛求信息的处理方法
CN107979651A (zh) 一种基于云平台的新型城市轨道交通自动售检票系统
CN103678198A (zh) 总线的锁定解除方法、装置及系统
CN105356935B (zh) 一种实现同步数字体系高阶交叉的交叉板及实现方法
CN106201971B (zh) 一种基于总线同步校验的铁路信号安全计算机平台
CN104484626B (zh) 基于通用cots软硬件实现列控安全计算机的方法和系统
CN113791937A (zh) 一种数据同步冗余系统及其控制方法
CN106656625B (zh) 基于arm的列车用can通信转换控制方法及转换模块
CN204883335U (zh) Pas100控制系统的总线冗余构架
CN107483138A (zh) 集群时钟管理系统及管理方法
CN203097556U (zh) 一种站台边门控制器
CN206440960U (zh) 一种基于fpga的有源电力滤波器控制系统
CN201758397U (zh) 一种处理列车通信网络数据的装置
CN204904019U (zh) Pas100控制系统的总体冗余构架
CN107678349A (zh) 一种轨道交通信号采集系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant