CN108829596B - 中断随机验证方法、装置、计算机设备及存储介质 - Google Patents

Abstract

本发明涉及中断随机验证方法、装置、计算机设备及存储介质，该方法包括随机产生符合规定的变量；将变量赋予中断源输出使能寄存器；利用中断源以及中断源输出使能寄存器进行中断测试，获取中断结果；对中断结果进行自动比对，获取验证结果。本发明通过产生随机变量，将随机变量赋值于中断源输出使能寄存器，让所有中断源使能随机打开和关闭，覆盖各种中断场景，采用自动比对技术，能通过中断源以及中断使能寄存器检测中断输出是否正确，且通过中断输出和中断使能寄存器反检测中断源产生是否正确，以正向比对和反向检测达到验证目的，实现减少开发工作量，并使用灵活。

Description

中断随机验证方法、装置、计算机设备及存储介质

技术领域

本发明涉及芯片中断验证方法，更具体地说是指中断随机验证方法、装置、计算机设备及存储介质。

背景技术

中断是芯片众多功能中一个经常使用的功能。随着芯片规模越来越大，中断设计中中断源越来越多，为了全面覆盖各中断功能是否满足，需要对各条中断路径进行验证。

如图1所示，传统的中断验证采用直接测试用例方式，通过穷举法对各种组合情况进行穷举以达到验证目的，由于中断源越多，这种组合关系越多，造成测试用例越多，开发工作量越大，代码维护也更困难。

因此，有必要设计一种新的中断验证方法，实现减少开发工作量，并使用灵活。

发明内容

本发明的目的在于克服现有技术的缺陷，提供中断随机验证方法、装置、计算机设备及存储介质。

为实现上述目的，本发明采用以下技术方案：中断随机验证方法，所述方法包括：

随机产生符合规定的变量；

将变量赋予中断源输出使能寄存器；

利用中断源以及中断源输出使能寄存器进行中断测试，获取中断结果；

对中断结果进行自动比对，获取验证结果。

其进一步技术方案为：随机产生符合规定的变量的步骤，包括以下具体步骤：

编写class文件；

将中断源输出使能寄存器加入至class文件内，并定义为rand类型；

对class文件进行随机，产生符合规定的变量。

其进一步技术方案为：编写class文件的步骤之后，还包括：

设置class文件随机的随机种子。

其进一步技术方案为：对中断结果进行自动比对，获取验证结果的步骤，包括以下具体步骤：

采用system verilog断言设计自动比对模块；

利用自动比对模块对中断结果进行验证，获取中断源是否会产生相应的中断输出、当中断输出时是否有相应的中断源产生，形成验证结果。

其进一步技术方案为：采用system verilog断言设计自动比对模块的步骤之后还包括：

获取中断源产生后产生中断输出的时钟周期的个数，调整自动比对模块。

本发明还提供了中断随机验证装置，包括变量获取单元、赋值单元、测试单元以及比对单元；

所述变量获取单元，用于随机产生符合规定的变量；

所述赋值单元，用于将变量赋予中断源输出使能寄存器；

所述测试单元，用于利用中断源以及中断源输出使能寄存器进行中断测试，获取中断结果；

所述比对单元，用于对中断结果进行自动比对，获取验证结果。

其进一步技术方案为：所述变量获取单元包括文件编写模块、定义模块以及随机模块；

所述文件编写模块，用于编写class文件；

所述定义模块，用于将中断源输出使能寄存器加入至class文件内，并定义为rand类型；

所述随机模块，用于对class文件进行随机，产生符合规定的变量。

其进一步技术方案为：所述变量获取单元包括随机种子设置模块；

所述随机种子设置模块，用于设置class文件随机的随机种子。

本发明还提供了一种计算机设备，其特征在于，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的中断随机验证方法。

本发明还提供了一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时使所述处理器执行上述的中断随机验证方法。

本发明与现有技术相比的有益效果是：本发明的中断随机验证方法，通过产生随机变量，将随机变量赋值于中断源输出使能寄存器，让所有中断源使能随机打开和关闭，覆盖各种中断场景，采用自动比对技术，能通过中断源以及中断使能寄存器检测中断输出是否正确，且通过中断输出和中断使能寄存器反检测中断源产生是否正确，以正向比对和反向检测达到验证目的，实现减少开发工作量，并使用灵活。

下面结合附图和具体实施例对本发明作进一步描述。

附图说明

图1为现有技术的中断验证方法的示意流程图；

图2为本发明一具体实施例提供的中断随机验证方法的示意流程图一；

图3为本发明一具体实施例提供的中断随机验证方法的示意流程图二；

图4为图3提供的中断随机验证方法的子步骤示意流程图；

图5为图3提供的中断随机验证方法的子步骤示意流程图；

图6为本发明一具体实施例提供的中断随机验证装置的示意性框图；

图7为本发明一具体实施例提供的变量获取单元的示意性框图；

图8为本发明一具体实施例提供的比对单元的示意性框图；

图9为本发明一具体实施例提供的一种计算机设备的示意性框图。

具体实施方式

为了更充分理解本发明的技术内容，下面结合具体实施例对本发明的技术方案进一步介绍和说明，但不局限于此。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如图2～9所示的具体实施例，本实施例提供的中断随机验证方法、装置、计算机设备及存储介质，可以运用在芯片性能验证的过程中，实现减少开发工作量，并使用灵活。

请参阅图2，图2是一具体实施例提供的中断随机验证方法的示意流程图，如图2所示，本实施例提供了中断随机验证方法，包括步骤S101～S104。

S101、随机产生符合规定的变量。

如图3所示，该变量是由随机产生模块产生，由随机产生模块产生各个变量的值，可以在随机产生模块中对这些随机值进行相应的约束，从而随机成符合规定的变量。

S102、将变量赋予中断源输出使能寄存器。

在本实施例中，随机变量赋值于中断源输出使能寄存器，则可实现对各中断源使能开关进行随机，再结合各中断源产生场景用例进行测试，则无需通过穷举法遍历中断源和中断源输出使能寄存器，减少了工作量。

S103、利用中断源以及中断源输出使能寄存器进行中断测试，获取中断结果。

让所有中断源使能随机打开和关闭，覆盖各种中断场景，需要再单独开发测试用例，只要保证各中断源的产生场景都有测试用例保证，进行中断测试，即可获取到各种中断场景的测试结果。

S104、对中断结果进行自动比对，获取验证结果。

采用自动比对技术，对中断输出进行检测以达到验证目的。具体地，根据各中断源和各中断源输出使能寄存器判断中断输出，也能通过各中断源输出使能寄存器和中断输出判断中断源是否符合，自动比对验证，可实现减少工作量的效果。

如图4所示，S101、随机产生符合规定的变量的步骤，包括以下具体步骤：

S1011、编写class文件；

S1012、设置class文件随机的随机种子；

S1013、将中断源输出使能寄存器加入至class文件内，并定义为rand类型；

S1014、对class文件进行随机，产生符合规定的变量。

使用system verilog编写一个class文件，将这些中断源输出使能寄存器加入这个class文件中，并定义为rand类型，如果需要只有1个寄存器使能打开，可以使用约束，将所有中断源输出使能寄存器约束为仅1个使能打开，将这个class文件进行随机，并将随机产生的中断源输出使能寄存器值赋给如图3中的中断源输出使能寄存器，以实现对各中断源使能开关的随机开启和关闭，以囊括所有的中断源产生场景。

另外，为了能够实现验证场景的复现，以便发现bug的时候可以查看，还需要对随机产生模块进行改进，例如使用随机种子的方式(如Synopsys公司的vcs工具支持在执行命令行加入+ntb_random_seed)，使得随机产生模块在同一个随机种子的作用下，每次产生的随机变量都不会改变，而只有改变随机种子，才会产生出不同的随机变量。

根据不同的随机种子产生不同的随机变量，且同一随机种子产生的随机变量值相同，便于对验证场景的复现，随机种子只是改变随机变量的途径，可以是阿拉伯数字或者其他字符。

在本实施例中，上述的随机产生模块可以使用不同的方式来实现。例如，可以使用system verilog语言来编写随机产生模块，或者使用脚本语言来实现。实现方式简单多样，验证人员可以根据自己的喜欢选择一种实现方式，灵活性强。

具体地，如图5所示，S104、对中断结果进行自动比对，获取验证结果的步骤，包括步骤S1041～S1043：

S1041、采用system verilog断言设计自动比对模块；

S1042、获取中断源产生后产生中断输出的时钟周期的个数，调整自动比对模块；

S1043、利用自动比对模块对中断结果进行验证，获取中断源是否会产生相应的中断输出、当中断输出时是否有相应的中断源产生，形成验证结果。

自动比对技术除了判断中断源是否会产生相应的中断输出，还要进行反向判断。反向判断即当中断输出时，反推是否有相应的中断源产生，如果在某一个时刻有中断输出，但是此时并没有中断源产生，验证结果为失败。反向判断可以使用system verilog断言来实现，自动比对模块通过对各中断源和对应中断源输出使能寄存器进行判断，得出是否产生中断输出，从而判断中断输出是否正确，根据设计代码在逻辑上保证中断源产生后具体多少时钟周期产生中断输出来完善自动比对模块，使自动比对模块可以精准判断中断输出的时间是否满足要求；同时，通过检测中断输出，按照中断源输出寄存器使能状态，判断相应的中断源是否产生，进而精确判断中断源产生时间是否满足设计需求。以上的自动比对模块的功能，使用system verilog断言均可以实现。

使用system verilog断言方便地实现正向和反向的结果判断，验证人员可以根据自己所掌握的技术选择一种实现方式。

本实施例能顺利完成中断验证任务，而且由于具备随机性和自动比对性，所以更加灵活，另外，使用这种中断随机验证方法，不需要再单独开发测试用例，只要保证各中断源的产生场景都有测试用例保证，在此类测试用例中加入该技术即可，避免了开发大量直接测试用例，浪费人力和不易维护的弊端，使用方便，大大减少工作量，实现方式多样，适用于所有中断验证。

以某芯片具有10个中断源为例，每个中断源都有一个对应中断使能寄存器，在所有验证场景中包括有1个中断源使能，2个中断源使能等总共10个中断源使能，且当有1个中断源使能时，可以是中断源1，也可以是中断源2，也可以是中断源3直到中断源10中任一个，各种组合情况很多，采用随机验证的方式，可以通过多次随机验证，囊括所有中断源产生的场景，从而达到中断验证的顺利成功，另外，还可以采用自动比对结果，对测试结果进行验证，减少工作量。

上述的中断随机验证方法，通过产生随机变量，将随机变量赋值于中断源输出使能寄存器，让所有中断源使能随机打开和关闭，覆盖各种中断场景，采用自动比对技术，能通过中断源以及中断使能寄存器检测中断输出是否正确，且通过中断输出和中断使能寄存器反检测中断源产生是否正确，以正向比对和反向检测达到验证目的，实现减少开发工作量，并使用灵活。

请参阅图6，图6是本具体实施例提供的中断随机验证装置的示意性框图，如图6所示，中断随机验证装置包括变量获取单元1、赋值单元2、测试单元3以及比对单元4。

变量获取单元1，用于随机产生符合规定的变量。

赋值单元2，用于将变量赋予中断源输出使能寄存器。

测试单元3，用于利用中断源以及中断源输出使能寄存器进行中断测试，获取中断结果。

比对单元4，用于对中断结果进行自动比对，获取验证结果。

具体地，如图7所示，变量获取单元1包括文件编写模块11、定义模块13以及随机模块14。

文件编写模块11，用于编写class文件。

定义模块13，用于将中断源输出使能寄存器加入至class文件内，并定义为rand类型。

随机模块14，用于对class文件进行随机，产生符合规定的变量。

变量获取单元1包括随机种子设置模块12。随机种子设置模块12，用于设置class文件随机的随机种子。

另外，如图8所示，上述的比对单元4包括设计模块41、种子设定模块42以及验证模块43。

设计模块41，用于采用system verilog断言设计自动比对模块。

种子设定模块42，用于获取中断源产生后产生中断输出的时钟周期的个数，调整自动比对模块。

验证模块43，用于利用自动比对模块对中断结果进行验证，获取中断源是否会产生相应的中断输出、当中断输出时是否有相应的中断源产生，形成验证结果。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的中断随机验证装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

上述中断随机验证装置可以实现为一种计算机程序的形式，计算机程序可以在如图9所示的计算机设备上运行。

请参阅图9，图9是本申请实施例提供的一种计算机设备的示意性框图。该计算机设备700设备可以是终端或服务器。

参照图9，该计算机设备700包括通过系统总线710连接的处理器720、存储器和网络接口750，其中，存储器可以包括非易失性存储介质730和内存储器740。

该非易失性存储介质730可存储操作系统731和计算机程序732。该计算机程序732被执行时，可使得处理器720执行任意一种中断随机验证方法。

该处理器720用于提供计算和控制能力，支撑整个计算机设备700的运行。

该内存储器740为非易失性存储介质730中的计算机程序732的运行提供环境，该计算机程序732被处理器720执行时，可使得处理器720执行任意一种中断随机验证方法。

该网络接口750用于进行网络通信，如发送分配的任务等。本领域技术人员可以理解，图9中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备700的限定，具体的计算机设备700可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。其中，所述处理器720用于运行存储在存储器中的程序代码，以实现以下步骤：

随机产生符合规定的变量；

将变量赋予中断源输出使能寄存器；

利用中断源以及中断源输出使能寄存器进行中断测试，获取中断结果；

对中断结果进行自动比对，获取验证结果。

在一实施例中，所述处理器720用于运行存储在存储器中的程序代码以实现随机产生符合规定的变量中，包括：编写class文件；将中断源输出使能寄存器加入至class文件内，并定义为rand类型；以及对class文件进行随机，产生符合规定的变量。

在一实施例中，所述处理器720用于运行存储在存储器中的程序代码以实现编写class文件之后，还实现以下步骤：设置class文件随机的随机种子。

在一实施例中，所述处理器720用于运行存储在存储器中的程序代码以实现对中断结果进行自动比对，获取验证结果，具体实现以下步骤：采用systemverilog断言设计自动比对模块；以及利用自动比对模块对中断结果进行验证，获取中断源是否会产生相应的中断输出、当中断输出时是否有相应的中断源产生，形成验证结果。

在一实施例中，所述处理器720用于运行存储在存储器中的程序代码以实现采用system verilog断言设计自动比对模块之后，还实现以下步骤：

获取中断源产生后产生中断输出的时钟周期的个数，调整自动比对模块。

上述的计算机设备，通过产生随机变量，将随机变量赋值于中断源输出使能寄存器，让所有中断源使能随机打开和关闭，覆盖各种中断场景，采用自动比对技术，能通过中断源以及中断使能寄存器检测中断输出是否正确，且通过中断输出和中断使能寄存器反检测中断源产生是否正确，以正向比对和反向检测达到验证目的，实现减少开发工作量，并使用灵活。

应当理解，在本申请实施例中，处理器720可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器720还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application SpecificIntegratedCircuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

本领域技术人员可以理解，图9中示出的计算机设备700结构并不构成对计算机设备700的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

本领域普通技术人员可以理解的是实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。如本发明实施例中，该计算机程序可存储于计算机系统的存储介质中，并被该计算机系统中的至少一个处理器执行，以实现包括如上述各中断随机验证方法的实施例的流程步骤。

该计算机可读存储介质可以是磁碟、光盘、U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的几个实施例中，应该理解到，所揭露的中断随机验证装置和方法，可以通过其它的方式实现。例如，以上所描述的中断随机验证装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本申请实施例装置中的单元可以根据实际需要进行合并、划分和删减。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。

上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims (6)

1.中断随机验证方法，其特征在于，所述方法包括：

随机产生符合规定的变量；

将变量赋予中断源输出使能寄存器；

利用中断源以及中断源输出使能寄存器进行中断测试，获取中断结果；

对中断结果进行自动比对，获取验证结果；

随机产生符合规定的变量的步骤，包括以下具体步骤：

编写class文件；

将中断源输出使能寄存器加入至class文件内，并定义为rand类型；

对class文件进行随机，产生符合规定的变量；

编写class文件的步骤之后，还包括：

设置class文件随机的随机种子；

使用system verilog编写一个class文件，将这些中断源输出使能寄存器加入这个class文件中，并定义为rand类型，如果需要只有1个寄存器使能打开，使用约束，将所有中断源输出使能寄存器约束为仅1个使能打开，将这个class文件进行随机，并将随机产生的中断源输出使能寄存器值赋给中断源输出使能寄存器；使用system verilog语言来编写随机产生模块，或者使用脚本语言来实现。

2.根据权利要求1所述的中断随机验证方法，其特征在于，对中断结果进行自动比对，获取验证结果的步骤，包括以下具体步骤：

采用system verilog断言设计自动比对模块；

利用自动比对模块对中断结果进行验证，获取中断源是否会产生相应的中断输出、当中断输出时是否有相应的中断源产生，形成验证结果。

3.根据权利要求2所述的中断随机验证方法，其特征在于，采用system verilog断言设计自动比对模块的步骤之后还包括：

获取中断源产生后产生中断输出的时钟周期的个数，调整自动比对模块。

4.中断随机验证装置，其特征在于，包括变量获取单元、赋值单元、测试单元以及比对单元；

所述变量获取单元，用于随机产生符合规定的变量；

所述赋值单元，用于将变量赋予中断源输出使能寄存器；

所述测试单元，用于利用中断源以及中断源输出使能寄存器进行中断测试，获取中断结果；

所述比对单元，用于对中断结果进行自动比对，获取验证结果；

所述变量获取单元包括文件编写模块、定义模块以及随机模块；

所述文件编写模块，用于编写class文件；

所述定义模块，用于将中断源输出使能寄存器加入至class文件内，并定义为rand类型；

所述随机模块，用于对class文件进行随机，产生符合规定的变量；

所述变量获取单元包括随机种子设置模块；

所述随机种子设置模块，用于设置class文件随机的随机种子；

使用system verilog编写一个class文件，将这些中断源输出使能寄存器加入这个class文件中，并定义为rand类型，如果需要只有1个寄存器使能打开，使用约束，将所有中断源输出使能寄存器约束为仅1个使能打开，将这个class文件进行随机，并将随机产生的中断源输出使能寄存器值赋给中断源输出使能寄存器；使用system verilog语言来编写随机产生模块，或者使用脚本语言来实现。

5.一种计算机设备，其特征在于，包括存储器、处理器及存储在所述存储器上并在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至3中任意一项所述的中断随机验证方法。

6.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时使所述处理器执行如权利要求1至3任意一项所述的中断随机验证方法。

Images