CN108829472A - 一种利用鼠标左键双击操作进入下层单元的方法 - Google Patents
一种利用鼠标左键双击操作进入下层单元的方法 Download PDFInfo
- Publication number
- CN108829472A CN108829472A CN201810443109.0A CN201810443109A CN108829472A CN 108829472 A CN108829472 A CN 108829472A CN 201810443109 A CN201810443109 A CN 201810443109A CN 108829472 A CN108829472 A CN 108829472A
- Authority
- CN
- China
- Prior art keywords
- mouse button
- left mouse
- click operation
- double click
- lower unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/451—Execution arrangements for user interfaces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Human Computer Interaction (AREA)
- Position Input By Displaying (AREA)
Abstract
一种利用鼠标左键双击操作进入下层单元的方法,包括,用户开启鼠标左键双击进入下层单元功能;接收鼠标左键双击操作;若在电路单元里执行鼠标左键双击操作,则进入下层单元的电路设计视图;若在版图单元里执行鼠标左键双击操作,则进入下层单元的版图设计视图。本发明的利用鼠标左键双击操作进入下层单元的方法,根据当前是处于电路单元还是版图单元来判断鼠标左键双击操作是进入下层的电路设计视图还是版图设计视图,从而有效避免快捷键的误输入以及选择视图的多余操作。
Description
技术领域
本发明属于EDA工具中电路设计领域,尤其涉及一种利用鼠标左键双击操作进入下层单元的方法。
背景技术
在集成电路设计过程中,不管是电路工程师还是版图工程师,在创建、编辑电路或者版图的过程中,都需要做大量的进入下层单元(以下简称Descend功能)的操作。
在传统的EDA工具中,工程师一般都是通过为Descend功能配置快捷键的方式来实现快速进入下层单元的操作。但是通过快捷键方式调用Descend功能不仅容易出现快捷键输入失误,且当下层单元具有多个视图(Views)时,如电路设计视图(Schematic View)和版图设计视图(Layout View),用户还需要在弹出的View列表里多做一次选择,从而失去其操作的便捷性。
发明内容
为了解决现有技术中存在的不足,本发明提出了一种利用鼠标左键双击操作进入下层单元的方法,根据当前是处于电路单元还是版图单元来判断鼠标左键双击操作是默认进入下层的电路设计视图还是版图设计视图,从而有效避免快捷键的误输入以及选择视图的多余操作。
本发明提供了一种利用鼠标左键双击操作进入下层单元的方法,包括,
用户开启鼠标左键双击进入下层单元功能;
接收鼠标左键双击操作;
若在电路单元里执行鼠标左键双击操作,则进入下层单元的电路设计视图;若在版图单元里执行鼠标左键双击操作,则进入下层单元的版图设计视图。
进一步地,在接收鼠标左键双击操作后,判断鼠标左键双击操作对象是否为模块,并判断是否已开启鼠标左键双击进入下层单元功能。
进一步地,若判断出鼠标左键双击操作的对象是非法物体,则不进行任何进入下层单元操作。
进一步地,在电路单元里执行鼠标左键双击操作,若找不到下层单元的电路设计视图,则进入其符号视图。
与传统的通过调用快捷键来进入下层单元的方式相比,本发明提出的方法可以有效的避免键盘输入的误操作,并且通过当前Design的单元类型(Schematic还是Layout)来自动判断进入下层单元的哪种View,从而节省了选择View的多余操作,由于在整个Hierarchy Design设计过程中,设计师会进行大量的Descend操作,可以说Descend操作是最常用的操作方式之一,因此通过本发明提出的方法,就能够极大的提升设计效率,节约设计开发周期,并且由于此方法是通过鼠标左键双击来实现,非常的方便快捷,可以大幅提升进入下层单元的便利性。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为根据本发明的利用鼠标左键双击操作进入下层单元的方法的流程图;
图2为根据本发明的开启鼠标左键双击进入下层单元的功能的对话框;
图3为根据本发明的在电路单元里执行鼠标左键双击进入下层Schematic View示意图;
图4为根据本发明的在版图单元里执行鼠标左键双击进入下层Layout View示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
图1为根据本发明的利用鼠标左键双击操作进入下层单元的方法的流程图,下面将参考图1,对本发明的利用鼠标左键双击操作进入下层单元的方法进行详细描述。
首先,在步骤101,用户开启鼠标左键双击进入下层单元功能。如图2所示,用户可在对话框中选择是否开启鼠标左键双击进入下层单元功能。
在步骤102,接收鼠标左键双击操作,判断鼠标左键双击操作对象是否为Instance,判断是否已开启鼠标左键双击进入下层单元功能。
若鼠标左键双击操作的对象是非法物体,则不进行任何进入下层单元操作。
在步骤103,先判断当前Design是否在Schematic或Layout,再判断该Instance是否有对应的View,并进入该Instance对应的View。
若判断出当前Design是在Schematic里,则判断该Instance是否有名为Schematic的View,如果有,则进入该Instance对应的Schematic View。如图3所示,用户在电路(Schematic)里鼠标左键双击黑框框出并用箭头标出的Instance,根据步骤103,可直接Descend到该Instance对应的Schematic View里。
若判断出当前Design是在Layout里,则判断该Instance是否有名为Layout的View,如果有,则进入该Instance对应的Layout View。如图4所示,用户在版图(Layout)里鼠标左键双击“cp-Tgate”,根据步骤103,可直接Descend到该Instance对应的Layout View里。
若在电路(Schematic)里执行鼠标双击操作,但找不到下层单元的SchematicView,则进入其符号视图(Symbol View)。
本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种利用鼠标左键双击操作进入下层单元的方法,包括,
用户开启鼠标左键双击进入下层单元功能;
接收鼠标左键双击操作;
若在电路单元里执行鼠标左键双击操作,则进入下层单元的电路设计视图;若在版图单元里执行鼠标左键双击操作,则进入下层单元的版图设计视图。
2.根据权利要求1所述的一种利用鼠标左键双击操作进入下层单元的方法,其特征在于,在接收鼠标左键双击操作后,判断鼠标左键双击操作对象是否为模块,并判断是否已开启鼠标左键双击进入下层单元功能。
3.根据权利要求2所述的一种利用鼠标左键双击操作进入下层单元的方法,其特征在于,若判断出鼠标左键双击操作的对象是非法物体,则不进行任何进入下层单元操作。
4.根据权利要求1所述的一种利用鼠标左键双击操作进入下层单元的方法,其特征在于,在电路单元里执行鼠标左键双击操作,若找不到下层单元的电路设计视图,则进入其符号视图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810443109.0A CN108829472A (zh) | 2018-05-10 | 2018-05-10 | 一种利用鼠标左键双击操作进入下层单元的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810443109.0A CN108829472A (zh) | 2018-05-10 | 2018-05-10 | 一种利用鼠标左键双击操作进入下层单元的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108829472A true CN108829472A (zh) | 2018-11-16 |
Family
ID=64147789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810443109.0A Pending CN108829472A (zh) | 2018-05-10 | 2018-05-10 | 一种利用鼠标左键双击操作进入下层单元的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108829472A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101681878A (zh) * | 2007-10-26 | 2010-03-24 | 新思科技有限公司 | 用于布图布线系统中设计优化的填充单元 |
CN101847169A (zh) * | 2009-03-26 | 2010-09-29 | 阿尔特拉公司 | 集成电路设计的原理图的交互式简化 |
US20100289111A1 (en) * | 2009-05-14 | 2010-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and Method for Designing Cell Rows |
US20110296366A1 (en) * | 2010-06-01 | 2011-12-01 | Freescale Semiconductor, Inc. | Method of making routable layout pattern using congestion table |
CN103034742A (zh) * | 2011-09-30 | 2013-04-10 | 北京华大九天软件有限公司 | 一种快捷生成器件的方法 |
CN203366247U (zh) * | 2013-06-28 | 2013-12-25 | 马洪生 | 一种按键复用的多功能鼠标 |
CN103699705A (zh) * | 2012-09-27 | 2014-04-02 | 中国科学院微电子研究所 | 一种用于fpga结构设计的系统及其方法 |
-
2018
- 2018-05-10 CN CN201810443109.0A patent/CN108829472A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101681878A (zh) * | 2007-10-26 | 2010-03-24 | 新思科技有限公司 | 用于布图布线系统中设计优化的填充单元 |
CN101847169A (zh) * | 2009-03-26 | 2010-09-29 | 阿尔特拉公司 | 集成电路设计的原理图的交互式简化 |
US20100289111A1 (en) * | 2009-05-14 | 2010-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and Method for Designing Cell Rows |
US20110296366A1 (en) * | 2010-06-01 | 2011-12-01 | Freescale Semiconductor, Inc. | Method of making routable layout pattern using congestion table |
CN103034742A (zh) * | 2011-09-30 | 2013-04-10 | 北京华大九天软件有限公司 | 一种快捷生成器件的方法 |
CN103699705A (zh) * | 2012-09-27 | 2014-04-02 | 中国科学院微电子研究所 | 一种用于fpga结构设计的系统及其方法 |
CN203366247U (zh) * | 2013-06-28 | 2013-12-25 | 马洪生 | 一种按键复用的多功能鼠标 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7480878B2 (en) | Method and system for layout versus schematic validation of integrated circuit designs | |
CN107193739B (zh) | 一种黑盒回归测试方法 | |
CN109739766B (zh) | 一种快速搭建fpga数字仿真模型的系统及方法 | |
US7712061B2 (en) | Method, system, and computer program product for generating and verifying isolation logic modules in design of integrated circuits | |
CN109492337B (zh) | 一种可编程逻辑器件的信息流追踪模型生成方法 | |
US7895544B2 (en) | Method to graphically identify registers with unbalanced slack as part of placement driven synthesis optimization | |
CN102411538B (zh) | 基于事件可达性模型的图形用户界面测试脚本修复方法 | |
JP3825572B2 (ja) | 半導体集積回路の設計検証装置、方法及び記憶媒体 | |
CN105808438A (zh) | 一种基于函数调用路径的测试用例复用方法 | |
CN103914379A (zh) | 故障自动注入与故障检测的方法及其系统 | |
CN110908758B (zh) | 一种防误闭锁逻辑表达式图形化配置方法及系统 | |
US8943451B2 (en) | Hierarchical finite state machine generation for power state behavior in an electronic design | |
CN114880975A (zh) | 一种硬件木马的生成方法、系统、设备以及介质 | |
CN103425804A (zh) | 一种图形化显示时钟系统结构的方法 | |
CN108829472A (zh) | 一种利用鼠标左键双击操作进入下层单元的方法 | |
CN106598843B (zh) | 一种基于程序分析的软件日志行为自动识别方法 | |
Brunner et al. | Toward a human-readable state machine extraction | |
CN106055793A (zh) | 一种快速解锁视图文件的方法 | |
JP2006277127A (ja) | 修正プログラムの比較方法 | |
Khondkar et al. | Low Power Coverage: The Missing Piece in Dynamic Simulation | |
CN106599499A (zh) | 一种XilinxFPGA约束文件自动生成方法 | |
KR101769693B1 (ko) | 로우 파워 디자인을 위한 계층적 파워 맵 | |
Bhargava et al. | Power State to PST Conversion: Simplifying static analysis and debugging of power aware designs | |
Li et al. | Discovering and mining use case model in reverse engineering | |
EP1083501A2 (en) | A method of analyzing a circuit having at least one structural loop between different channel connected components within the circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181116 |
|
RJ01 | Rejection of invention patent application after publication |