CN108809458A - 一种基于fpga的信道模拟器及其模拟方法 - Google Patents
一种基于fpga的信道模拟器及其模拟方法 Download PDFInfo
- Publication number
- CN108809458A CN108809458A CN201810252536.0A CN201810252536A CN108809458A CN 108809458 A CN108809458 A CN 108809458A CN 201810252536 A CN201810252536 A CN 201810252536A CN 108809458 A CN108809458 A CN 108809458A
- Authority
- CN
- China
- Prior art keywords
- subsystem
- base band
- intermediate frequency
- frequency
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
- H04B17/391—Modelling the propagation channel
- H04B17/3912—Simulation models, e.g. distribution of spectral power density or received signal strength indicator [RSSI] for a given geographic region
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
一种基于FPGA的信道模拟器及其模拟方法，该信道模拟器包括主机、基带和中频子系统、射频子系统、时钟和触发子系统以及电源管理子系统；主机分别通过不同的以太网接口与基带和中频子系统、射频子系统、时钟和触发子系统连接；时钟和触发子系统还与基带和中频子系统、射频子系统连接；基带和中频子系统与射频子系统连接；主机、基带和中频子系统、射频子系统、时钟和触发子系统均与电源管理子系统连接。本发明还包括基于FPGA的信道模拟器的模拟方法。本发明以4个FPGA通过Aurora总线高速互连，每个FPGA能够提供两个信道的输入输出接口，最大能实现8发8收的信道模拟，能够满足现有MIMO系统的最大模拟需求。
Description
技术领域
本发明涉及无线通信技术领域，具体是涉及一种基于FPGA的信道模拟器及其模拟方法。
背景技术
为了验证通信设备的性能，通常需要在一个接近实际传输特性的信道环境中对通信设备进行测试。常用的方法有外场试验法和测试仪法。外场试验法虽然测试结果可信度高，但是需要大量的人力物力，成本高；测试仪法中所采用的信道模拟器能够实现信道环境的仿真，方便对设备性能的测试，但是价格昂贵，技术垄断在国外几家著名的仪器公司手里。目前，国内没有一家拥有独立产权的信道模拟器的生产公司。现有论文中，大多的学者所设计的信道模拟器结构简单，大部分是基于一块FPGA板或加一块DSP芯片来设计的，这样往往不能满足模拟信道场景所需的硬件资源的消耗。而且，很多学者都是根据自己所要仿真的特定信道来设计相应的信道模拟器，所以只能仿真某种特定的信道场景，而不能满足现有4G通信系统的所有信道模拟需求（如：LTE系统最大能提供8发8收的MIMO通信系统）。
发明内容
本发明所要解决的技术问题是，克服上述背景技术的不足，提供一种工作可靠，能同时模拟多种信道环境的基于FPGA（现场可编程门阵列）的信道模拟器及其模拟方法。
本发明解决其技术问题采用的技术方案为：
一种基于FPGA的信道模拟器，包括主机、基带和中频子系统、射频子系统、时钟和触发子系统以及电源管理子系统。主机分别通过不同的以太网接口与基带和中频子系统、射频子系统、时钟和触发子系统连接；时钟和触发子系统还与基带和中频子系统、射频子系统连接；基带和中频子系统与射频子系统连接；主机、基带和中频子系统、射频子系统、时钟和触发子系统均与电源管理子系统连接。
所述主机提供人机界面和程控接口，根据用户设置的信道模拟参数生成基带和中频子系统、射频子系统以及时钟和触发子系统所需的参数，并通过以太网接口分别对基带和中频子系统、射频子系统以及时钟和触发子系统进行配置，控制整个信道模拟器的运行。
所述基带和中频子系统是信道模拟器的核心，提供最多可达8通道输入和8通道输出的中频接口，基带和中频子系统实现信道环境的实时模拟，产生模拟信道环境的中频数字信号；同时，基带和中频子系统接收从射频子系统输入的中频模拟信号，经模数转化后，与模拟信道环境的中频数字信号进行离散卷积，再经数模转化后输出，得到信道模拟后的中频模拟信号。
所述射频子系统是对外的信号输入输出接口，提供最多可达8通道上变频和8通道下变频功能。所述射频子系统对输入的多组模拟信号即射频信号分别进行下变频，转换为中频模拟信号后输出至基带和中频子系统；并接收基带和中频子系统进行信道模拟后的中频模拟信号，进行上变频后输出，得到最终的模拟信号。
所述时钟和触发子系统是整个信道模拟器的时钟基准，提供射频子系统的参考时钟，并提供多路同步的采样时钟和触发信号来控制多个基带和中频收发模块之间的同步操作，以确保多个模块之间的信号节拍和时延一致。
所述电源管理子系统为信道模拟器的各子系统供电，并实现不同子系统的上电时序控制，并提供内置式电源优化和管理功能。
进一步，所述基带和中频子系统包括嵌入式控制器、嵌入式存储阵列和4个相同结构的基带和中频收发模块即第一基带和中频收发模块、第二基带和中频收发模块、第三基带和中频收发模块、第四基带和中频收发模块，所述基带和中频子系统采用软件无线电架构，在PXI-E（外设部件互连标准总线在仪器领域的扩展）高速工业总线(以下简称“PXI-E总线”)下以模块仪器的技术路线实现。
所述嵌入式控制器，其功能主要有接收和识别来自主机的命令数据，控制PXI-E总线的工作状态、数据缓冲和差错控制等。
所述嵌入式存储阵列用于存储来自PXI-E总线的数据信息，能够防止在发生事故时信息的丢失。
所述第一基带和中频收发模块、第二基带和中频收发模块、第三基带和中频收发模块、第四基带和中频收发模块具有相同的硬件结构。每一个基带和中频收发模块通过ADC/DAC提供2个中频接收通道和2个中频发生通道，中频接收通道的对外接口即为中频接收接口，中频发生通道的对外接口即为中频发送接口，基带和中频子系统最多支持4个基带和中频收发模块同时使用，即最多提供高达8通道中频输入和8通道中频输出。每一个基带和中频收发模块都是以一块FPGA芯片为核心，通过FMC(即FPGA夹层卡)接口连接到ADC/DAC前端，通过 PXI-E 连接器连接至 PXI-E总线背板，并通过Aurora（一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议）光纤接口实现模块间高速互连。FPGA接收通过主机设定的参数（包括传输路径的时延、最大多普勒频移、衰落径数等），FPGA对各传输路径的数据进行选择和汇总，在FPGA上实现信道环境的实时模拟，得到模拟信道环境的中频数字信号；并将模拟信道环境的中频数字信号和从射频子系统传输至FPGA的中频数字信号进行离散卷积运算后再经数模转换输出到相应的中频发送接口。
当4个基带和中频收发模块同时使用时，每一个基带和中频收发模块通过自身的Aurora光纤接口同时与其它3个基带和中频收发模块高速互连，以实现数据交换。
进一步，所述射频子系统包括本振模块、第一下变频模块、第二下变频模块 、第一上变频模块和第二上变频模块。
所述本振模块独立于上下变频模块，能够提供每一级变频的本振输出，并且每一级本振有多个同相位的输出端口用于多个上下变频模块进行相位相参。
所述第一下变频模块和第二下变频模块具有相同的结构，每个下变频模块最多提供4个下变频通道，下变频通道的对外接口即为射频输入接口。每个下变频器中的各下变频通道均采用相同的多级超外差结构，该多级超外差结构为现有成熟技术，包括包含信号输入选择滤波器组，输入信号增益控制（放大及衰减）器、多级变频器、镜像滤波器、中频输出功率控制器。
所述第一上变频模块和第二上变频模块具有相同的结构。每个上变频模块最多提供4个上变频通道，上变频通道的对外接口即为射频输出接口。每个上变频器的各上变频通道也均采用相同的多级超外差结构，该多级超外差结构为现有成熟技术，并且本振模块每一级的本振频率与下变频的本振频率相同，中频频率也相同。上变频通道包括信号输出选择滤波器组、输出信号增益控制器、多级变频器、镜像滤波器和中频输入功率控制器。
如前所述基于FPGA的信道模拟器的模拟方法为：从射频输入接口输入的多组模拟信号S1，经过射频子系统进行下变频后，输出中频模拟信号S2；中频模拟信号S2再通过中频接收接口传入基带和中频子系统，经过ADC 处理得到中频数字信号S3；用户通过主机的人机界面和程控接口进行参数配置（最大多普勒频移、衰落径数等），配置的参数从主机经基带和中频子系统的嵌入式控制器传入基带和中频收发模块，再经过基带和中频收发模块的FPGA进行插值运算，在基带和中频子系统中产生模拟信道环境（如瑞利信道）的中频数字信号a；中频数字信号S3和中频数字信号a在基带和中频收发模块的FPGA上进行离散卷积运算后得到中频数字信号S4；中频数字信号S4经过DAC处理从中频发送接口传出，得到中频模拟信号S5；中频模拟信号S5传输到射频子系统中，再经过上变频模块的上变频，从射频输出接口传出，从而得到最终的模拟信号S6。
与现有技术相比，本发明一种基于FPGA信道模拟器的优点如下：
（1）信道模拟器总体设计结构清晰合理，所述主机、基带和中频子系统、射频子系统、时钟和触发子系统和电源管理子系统都清晰地定义了相应的功能。
（2）该信道模拟器核心是4个FPGA通过Aurora总线高速互连，每个FPGA能够提供两个信道的输入输出接口，最大能实现8发8收的信道模拟，能够满足现有MIMO系统的最大模拟需求，满足现有4G通信系统的信道模拟需求。
（3）该信道模拟器的技术路线是经过实践切实可行的，如4个FPGA通过Aurora总线高速互连、同步协作的技术方案是已经成功通过的，故其可靠性高。
附图说明
图1 为本发明之一种基于FPGA的信道模拟器的总体结构框图；
图2为图1所示基带与中频子系统的具体结构框图；
图3为图1所示射频子系统的具体结构框图。
具体实施方式
以下结合附图和实施例对本发明作进一步详细描述。
参照图1，本发明之一种基于FPGA的信道模拟器包括主机U1、基带和中频子系统U2、射频子系统U3、时钟和触发子系统U4以及电源管理子系统U5；主机U1分别通过不同的以太网接口与基带和中频子系统U2、射频子系统U3、时钟和触发子系统U4连接；时钟和触发子系统U4还与基带和中频子系统U2、射频子系统U3连接；基带和中频子系统U2与射频子系统U3连接；主机U1、基带和中频子系统U2、射频子系统U3、时钟和触发子系统U4均与电源管理子系统U5连接。
主机U1提供人机界面和程控接口， 根据用户设置的信道模拟参数生成基带和中频子系统U2、射频子系统U3以及时钟和触发子系统U4所需的参数，并通过以太网接口分别对基带和中频子系统U2、射频子系统U3以及时钟和触发子系统U4进行配置，控制整个信道模拟器的运行。基带和中频子系统U2是信道模拟器的核心，提供最多可达8通道输入和8通道输出的中频接口，基带和中频子系统U2实现信道环境的实时模拟，产生模拟信道环境的中频数字信号；同时，基带和中频子系统U2接收从射频子系统U3输入的中频模拟信号，经模数转化后，与模拟信道环境的中频数字信号进行离散卷积，再经数模转化后输出，得到信道模拟后的中频模拟信号。
射频子系统U3是对外的信号输入输出接口，提供最多可达8通道上变频和8通道下变频功能，其对输入的多组模拟信号即射频信号分别进行下变频，转换为中频模拟信号后输出至基带和中频子系统，并接收基带和中频子系统进行信道模拟后的多路中频模拟信号，分别进行上变频后输出，得到最终的模拟信号。
时钟和触发子系统U4是整个信道模拟器的时钟基准，提供射频子系统的参考时钟，并提供多路同步的采样时钟和触发信号来控制多个基带和中频收发模块之间的同步操作，以确保多个模块之间的信号节拍和时延一致。
电源管理子系统U5为信道模拟器的各子系统供电，并实现不同子系统的上电时序控制，并提供内置式电源优化和管理功能。
参照图2，基带和中频子系统U2 包括嵌入式控制器U21、嵌入式存储阵列U22和4个相同结构的基带和中频收发模块即第一基带和中频收发模块U23、第二基带和中频收发模块U24、第三基带和中频收发模块U25、第四基带和中频收发模块U26，U2采用软件无线电架构，在 PXI Express高速工业总线(以下简称“PXI-E总线”)平台下以模块仪器的技术路线实现。
嵌入式控制器U21，其功能主要有接收和识别来自主机的命令数据，控制PXI-E总线的工作状态、数据缓冲和差错控制等。
嵌入式存储阵列U22用于存储来自PCI- E总线的数据信息，能够防止在发生事故时信息的丢失。
第一基带和中频收发模块 U23、第二基带和中频收发模块 U24、第三基带和中频收发模块 U25和第四基带和中频收发模块 U26具有相同的硬件结构。每一个基带和中频收发模块通过ADC/DAC提供2个中频接收通道和2个中频发生通道，中频接收通道的对外接口即为中频接收接口，中频发生通道的对外接口即为中频发送接口，基带和中频子系统U2最多支持 4个基带和中频收发模块同时使用，即最多提供高达8通道中频输入和8通道中频输出。每一个基带和中频收发模块都是以一块FPGA芯片为核心，通过FMC接口连接到ADC/DAC前端，通过 PXI- E 连接器连接至 PXI- E总线背板，并通过 Aurora 光纤接口实现模块间高速互连。当4个基带和中频收发模块同时使用时，每一个基带和中频收发模块都设有3组光纤接口。每一个基带和中频收发模块通过自身的Aurora光纤接口同时与其它3个基带和中频收发模块高速互连，以实现数据交换。FPGA接收通过主机设定的参数（包括传输路径的时延、最大多普勒频移、衰落径数等），FPGA对各传输路径的数据进行选择和汇总，在FPGA上实现信道环境的实时模拟，得到模拟信道环境的中频数字信号；并将模拟信道环境的中频数字信号和从射频子系统传输至FPGA的中频数字信号进行离散卷积运算后再经数模转换输出到相应的中频发送接口。
参照图3，射频子系统U3包括本振模块U31、第一下变频模块 U32、第二下变频模块U33、第一上变频模块U34和第二上变频模块 U35。
本振模块U31独立于上下变频模块，能够提供每一级变频的本振输出，并且每一级本振有多个同相位的输出端口用于多个上下变频模块进行相位相参。
对于第一下变频模块U32、第二下变频模块U33，每个下变频模块最多提供 4个下变频通道，下变频通道的对外接口即为射频输入接口。每个下变频模块中的各下变频通道均采用相同的多级超外差结构，该多级超外差结构为现有成熟技术，包括包含信号输入选择滤波器组、输入信号增益控制（放大及衰减）器、多级变频器、镜像滤波器和中频输出功率控制器。
第一上变频模块U34和第二上变频模块 U35具有相同的结构。每个上变频模块最多提供4个上变频通道，上变频通道的对外接口即为射频输出接口。每个上变频模块的各上变频通道也均采用相同的多级超外差结构，该多级超外差结构为现有成熟技术，并且本振模块U31每一级的本振频率与下变频的本振频率相同，中频频率也相同。上变频通道包括信号输出选择滤波器组、输出信号增益控制器、多级变频器、镜像滤波器和中频输入功率控制器。
本发明之基于FPGA的信道模拟器的模拟方法为：从射频输入接口输入的多组模拟信号S1，经过射频子系统进行下变频后，输出中频模拟信号S2；中频模拟信号S2再通过中频接收接口传入基带和中频子系统，经过ADC处理得到中频数字信号S3；用户通过主机U1的人机界面和程控接口进行参数配置（最大多普勒频移、衰落径数等），配置的参数从主机U1经基带和中频子系统U2的嵌入式控制器U21传入基带和中频收发模块，再经过基带和中频收发模块的FPGA进行插值运算，在基带和中频子系统中产生模拟信道环境（如瑞利信道）的中频数字信号a；中频数字信号S3和中频数字信号a在基带和中频收发模块的FPGA上进行离散卷积运算后得到中频数字信号S4；中频数字信号S4经过DAC处理从中频发送接口传出，得到中频模拟信号S5；中频模拟信号S5传输到射频子系统中，再经过上变频模块的上变频，从射频输出接口传出，从而得到最终的模拟信号S6。
本发明之一种基于FPGA的信道模拟器，结构设计合理，能有效仿真各种信道环境。
本领域的技术人员可以对本发明进行各种修改和变型，倘若这些修改和变型在本发明权利要求及其等同技术的范围之内，则这些修改和变型也在本发明的保护范围之内。
说明书中未详细描述的内容为本领域技术人员公知的现有技术。
Claims (4)
1.一种基于FPGA的信道模拟器，其特征在于：包括主机、基带和中频子系统、射频子系统、时钟和触发子系统以及电源管理子系统；主机分别通过不同的以太网接口与基带和中频子系统、射频子系统、时钟和触发子系统连接；时钟和触发子系统还与基带和中频子系统、射频子系统连接；基带和中频子系统与射频子系统连接；主机、基带和中频子系统、射频子系统、时钟和触发子系统均与电源管理子系统连接；
所述主机提供人机界面和程控接口，根据用户设置的信道模拟参数生成基带和中频子系统、射频子系统以及时钟和触发子系统所需的参数，并通过以太网接口分别对基带和中频子系统、射频子系统以及时钟和触发子系统进行配置，控制整个信道模拟器的运行；
所述基带和中频子系统是信道模拟器的核心，提供8通道输入和8通道输出的中频接口，基带和中频子系统实现信道环境的实时模拟，产生模拟信道环境的中频数字信号；同时，基带和中频子系统接收从射频子系统输入的中频模拟信号，经模数转化后，与模拟信道环境的中频数字信号进行离散卷积，再经数模转化后输出，得到信道模拟后的中频模拟信号；
所述射频子系统是对外的信号输入输出接口，提供8通道上变频和8通道下变频功能；所述射频子系统对输入的多组模拟信号即射频信号分别进行下变频，转换为中频模拟信号后输出至基带和中频子系统；并接收基带和中频子系统进行信道模拟后的中频模拟信号，进行上变频后输出，得到最终的模拟信号；
所述时钟和触发子系统是整个信道模拟器的时钟基准，提供射频子系统的参考时钟，并提供多路同步的采样时钟和触发信号来控制多个基带和中频收发模块之间的同步操作，以确保多个模块之间的信号节拍和时延一致；
所述电源管理子系统为信道模拟器的各子系统供电，并实现不同子系统的上电时序控制。
2.如权利要求1所述的基于FPGA的信道模拟器，其特征在于：所述基带和中频子系统包括嵌入式控制器、嵌入式存储阵列和4个相同结构的基带和中频收发模块，4个相同结构的基带和中频收发模块即为第一基带和中频收发模块、第二基带和中频收发模块、第三基带和中频收发模块、第四基带和中频收发模块；所述基带和中频子系统采用软件无线电架构，在PXI-E总线下以模块仪器的技术路线实现；
所述嵌入式控制器，其功能主要有接收和识别来自主机的命令数据，控制PXI-E总线的工作状态、数据缓冲和差错控制；
所述嵌入式存储阵列用于存储来自PXI-E总线的数据信息，能够防止在发生事故时信息的丢失；
所述第一基带和中频收发模块、第二基带和中频收发模块、第三基带和中频收发模块和第四基带和中频收发模块具有相同的硬件结构，每一个基带和中频收发模块通过ADC/DAC提供2个中频接收通道和2个中频发生通道，中频接收通道的对外接口即为中频接收接口，中频发生通道的对外接口即为中频发送接口，基带和中频子系统支持 4个基带和中频收发模块同时使用，即提供高达8通道中频输入和8通道中频输出；每一个基带和中频收发块都是以一块FPGA芯片为核心，通过FPGA夹层卡接口连接到ADC/DAC前端，通过 PXI-E 连接器连接至 PXI-E总线背板，并通过 Aurora光纤接口实现模块间高速互连；FPGA接收通过主机设定的参数，在FPGA上实现信道环境的实时模拟，得到模拟信道环境的中频数字信号；并将模拟信道环境的中频数字信号和从射频子系统传输至FPGA的中频数字信号进行离散卷积运算后再经数模转换输出到相应的中频发送接口。
3.如权利要求1或2所述的基于FPGA的信道模拟器，其特征在于：所述射频子系统包括本振模块、第一下变频模块、第二下变频模块 、第一上变频模块和第二上变频模块；
所述本振模块独立于所述上下变频模块，能够提供每一级变频的本振输出，并且每一级本振有多个同相位的输出端口；
每个下变频模块提供4个下变频通道，所述下变频通道的对外接口即为射频输入接口；每个上变频模块提供4个上变频通道，所述上变频通道的对外接口即为射频输出接口。
4.如权利要求1-3任一项所述基于FPGA的信道模拟器的模拟方法为，其特征在于：从射频输入接口输入的多组模拟信号S1，经过射频子系统进行下变频后，输出中频模拟信号S2；中频模拟信号S2再通过中频接收接口传入基带和中频子系统，经过ADC 处理得到中频数字信号S3；用户通过主机的人机界面和程控接口进行参数配置，配置的参数从主机经基带和中频子系统的嵌入式控制器传入基带和中频收发模块，再经过基带和中频收发模块的FPGA进行插值运算，在基带和中频子系统中产生模拟信道环境的中频数字信号a；中频数字信号S3和中频数字信号a在基带和中频收发模块的FPGA上进行离散卷积运算后得到中频数字信号S4；中频数字信号S4经过DAC处理从中频发送接口传出，得到中频模拟信号S5；中频模拟信号S5传输到射频子系统中，再经过上变频模块的上变频，从射频输出接口传出，从而得到最终的模拟信号S6。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810252536.0A CN108809458A (zh) | 2018-03-26 | 2018-03-26 | 一种基于fpga的信道模拟器及其模拟方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810252536.0A CN108809458A (zh) | 2018-03-26 | 2018-03-26 | 一种基于fpga的信道模拟器及其模拟方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108809458A true CN108809458A (zh) | 2018-11-13 |
Family
ID=64095308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810252536.0A Pending CN108809458A (zh) | 2018-03-26 | 2018-03-26 | 一种基于fpga的信道模拟器及其模拟方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108809458A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111541505A (zh) * | 2020-04-03 | 2020-08-14 | 武汉大学 | 一种面向ofdm无线通信系统的时域信道预测方法及系统 |
| CN112468222A (zh) * | 2020-11-25 | 2021-03-09 | 中国科学院微小卫星创新研究院 | 一种环境信道模拟系统及方法 |
| CN113132038A (zh) * | 2021-03-30 | 2021-07-16 | 清华大学 | 一种大规模mimo系统的仿真测试系统 |
| RU207083U1 (ru) * | 2021-07-09 | 2021-10-11 | Общество С Ограниченной Ответственностью «Радио Гигабит» | Модульный эмулятор беспроводного канала связи |
| CN113795034A (zh) * | 2021-09-24 | 2021-12-14 | 哈尔滨工程大学 | 通信信号群模拟系统和装置 |
| WO2022002001A1 (zh) * | 2020-06-29 | 2022-01-06 | 北京邮电大学 | 基于开源架构的信道模拟仪、信道模拟方法、电子设备和非瞬时性计算机存储介质 |
| CN113904744A (zh) * | 2021-09-24 | 2022-01-07 | 上海微波技术研究所（中国电子科技集团公司第五十研究所） | 具备卫星通信信道仿真功能的ka波段信道模拟系统 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101098198A (zh) * | 2006-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种宽带无线信道模拟装置及其方法 |
| CN101588175A (zh) * | 2009-06-24 | 2009-11-25 | 北京理工大学 | 一种fpga阵列处理板 |
| CN102694557A (zh) * | 2012-06-12 | 2012-09-26 | 成都林海电子有限责任公司 | 基于cpci接口的多通道解调信号处理平台 |
| US8429591B2 (en) * | 2010-03-12 | 2013-04-23 | Altera Corporation | Methods and apparatus for single testing stimulus |
| CN103336286A (zh) * | 2013-05-22 | 2013-10-02 | 中国电子科技集团公司第五十四研究所 | 一种基于标准pxi接口的通用宽带信号产生设备 |
| CN103873132A (zh) * | 2012-12-13 | 2014-06-18 | 许雪梅 | 基于PXIe总线的卫星通信系统模拟器 |
| CN105323016A (zh) * | 2014-06-27 | 2016-02-10 | 中兴通讯股份有限公司 | 信道模拟器及信道仿真处理方法 |
| CN106452628A (zh) * | 2016-09-04 | 2017-02-22 | 航天恒星科技有限公司 | 卫星信号模拟器及卫星信号模拟方法 |
| CN107171755A (zh) * | 2017-03-31 | 2017-09-15 | 西安电子科技大学 | 基于fpga的时变基带多径信道模拟装置及方法 |
| CN107346978A (zh) * | 2016-05-05 | 2017-11-14 | 北京化工大学 | 一种基于数字中频技术的两级结构发射机系统 |
-
2018
- 2018-03-26 CN CN201810252536.0A patent/CN108809458A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101098198A (zh) * | 2006-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种宽带无线信道模拟装置及其方法 |
| CN101588175A (zh) * | 2009-06-24 | 2009-11-25 | 北京理工大学 | 一种fpga阵列处理板 |
| US8429591B2 (en) * | 2010-03-12 | 2013-04-23 | Altera Corporation | Methods and apparatus for single testing stimulus |
| CN102694557A (zh) * | 2012-06-12 | 2012-09-26 | 成都林海电子有限责任公司 | 基于cpci接口的多通道解调信号处理平台 |
| CN103873132A (zh) * | 2012-12-13 | 2014-06-18 | 许雪梅 | 基于PXIe总线的卫星通信系统模拟器 |
| CN103336286A (zh) * | 2013-05-22 | 2013-10-02 | 中国电子科技集团公司第五十四研究所 | 一种基于标准pxi接口的通用宽带信号产生设备 |
| CN105323016A (zh) * | 2014-06-27 | 2016-02-10 | 中兴通讯股份有限公司 | 信道模拟器及信道仿真处理方法 |
| CN107346978A (zh) * | 2016-05-05 | 2017-11-14 | 北京化工大学 | 一种基于数字中频技术的两级结构发射机系统 |
| CN106452628A (zh) * | 2016-09-04 | 2017-02-22 | 航天恒星科技有限公司 | 卫星信号模拟器及卫星信号模拟方法 |
| CN107171755A (zh) * | 2017-03-31 | 2017-09-15 | 西安电子科技大学 | 基于fpga的时变基带多径信道模拟装置及方法 |
Non-Patent Citations (2)
| Title |
|---|
| 王遂生: "16通道宽带DSL信道模拟器电路关键技术研究与验证", 《中国优秀硕士学位论文全文数据》 * |
| 陈彬: "宽带信道模拟器的数字硬件设计与实现", 《中国优秀硕士学位论文全文数据库（信息科技辑)》 * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111541505A (zh) * | 2020-04-03 | 2020-08-14 | 武汉大学 | 一种面向ofdm无线通信系统的时域信道预测方法及系统 |
| WO2022002001A1 (zh) * | 2020-06-29 | 2022-01-06 | 北京邮电大学 | 基于开源架构的信道模拟仪、信道模拟方法、电子设备和非瞬时性计算机存储介质 |
| CN113938231A (zh) * | 2020-06-29 | 2022-01-14 | 北京邮电大学 | 基于开源架构的信道模拟仪、信道模拟方法、电子设备和非瞬时性计算机存储介质 |
| CN113938231B (zh) * | 2020-06-29 | 2024-01-30 | 北京邮电大学 | 基于开源架构的信道模拟仪、信道模拟方法、电子设备和非瞬时性计算机存储介质 |
| CN112468222A (zh) * | 2020-11-25 | 2021-03-09 | 中国科学院微小卫星创新研究院 | 一种环境信道模拟系统及方法 |
| CN112468222B (zh) * | 2020-11-25 | 2021-09-24 | 中国科学院微小卫星创新研究院 | 一种环境信道模拟系统及方法 |
| CN113132038A (zh) * | 2021-03-30 | 2021-07-16 | 清华大学 | 一种大规模mimo系统的仿真测试系统 |
| RU207083U1 (ru) * | 2021-07-09 | 2021-10-11 | Общество С Ограниченной Ответственностью «Радио Гигабит» | Модульный эмулятор беспроводного канала связи |
| CN113795034A (zh) * | 2021-09-24 | 2021-12-14 | 哈尔滨工程大学 | 通信信号群模拟系统和装置 |
| CN113904744A (zh) * | 2021-09-24 | 2022-01-07 | 上海微波技术研究所（中国电子科技集团公司第五十研究所） | 具备卫星通信信道仿真功能的ka波段信道模拟系统 |
| CN113795034B (zh) * | 2021-09-24 | 2024-03-29 | 哈尔滨工程大学 | 通信信号群模拟系统和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108809458A (zh) | 一种基于fpga的信道模拟器及其模拟方法 | |
| CN104407520B (zh) | 一种基于卫星星座通信的半实物仿真系统及其方法 | |
| CN106301911A (zh) | 基于sdn的空间信息网络半实物集中式仿真平台及其实现方法 | |
| CN202632091U (zh) | 一种三星星座分布式并行测试系统 | |
| CN100450249C (zh) | 一种近端维护射频拉远单元的方法 | |
| CN103179603B (zh) | 一种城市无线网络信道仿真测试系统和方法 | |
| CN104639395A (zh) | 一种简易afdx交换机仿真测试装置及其测试方法 | |
| CN104702326B (zh) | 基于mse的虚拟mimo用户配对和资源分配方法 | |
| CN105187232B (zh) | 一种动态信道模拟装置及方法 | |
| CN109587014A (zh) | Srio实时在线模拟仿真验证方法、系统及介质 | |
| CN106656336A (zh) | Lte基站基带处理板主备信号处理方法 | |
| CN108462659A (zh) | 网络交换设备及其数据传输方法 | |
| CN106970537A (zh) | 基于rtds和sdh的电力和通信半实物仿真系统及构建方法 | |
| CN108494512A (zh) | 一种毫米波大规模mimo信道模拟系统及方法 | |
| US20240283533A1 (en) | Massive multiple-input multiple-output channel emulation method and device based on optical matrix switching | |
| CN205071011U (zh) | 一种全双工无线通信模拟自干扰消除装置 | |
| CN113836713B (zh) | 一种基于无线通信的安全稳定控制装置硬件在环仿真系统 | |
| CN103889008A (zh) | 支持高速无线接入点的以太网介质转换器 | |
| CN103957473A (zh) | 一种数据中心服务器互联系统、构建与寻址方法、以及机柜 | |
| CN101702839A (zh) | Ir接口主备链路倒换功能实现装置及方法 | |
| CN102081383B (zh) | 一种用于现场控制的安全网络协议的装置和方法 | |
| CN107370516A (zh) | 无线通讯的方法、终端设备及计算机可读存储介质 | |
| CN111161524B (zh) | 一种测试装置 | |
| CN105227254B (zh) | 一种新型多通道流星余迹信道模拟器 | |
| Aneesh et al. | Design and implementation of Bluetooth MAC core with RFCOMM on FPGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181113 |