CN108804345A - 数据写入方法、装置、设备及计算机可读存储介质 - Google Patents

数据写入方法、装置、设备及计算机可读存储介质 Download PDF

Info

Publication number
CN108804345A
CN108804345A CN201810500456.2A CN201810500456A CN108804345A CN 108804345 A CN108804345 A CN 108804345A CN 201810500456 A CN201810500456 A CN 201810500456A CN 108804345 A CN108804345 A CN 108804345A
Authority
CN
China
Prior art keywords
data
data frame
written
frame
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810500456.2A
Other languages
English (en)
Inventor
谢丽佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Bo Carpenter Mdt Infotech Ltd
Original Assignee
Hunan Bo Carpenter Mdt Infotech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Bo Carpenter Mdt Infotech Ltd filed Critical Hunan Bo Carpenter Mdt Infotech Ltd
Priority to CN201810500456.2A priority Critical patent/CN108804345A/zh
Publication of CN108804345A publication Critical patent/CN108804345A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种数据写入方法,在写入数据的过程中,能够判断当前写入的数据帧是否为当前数据包中的最后一个数据帧,若该数据帧为最后一个数据帧,则直接跳转到下一个数据包的写入地址继续写入数据。可见,该方法能够预先确定下一个数据包的写入地址,因此不需要通过对每个数据包中的数据帧都进行计数,再根据计数结果决定下一个数据包的写入地址,因此大大降低了写入数据时针对数据帧丢失的解决方法的复杂度。此外,本发明还提供了一种数据写入装置、设备及计算机可读存储介质,其作用与上述方法的作用相对应。

Description

数据写入方法、装置、设备及计算机可读存储介质
技术领域
本发明涉及计算机领域,特别涉及一种数据写入方法、装置、设备及计算机可读存储介质。
背景技术
在高速数据采集系统中,源端采集到的的数据可以使用数据流的格式经由底层高速串行链路传输到存储端,采用流格式传输的大致过程是:建立链路连接,发送开始标志位,发送数据,发送结束标志位。而在通常情况下,存储端会将开始标志和结束标志之间的一段数据封装成一个数据包,然后以包为基本单位传输到后端的文件系统进行数据的存储,也就是说一个数据包包括多个数据帧。
然而,存在的一种情况,就是在发送数据的过程中,由于链路环境改变或其他原因导致部分数据丢失,例如丢失一个或多个数据帧,从而导致数据包有缺失数据的现象。而在后端的数据存储过程一般是由多个数据包一起存储到某个文件中,文件的大小可以达到数兆字节或者更大,一旦其中的某个数据包出现缺失,将会导致整个文件后续的数据出现错位的情况,这种情况对数据正确性影响是极大的。
因而为解决这种问题,在实现数据接收功能时,都要对接收的数据包进行检查,一旦出现部分数据缺失,就需要对该数据包进行填充,来保证后续数据存储到文件中相对位置的正确性。
现有的流数据填充方式的一般是先在数据接收端缓存接收到的数据,一般采用FIFO(first in first out)存储结构对数据进行缓存,在数据帧写入FIFO的同时针对每帧数据设置标志位,用于标识此帧数据是否是此包数据的最后一帧。然后从FIFO中读出数据,并对读出的数据帧数进行计数,一旦计数结果小于协议规定一个数据包中数据帧的个数,则表示出现了丢失数据的情况,就需要包的尾部进行数据的填充。
但是,这种方法需要对每个数据帧设置标志,而且还要对每个数据包内的数据帧的个数进行统计,实现起来比较繁琐。可见,针对数据包中数据帧的缺失,如何提供一种较为简单的解决方法,是亟待本领域技术人员解决的问题。
发明内容
本发明的目的是提供一种数据写入方法、装置、设备及计算机可读存储介质,用以解决在写入数据时针对数据帧丢失的传统解决方法较为复杂的问题。
为解决上述技术问题,本发明提供了一种数据写入方法,包括:
在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧;
若所述数据帧为当前数据包中最后一个数据帧,则跳转到下一数据包的写入地址继续写入数据。
其中,所述在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧包括:
在写入数据的过程中,判断当前写入的数据帧是否为有效数据帧;
若所述数据帧为有效数据帧,则判断所述数据帧是否为当前数据包中最后一个数据帧。
其中,所述在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧包括:
在向BRAM存储结构写入数据的过程中,判断是否接收到数据包结束信号。
其中,在所述若所述数据帧为当前数据包中最后一个数据帧,则跳转到下一数据包的写入地址继续写入数据之后,包括:
在读取数据的过程中,判断当前读取的地址上是否不存在所述数据帧;
若所述当前读取的地址上不存在所述数据帧,则将预设默认数据帧作为读取结果。
本发明还提供了一种数据写入装置,包括:
判断模块:用于在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧;
跳转模块:用于若所述数据帧为当前数据包中最后一个数据帧,则跳转到下一数据包的写入地址继续写入数据。
其中,所述判断模块包括:
第一判断单元:用于在写入数据的过程中,判断当前写入的数据帧是否为有效数据帧;
第二判断单元:用于若所述数据帧为有效数据帧,则判断所述数据帧是否为当前数据包中最后一个数据帧。
其中,所述判断模块具体用于:
在向BRAM存储结构写入数据的过程中,判断是否接收到数据包结束信号。
其中,所述装置还包括:
当前地址判断模块:用于在读取数据的过程中,判断当前读取的地址上是否不存在所述数据帧;
读取结果确定单元:用于若所述当前读取的地址上不存在所述数据帧,则将预设默认数据帧作为读取结果。
此外,本发明还提供了一种数据写入设备,包括:
存储器:用于存储计算机程序;
处理器:用于执行所述计算机程序以实现如上所述的数据写入方法的步骤。
最后,本发明还提供了一种计算机可读存储介质,所述计算机存储介质上保存有计算机程序,所述计算机程序被处理器执行时实现如上所述的一种数据写入方法的步骤。
本发明所提供的一种数据写入方法,在写入数据的过程中,能够判断当前写入的数据帧是否为当前数据包中的最后一个数据帧,若该数据帧为最后一个数据帧,则直接跳转到下一个数据包的写入地址继续写入数据。可见,该方法能够预先确定下一个数据包的写入地址,因此不需要通过对每个数据包中的数据帧都进行计数,再根据计数结果决定下一个数据包的写入地址,因此大大降低了写入数据时针对数据帧丢失的解决方法的复杂度。
此外,本发明还提供了一种数据写入装置、设备及计算机可读存储介质,其作用与上述方法的作用相对应,这里不再赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种数据写入方法实施例的实现流程图;
图2为本发明提供的基于BRAM Wrapper模块的数据写入方法的整体实现框图;
图3为本发明提供的一种数据写入装置的结构框图。
具体实施方式
本发明的核心是提供一种数据写入方法、装置、设备及计算机可读存储介质,有效降低了在写入数据时针对数据丢失的解决方法的复杂程度。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面对本发明提供的数据写入方法实施例进行介绍,参见图1,该实施例包括:
步骤S10:在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧。
具体的,在写入数据的过程中,可以先判断当前写入的数据帧是否为有效数据帧,若所述数据帧为有效数据帧,再去判断所述数据帧是否为当前数据包中最后一个数据帧。
需要说明的是,本实施例中判断当前写入的数据帧是否为当前数据包中的最后一个数据帧的依据,可以为在数据帧甚至是数据包之外的标识信息来判断。例如,在数据包与数据包之间设置标识信息,当接收到标识信息,就表示前一个数据包已经完全接受完毕。
此外,这里的写入数据更多的是数据的缓存,比如,在接收数据的时候,可能先将数据缓存在某个模块中,当缓存到一定量,才去这个模块读取数据。
步骤S11:若所述数据帧为当前数据包中最后一个数据帧,则跳转到下一数据包的写入地址继续写入数据。
值得注意的是,在本实施例中,会预设设置好下一个数据包的存储位置。举例来讲,对于在物理空间上连续存储的数据包,假设一个完整的数据包占用256个地址空间,而当前写入的数据包的起始地址为100F,那么下一个数据包的写入地址为100F+256,即1F0F。
本实施例中,在写入数据的同时,还可以读取数据。在读取数据的过程中,可以判断当前读取的地址上是否不存在所述数据帧,若所述当前读取的地址上不存在所述数据帧,可以将预设默认数据帧作为读取结果。这里预设默认数据帧指的是预先设置的、用于填充丢失数据帧的数据包的数据,对于其具体的数值,本实施例不做具体限定。
综上,本实施例的具体实现过程可以为,在写入数据的过程中,写入地址依次递增1来写入数据,并在确定当前写入的数据帧为数据包中的最后一个数据帧的时候,直接跳转到下一个数据包的写入地址来写入数据;在读取数据的过程中,按照上述写入地址的顺序依次读取数据,并在判断出当前地址不存在想要的数据帧的时候,将预设默认数据帧作为读取结果读取出来,最终通过这样的一写一读,实现了对丢失数据帧的数据包进行填充的目的。
可见,本实施例所提供的一种数据写入方法,在写入数据的过程中,能够判断当前写入的数据帧是否为当前数据包中的最后一个数据帧,若该数据帧为最后一个数据帧,则直接跳转到下一个数据包的写入地址继续写入数据。可见,该方法能够预先确定下一个数据包的写入地址,因此不需要通过对每个数据包中的数据帧都进行计数,再根据计数结果决定下一个数据包的写入地址,因此大大降低了写入数据时针对数据帧丢失的解决方法的复杂度。
在上述实施例的基础上,作为一种优选方式,可以采用BRAM Rapper模块来实现本发明实施例。利用该模块,在传输数据的时候,先将数据缓存在BRAM存储结构中,在缓存的过程中,以数据包为基本单位进行存储,然后再从该存储结构获取数据。因此,能够避免因为数据包中某个数据帧的丢失导致整个数据文件发生错乱的情况。具体实现原理如下:
参见图2,图2为基于BRAM Rapper模块20的数据写入方法的整体实现框图。其中,addra接口和addrb接口分别用于传递写入数据和读出数据的地址值,ena和enb分别控制写入使能和读出使能,数据传输接口分别是dina和doutb。
write control模块21主要实现addra地址信号的跳变,控制data source模块22产生的有效数据何时存入到BRAM存储结构的哪个地址中去,是本发明的关键。Readcontrol模块23主要控制读地址信号的改变,负责从BRAM Wrapper中读出数据包,并保存到file system模块24中。
本实施例中,在写入数据的过程中,Write control模块21与data source模块22交互的信号主要是数据有效信号valid和数据包结束信号tlast。当收到数据有效信号时,write control模块21依次递增addra信号的值,表示数据依次存入到底层的BRAM存储结构中。一旦接收到数据包结束信号,则表示一个数据包已经接收完成,则addra直接跳转到下一个数据包的写入地址处。
至于下一个数据包的写入地址,因为数据包在BRAM中的存储地址是和数据包大小相对应的,而数据包的大小在通信协议中会有规定,所以可以事先在write control模块21中设置数据包地址的自增值。例如,在一个数据包内的数据帧的地址是自增1变化,可以保证数据连续存储在BRAM存储结构中,那么,将数据包和数据包之间地址设置成以数据包的大小进行增加的模式,就可以保证数据包之间存储的独立性。通过这种方式,即便某个数据包出现数据帧丢失的情况,也只会影响该数据包内数据帧的相对存储位置,而数据包和数据包之间存储位置是不会受到影响的。
值得一提的是,BRAM Wrapper模块内部实现了BRAM存储结构,但是BRAM存储结构本身是不带full和empty等空、满状态信号的。本实施例中,通过该模块获得的addra信号和addrb信号,然后对二者进行比较,进而生成Full和empty信号。
前面数据的存储已经保证数据包之间的独立性,那么,read control模块23在从BRAM存储结构中读出数据时,只需要在empty信号为高时,将预设默认数据帧作为读取结果,然后,将addrb累加1继续读出数据即可。这样就可以保证每次从BRAM中读出的数据都是完整的一个数据包,相当于实现了自动填充丢失数据帧的数据包的功能。
本实施例所提供一种数据写入方法,在写入数据的过程中,利用基于BRAM Rapper模块的BRAM存储结构对数据进行缓存,由于BRAM存储结构是按地址进行写入操作的,因此,本实施例能够直接利用地址线接口来自动实现数据帧个数的统计,从而确定下一个数据包的写入地址。同时,因为可以实现自动计数,所以更不需要针对每个数据帧设置标志,因此,在上述实施例的基础上降低了写入数据时针对数据帧丢失的解决方法的复杂度。
下面对本发明实施例提供的一种数据写入装置进行介绍,下文描述的数据写入装置与上文描述的数据写入方法可相互对应参照。
参见图3,该装置具体包括:
判断模块30:用于在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧。
跳转模块31:用于若所述数据帧为当前数据包中最后一个数据帧,则跳转到下一数据包的写入地址继续写入数据。
其中,所述判断模块包括:
第一判断单元:用于在写入数据的过程中,判断当前写入的数据帧是否为有效数据帧;
第二判断单元:用于若所述数据帧为有效数据帧,则判断所述数据帧是否为当前数据包中最后一个数据帧。
其中,所述判断模块具体用于:
在向BRAM存储结构写入数据的过程中,判断是否接收到数据包结束信号。
其中,所述装置还包括:
当前地址判断模块:用于在读取数据的过程中,判断当前读取的地址上是否不存在所述数据帧;
读取结果确定单元:用于若所述当前读取的地址上不存在所述数据帧,则将预设默认数据帧作为读取结果。
本实施例提供的数据写入装置用于实现前述的数据写入方法,因此该装置中的具体实施方式可见前文中的一种数据写入方法的实施例部分,例如,判断模块30和跳转模块31,分别用于实现上述一种数据写入方法中步骤S10和步骤S11。所以,其具体实施方式可以参照相应的各个部分实施例的描述,在此不再展开介绍。
另外,由于本实施例提供的数据写入装置用于实现前述的数据写入方法,因此,其作用与上述方法的作用相对应,这里不再赘述。
此外,本发明还提供了一种数据写入设备,包括:
存储器:用于存储计算机程序;
处理器:用于执行所述计算机程序以实现如上所述的数据写入方法的步骤。
最后,本发明还提供了一种计算机可读存储介质,所述计算机存储介质上保存有计算机程序,所述计算机程序被处理器执行时实现如上所述的一种数据写入方法的步骤。
由于本实施例提供的数据写入设备和计算机可读存储介质用于实现前述的数据写入方法,因此,其作用与上述方法的作用相对应,这里也不再展开介绍。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的一种数据写入方法、装置、设备以及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种数据写入方法,其特征在于,包括:
在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧;
若所述数据帧为当前数据包中最后一个数据帧,则跳转到下一数据包的写入地址继续写入数据。
2.如权利要求1所述的方法,其特征在于,所述在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧包括:
在写入数据的过程中,判断当前写入的数据帧是否为有效数据帧;
若所述数据帧为有效数据帧,则判断所述数据帧是否为当前数据包中最后一个数据帧。
3.如权利要求1所述的方法,其特征在于,所述在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧包括:
在向BRAM存储结构写入数据的过程中,判断是否接收到数据包结束信号。
4.如权利要求1-3任意一项所述的方法,其特征在于,在所述若所述数据帧为当前数据包中最后一个数据帧,则跳转到下一数据包的写入地址继续写入数据之后,包括:
在读取数据的过程中,判断当前读取的地址上是否不存在所述数据帧;
若所述当前读取的地址上不存在所述数据帧,则将预设默认数据帧作为读取结果。
5.一种数据写入装置,其特征在于,包括:
判断模块:用于在写入数据的过程中,判断当前写入的数据帧是否为当前数据包中最后一个数据帧;
跳转模块:用于若所述数据帧为当前数据包中最后一个数据帧,则跳转到下一数据包的写入地址继续写入数据。
6.如权利要求5所述的装置,其特征在于,所述判断模块包括:
第一判断单元:用于在写入数据的过程中,判断当前写入的数据帧是否为有效数据帧;
第二判断单元:用于若所述数据帧为有效数据帧,则判断所述数据帧是否为当前数据包中最后一个数据帧。
7.如权利要求5所述的装置,其特征在于,所述判断模块具体用于:
在向BRAM存储结构写入数据的过程中,判断是否接收到数据包结束信号。
8.如权利要求5-7任意一项所述的装置,其特征在于,所述装置还包括:
当前地址判断模块:用于在读取数据的过程中,判断当前读取的地址上是否不存在所述数据帧;
读取结果确定单元:用于若所述当前读取的地址上不存在所述数据帧,则将预设默认数据帧作为读取结果。
9.一种数据写入设备,其特征在于,包括:
存储器:用于存储计算机程序;
处理器:用于执行所述计算机程序以实现如权利要求1-4任意一项所述的数据写入方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机存储介质上保存有计算机程序,所述计算机程序被处理器执行时实现如权利要求1-4任意一项所述的一种数据写入方法的步骤。
CN201810500456.2A 2018-05-23 2018-05-23 数据写入方法、装置、设备及计算机可读存储介质 Pending CN108804345A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810500456.2A CN108804345A (zh) 2018-05-23 2018-05-23 数据写入方法、装置、设备及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810500456.2A CN108804345A (zh) 2018-05-23 2018-05-23 数据写入方法、装置、设备及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN108804345A true CN108804345A (zh) 2018-11-13

Family

ID=64091382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810500456.2A Pending CN108804345A (zh) 2018-05-23 2018-05-23 数据写入方法、装置、设备及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN108804345A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116339646A (zh) * 2023-05-30 2023-06-27 西安中飞航空测试技术发展有限公司 飞行试验数据存储方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989135A (en) * 1987-02-16 1991-01-29 Hitachi, Ltd. Communication control microcomputer
CN1949695A (zh) * 2006-10-28 2007-04-18 华为技术有限公司 一种帧数据传输中错帧丢弃的方法和系统
CN101521671A (zh) * 2009-04-02 2009-09-02 北京九方中实电子科技有限责任公司 一种数据帧传输链表结构和实现方法
CN105183665A (zh) * 2015-09-08 2015-12-23 福州瑞芯微电子股份有限公司 一种数据缓存访问方法和数据缓存控制器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989135A (en) * 1987-02-16 1991-01-29 Hitachi, Ltd. Communication control microcomputer
CN1949695A (zh) * 2006-10-28 2007-04-18 华为技术有限公司 一种帧数据传输中错帧丢弃的方法和系统
CN101521671A (zh) * 2009-04-02 2009-09-02 北京九方中实电子科技有限责任公司 一种数据帧传输链表结构和实现方法
CN105183665A (zh) * 2015-09-08 2015-12-23 福州瑞芯微电子股份有限公司 一种数据缓存访问方法和数据缓存控制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116339646A (zh) * 2023-05-30 2023-06-27 西安中飞航空测试技术发展有限公司 飞行试验数据存储方法、装置、设备及存储介质
CN116339646B (zh) * 2023-05-30 2023-08-11 西安中飞航空测试技术发展有限公司 飞行试验数据存储方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
WO2021088466A1 (zh) 提高网络芯片报文存储效率的方法、设备及存储介质
CN104699422B (zh) 缓存数据的确定方法及装置
CN106537858B (zh) 一种队列管理的方法和装置
KR20180131466A (ko) 데이터 저장 디바이스와 버퍼 테뉴어 관리
WO2018034875A1 (en) Method and apparatus for compressing addresses
CN105373487B (zh) 一种存储操作系统的碎片整理方法及系统
CN103970665B (zh) 一种模拟spi flash的fpga系统及调试方法
CN103888377A (zh) 报文缓存方法及装置
CN103559146A (zh) 一种提高NAND flash控制器读写速度的方法
GB2374499A (en) Arbiter for a queue management system
CN109471843A (zh) 一种元数据缓存方法、系统及相关装置
CN107608627A (zh) 一种远端数据分级存储方法、电子设备及存储介质
CN110445730A (zh) 基于WinPcap的网络数据实时采集存储方法和装置
CN109656836A (zh) 一种数据处理方法及装置
CN108804345A (zh) 数据写入方法、装置、设备及计算机可读存储介质
CN109446147A (zh) 一种网络存储设备与pcie设备的数据交互方法
CN109408426B (zh) 一种灵活通用的串行通信方法及系统
CN108073546A (zh) 一种基于fpga实现网络数据接收及读取控制方法
CN112905150A (zh) 一种基于异步fifo芯片的处理电路及可重构工作方法
CN109597577A (zh) 一种处理nvme协议读写命令的方法、系统及相关装置
CN103442091A (zh) 一种数据传输方法及装置
CN110399314A (zh) 一种cpu、一种电子设备以及一种cpu缓存控制方法
CN106844248A (zh) 数据传输的方法及系统
EP1091289A1 (en) Device for processing sonet or SDH frames-DS0 to channel mapping
CN106326034A (zh) 一种数据备份的存储方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181113

RJ01 Rejection of invention patent application after publication