CN108803410A - 一种高可靠的键相脉冲自适应采样电路 - Google Patents

Abstract

本发明涉及一种高可靠的键相脉冲自适应采样电路，属于电力系统实时测量技术领域，包括第一A/D采样模块、幅值衰减模块、比较模块和处理器，第一A/D采样模块连接处理器，幅值衰减模块经过比较模块连接处理器，处理器用于根据第一A/D采样模块采集到的键相脉冲计算幅值衰减系数和比较阈值，幅值衰减模块用于接收处理器发送的衰减系数，并根据该衰减系数衰减键相脉冲的幅值，比较模块用于将处理器反馈的比较阈值与幅值衰减后的键相脉冲进行比较，输出能够被处理器直接采集的电平信号。本发明可自适应现场多样化的脉冲，降低人工消耗，提高智能化程度；同时可适时自检比较器阈值参考电压，提高系统的可靠性。

Description

一种高可靠的键相脉冲自适应采样电路

技术领域

本发明涉及一种高可靠的键相脉冲自适应采样电路，属于电力系统实时测量技术领域。

背景技术

发电机功角是电网扰动、振荡和失稳轨迹的重要记录数据，是反映电力系统稳定性的重要状态指标之一，因此，研究一种高可靠的发电机功角测量电路具有重要意义。

目前，发电机的功角是通过键相传感器测量得到的，键相测量是通过在被测轴上设置一个凹槽2，称键相标记，如图1所示，当这个凹槽2转到探头位置时，相当于探头与被测面间距变化，传感器1会产生一个脉冲信号，轴每转一圈，就会产生一个脉冲信号，产生的时刻表明了轴在每转周期中的位置。因此，通过对脉冲计数，可以测量轴的转速；通过将脉冲与轴的振动信号比较，可以确定振动的相位角，用于轴的动平衡分析以及设备的故障分析与诊断等方面。

由于键相传感器的种类繁多，不同键相传感器输出的脉冲幅值存在较大的个体差异，脉冲幅值在-48V～+48V之间。而普通信号调理、采集等模拟电路可识别的信号电平范围要小得多，比如-15V～+15V或者-10V～+10V，FPGA等处理器能识别的电平范围为0～3.3V或者0～5V,不能直接采集键相脉冲。因此，需要一种采样电路对不同幅值大小的键相脉冲进行幅值衰减、整形、调理后，转换成能够被后级采样电路识别的电平。

传统的做法是通过拨码开关进行手动设置，把键相脉冲幅值按比例进行衰减。如图2所示，需根据现场键相传感器的实际脉冲幅值，手动设定两个拨码开关，来分别配置幅值衰减系数和比较器阈值参考电压，直接送入比较器进行比较输出，应用不灵活，自适应性不强，对电路故障检测也不够准确。

现有技术中，大多键相脉冲的采集电路不能适应多种传感器输出的不同幅值大小的键相脉冲，例如公告号为CN202869638U的中国专利提出了一种“旋转机械的键相信号自适应处理系统”，以及公告号为CN202158899U的中国专利提出了一种“键相器模块”，均只能针对单一幅值的键相脉冲，当多个不同幅值大小的键相脉冲均需要采集时，上述两个专利中的采集模块均不能准确、有效的自动采集键相脉冲。

发明内容

本发明的目的是提供一种高可靠的键相脉冲自适应采样电路，用于解决现有键相脉冲采集电路不能识别脉冲幅值、需要手动配置，自适应能力差的问题。

为解决上述技术问题，本发明提出一种键相脉冲采样电路，包括第一A/D采样模块、幅值衰减模块、比较模块和处理器，幅值衰减模块的输入端用于接收键相脉冲，幅值衰减模块的输出端分别连接第一A/D采样模块和比较模块，第一A/D采样模块连接处理器，比较模块的输入端连接处理器，处理器用于根据第一A/D采样模块采集到的键相脉冲计算幅值衰减系数和比较阈值，幅值衰减模块用于接收处理器发送的衰减系数，并根据该衰减系数衰减键相脉冲的幅值，比较模块用于将处理器反馈的比较阈值与幅值衰减后的键相脉冲进行比较，输出能够被处理器直接采集的电平信号。

本发明首先通过处理器采集键相脉冲的幅值，根据键相脉冲的幅值的最大值和最小值，计算出合适的幅值衰减系数和比较阈值，将经过幅值衰减模块的键相脉冲和比较模块中的比较阈值进行比较，最后输出能够被处理器直接采集的电平信号。本发明的采集电路能够自动适应多种输出不同脉冲幅值大小的键相传感器，实现键相脉冲的智能采样。

进一步，所述幅值衰减模块包括电阻分压电路和运算放大电路，电阻分压电路的输出端连接运算放大电路的输入端，运算放大电路的输出端连接比较模块，电阻分压电路的分压系数与运算放大电路的放大倍数的乘积为所述衰减系数。

具体的，所述电阻分压电路包括串联的第一电阻和第二电阻，第一电阻的一端用于输入键相脉冲，第一电阻的另一端作为电阻分压电路的输出端用于连接运算放大电路，所述第一电阻的另一端通过第二电阻接地。

进一步，所述运算放大电路包括运算放大器、数字电位器和第三电阻，运算放大器的一个输入端用于连接电阻分压电路的输出端，运算放大器的另一个输入端通过数字电位器连接运算放大器的输出端，运算放大器的输出端连接所述比较模块，该运算放大器的输出端依次通过所述数字电位器、第三电阻接地，数字电位器的控制端用于连接处理器实现阻值的自适应调节，自适应调节是指处理器根据设置的衰减系数控制数字电位器的控制端，从而控制数字电位器的阻值大小。为了实现对数字电位器的保护，优选的，数字电位器的控制端通过第一数字隔离器连接处理器。

进一步，所述比较模块包括比较器和D/A转换模块，比较器的一个输入端连接D/A转换模块，用于通过D/A转换模块获取处理器发送的比较阈值。

为了实时监测D/A转换模块输出的比较阈值，提高电路的可靠性，所述D/A转换模块的输出端通过第二A/D采样模块连接处理器。

为了提高抗干扰能力，进一步，D/A转换模块与处理器的连接支路上设置有第二数字隔离器，第二A/D采样模块与处理器的连接支路上设置有第三数字隔离器。

为了进一步提高抗干扰能力，所述比较模块通过光耦隔离器用于连接处理器。

为了抑制干扰，本发明的采样电路还包括滤波电路，滤波电路的输入端用于输入键相脉冲，滤波电路的输出端连接幅值衰减模块。

进一步，所述处理器根据第一A/D采样模块采集的键相脉冲的最大值和最小值，计算得到所述幅值衰减系数和比较阈值。

附图说明

图1是键相信号提取示意图；

图2是传统通过手动拨码来设置幅值衰减和比较器阈值电压的示意图；

图3是本发明的键相脉冲采样电路示意图；

图4是一种幅值衰减模块的示意图；

图5是一种比较模块的连接示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明。

本发明提出一种键相脉冲采样电路，如图3所示，至少包括第一A/D采样模块、幅值衰减模块、比较模块和FPGA，幅值衰减模块的输入端用于接收键相脉冲，幅值衰减模块的输出端分别连接第一A/D采样模块和比较模块，第一A/D采样模块连接FPGA，比较模块的输入端连接FPGA，FPGA用于根据第一A/D采样模块采集到的键相脉冲计算幅值衰减系数和比较阈值，幅值衰减模块用于接收FPGA发送的衰减系数，并根据该衰减系数衰减键相脉冲的幅值，比较模块用于将接收FPGA发送的比较阈值与幅值衰减后的键相脉冲进行比较，输出能够被FPGA识别的电平信号。

本发明首先通过FPGA采集键相脉冲的幅值，根据键相脉冲的幅值的最大值和最小值，计算出合适的幅值衰减系数和比较阈值，将经过幅值衰减模块的键相脉冲和比较模块中的比较阈值进行比较，最后输出能够被FPGA直接识别的电平信号。本发明的采集电路能够自动适应多种输出不同脉冲幅值大小的键相传感器，实现键相脉冲的智能采样。

上述FPGA是根据第一A/D采样模块采集的键相脉冲的最大值和最小值，计算得到幅值衰减系数和比较阈值的。下面以一个实例说明幅值衰减系数和比较阈值的计算方法。例如，某被测键相脉冲的最大值是25V，最小值是20V，所采用的D/A转换模块可输出的比较器阈值电压范围为大于-10V且小于10V，因此需要把被测键相脉冲的幅值衰减到+10V～-10V范围内，由于25V首先经过了R1、R2电阻分压网络衰减为原幅值的1/5，即25V*(1/5)＝5V，故FPGA会输出幅值衰减系数2，最终幅值衰减模块把幅值最大值衰减为10V，把幅值最小值衰减为8V。比较阈值的原则是取幅值最大值和最小值的中间值即9V。

图3中，比较模块通过光耦隔离器用于连接FPGA，进行光耦隔离，用于提高电路的抗干扰能力。本发明的采样电路还包括用于抑制干扰的滤波电路，滤波电路的输入端用于输入键相脉冲，滤波电路的输出端连接幅值衰减模块。

具体的，上述幅值衰减模块包括电阻分压电路和运算放大电路，电阻分压电路的输出端连接运算放大电路的输入端，运算放大电路的输出端连接比较模块，电阻分压电路的分压系数与运算放大电路的放大倍数的乘积为衰减系数。例如，图4所示的一种幅值衰减模块，电阻分压电路包括串联的第一电阻R1和第二电阻R2，第一电阻R1的一端DIN1用于输入键相脉冲，第一电阻的另一端DIN1通过第二电阻R2接地，第一电阻R1的另一端作为电阻分压电路的输出端用于连接运算放大电路。

运算放大电路包括运算放大器U1A、数字电位器RW1和第三电阻R4，运算放大器U1A的一个输入端用于连接电阻分压电路的输出端，运算放大器U1A的另一个输入端通过数字电位器RW1连接运算放大器U1A的输出端，运算放大器的输出端DIN1’连接上述比较模块，该输出端DIN1’依次通过数字电位器RW1、第三电阻R4接地，数字电位器RW1的控制端用于连接FPGA。为了提高抗干扰能力，该数字电位器的控制端通过第一数字隔离器U2连接FPGA(即图4中的U3)。

该幅值衰减模块把键相脉冲的幅值通过电阻分压网络R1和R2衰减为原脉冲幅值的1/N(例如N＝5)，然后经同相比例放大电路二次调整衰减系数，通过FPGA实现阻值的可编程自适应调节，输出适合后级电路的电压范围。图4中，R2＝3R1，R3为放大器同相端平衡电阻，U1和R3、R4、RW1构成同相比例放大电路，放大倍数为1+RW1/R4。

本发明的一种比较模块如图5所示，包括比较器、D/A转换模块和第二A/D采样模块，比较器通过D/A转换模块连接FPGA，D/A转换模块通过第二A/D采样模块连接FPGA。FPGA将设置的比较阈值通过D/A转换模块发送至比较器，用于与衰减后的键相脉冲进行比较，把键相脉冲滤除直流分量整形为方波，最后经高速光耦隔离，把键相脉冲整形为FPGA可以直接采集的0～3.3V的TTL电平。为了提高信号传输过程中的抗干扰能力，提高系统的稳定性，FPGA与D/A转换模块之间、FPGA与第二A/D采样模块之间均设有数字隔离器。FPGA根据采集到的脉冲值通过D/A转换模块自适应输出比较阈值，同时，为提高系统的可靠性，本电路还通过第二A/D采样模块实时监测比较阈值，防止参考电压不准确造成整个电路采样的不可靠。

综上所述，本发明采用了键相脉冲幅值智能衰减模块，能对键相传感器脉冲幅值电压自动识别实现了幅值自适应采样，提高了智能化程度；还采用了智能比较模块，自适应输出比较器的阈值参考电压，同时适时监测该参考电压并反馈到FPGA控制单元，根据反馈值适时调整参考电压输出值，提高了采样的精准度和可靠性。

本发明的键相脉冲采样电路，可自适应现场多样化的脉冲，降低人工消耗，提高智能化程度；同时，可适时自检比较器阈值参考电压，提高系统中关键电路模块的可靠性，此外，模拟采样部分和FPGA数字模块之间，使用了SPI高速数字隔离器，提高信号传输过程中的抗干扰能力，提高系统的稳定性和可靠性。

本实施例是以FPGA作为处理器为例，凡具有高速数据处理能力的处理器如DSP、ARM等均能够起到代替本实施例中FPGA的作用。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种键相脉冲采样电路，其特征在于，包括第一A/D采样模块、幅值衰减模块、比较模块和处理器，幅值衰减模块的输入端用于接收键相脉冲，幅值衰减模块的输出端分别连接第一A/D采样模块和比较模块，第一A/D采样模块连接处理器，比较模块的输入端连接处理器，处理器用于根据第一A/D采样模块采集到的键相脉冲计算幅值衰减系数和比较阈值，幅值衰减模块用于接收处理器发送的衰减系数，并根据该衰减系数衰减键相脉冲的幅值，比较模块用于将处理器反馈的比较阈值与幅值衰减后的键相脉冲进行比较，输出能够被处理器直接采集的电平信号。

2.根据权利要求1所述的键相脉冲采样电路，其特征在于，所述幅值衰减模块包括电阻分压电路和运算放大电路，电阻分压电路的输出端连接运算放大电路的输入端，运算放大电路的输出端连接比较模块，电阻分压电路的分压系数与运算放大电路的放大倍数的乘积为所述衰减系数。

3.根据权利要求2所述的键相脉冲采样电路，其特征在于，所述电阻分压电路包括串联的第一电阻和第二电阻，第一电阻的一端用于输入键相脉冲，第一电阻的另一端作为电阻分压电路的输出端用于连接运算放大电路，所述第一电阻的另一端通过第二电阻接地。

4.根据权利要求2所述的键相脉冲采样电路，其特征在于，所述运算放大电路包括运算放大器、数字电位器和第三电阻，运算放大器的一个输入端用于连接电阻分压电路的输出端，运算放大器的另一个输入端通过数字电位器连接运算放大器的输出端，运算放大器的输出端连接所述比较模块，该运算放大器的输出端依次通过所述数字电位器、第三电阻接地，数字电位器的控制端用于连接处理器实现阻值的自适应调节。

5.根据权利要求4所述的键相脉冲采样电路，其特征在于，数字电位器的控制端通过第一数字隔离器连接处理器。

6.根据权利要求1所述的键相脉冲采样电路，其特征在于，所述比较模块包括比较器和D/A转换模块，比较器的一个输入端连接D/A转换模块，用于通过D/A转换模块获取处理器反馈的比较阈值。

7.根据权利要求6所述的键相脉冲采样电路，其特征在于，所述D/A转换模块的输出端通过第二A/D采样模块连接处理器。

8.根据权利要求7所述的键相脉冲采样电路，其特征在于，D/A转换模块与处理器的连接支路上设置有第二数字隔离器，第二A/D采样模块与处理器的连接支路上设置有第三数字隔离器。

9.根据权利要求1所述的键相脉冲采样电路，其特征在于，还包括滤波电路，滤波电路的输入端用于输入键相脉冲，滤波电路的输出端连接幅值衰减模块。

10.根据权利要求1所述的键相脉冲采样电路，其特征在于，所述比较模块通过光耦隔离器用于连接处理器。