CN108790411B - 耗材芯片及其工作方法 - Google Patents

Abstract

本发明涉及打印机耗材技术领域，具体涉及一种耗材芯片及其工作方法，其特征在于耗材芯片包括：工作频率控制电路，当芯片主程序在所述非易失性存储模块中运行时，控制所述高速电路工作在第一频率；当芯片主程序调用所述高速电路时，控制所述高速电路工作在第二频率；所述第一频率比所述第二频率低。通过所述工作频率控制电路将所述高速电路的工作频率在第一频率和第二频率之间切换：当芯片主程序需要调用所述高速电路执行运算时，使得高速电路工作在较高的第二频率下从而能够进行快速的运算并将运算结果反馈给芯片主程序使得耗材芯片能够在更短的时间内响应打印机，减少因为耗材芯片响应超时而认证失败的情况发生。

Description

耗材芯片及其工作方法

技术领域

本发明涉及打印机耗材技术领域，具体涉及一种耗材芯片及其工作方法。

背景技术

目前耗材普遍使用了芯片作为耗材的信息和使用量的介质。如图1所示，常规耗材芯片主要包括以下基本单元： MCU内核单元、易失性存储单元、非易失性存储单元、高速硬件算法单元，IO接口。MCU内核单元为通用的MCU内核，如MSP430、CORTEX-M0等，用于芯片内部控制和运算。易失性存储单元为SRAM，主要用于存储临时性的数据，如高速硬件算法单元的输入数据或芯片程序运行中产生的数据。非易失性存储单元包含ROM和FLASH，ROM用于存储BOOT程序，FLASH用于存储芯片内部软件数据。高速硬件算法单元用于复杂安全认证算法的硬件实现，如AEA，AES，DES等加解密模块。耗材芯片通过IO接口与打印机通讯。耗材软件数据和码表数据存于耗材芯片的非易失性存储单元中。软件在非易失性存储单元中运行时。耗材芯片与打印机的通讯中存在着安全认证的过程，这涉及到安全认证算法（如AES加/解密算法、DES加/解密算法）的大量运算。通常，安全认证算法运算由芯片内嵌的专门硬件模块（如AEA，AES，DES等加解密模块）实现。

软件在非易失性存储单元中运行时，由于受非易失性存储单元的读取速度限制，MCU内核单元只能以较低的频率（如FLASH中运行时MUC内核单元被限制在30MHz）运行。而耗材芯片与打印机的安全认证中，打印机对耗材芯片的响应速度存在要求。如果硬件算法模块计算安全认证信息过慢，芯片未在规定时间内响应打印机，会造成安全认证失败，芯片无法正常使用。

发明内容

本发明为解决上述技术问题，提供一种耗材芯片，包括内核电路、非易失性存储模块和高速电路，其特征在于，还包括：

工作频率控制电路，当芯片主程序在所述非易失性存储模块中运行时，控制所述高速电路工作在第一频率；当芯片主程序调用所述高速电路时，控制所述高速电路工作在第二频率；

所述第一频率比所述第二频率低。

上述技术方案中，通过所述工作频率控制电路将所述高速电路的工作频率在第一频率和第二频率之间切换：当芯片主程序需要调用所述高速电路执行运算时，使得高速电路工作在较高的第二频率下从而能够进行快速的运算并将运算结果反馈给芯片主程序使得耗材芯片能够在更短的时间内响应打印机，减少因为耗材芯片响应超时而认证失败的情况发生。

作为优选，所述工作频率控制电路，包括总时钟源模块、工作频率控制模块；所述工作频率控制模块，包括对应于所述高速电路的高速电路时钟控制单元；所述工作频率控制模块在需要所述高速电路工作时，使能对应于所述高速电路的高速电路时钟控制单元；所述高速电路时钟控制单元，将所述总时钟源模块输出的总时钟进行分/倍频输出至对应的高速电路，作为所述高速电路的工作时钟，使得所述高速电路工作在所述第一频率或者第二频率。所述工作频率控制电路，在需要某一高速电路工作时开启该高速电路的时钟，在不需要该高速电路工作时关闭该高速电路的时钟以降低功耗。

作为优选，所述总时钟源模块包括低频输入端、动态频率输出端、以及设置在所述低频输入端和所述动态频率输出端之间的锁相环单元、计数器单元、超高频管理单元；所述锁相环单元，将经所述低频输入端输入的低频时钟倍频后输出高频时钟；所述计数器单元，接收所述锁相环单元输出的高频时钟并对所述高频时钟计数，并将其计数结果的各数据位作为不同频率的位时钟输出；所述超高频管理单元，接收所述高频时钟和所述位时钟，并且基于所接收到的所述高频时钟和/或所述位时钟输出动态的总时钟。所述总时钟源模块能够根据耗材芯片的当前工作状态对输出的总时钟进行动态频率调整，以满足用户的需求，使得耗材芯片的在每一个时刻均能够有比较好的工作状态。

作为优选，所述工作频率控制模块在需要所述高速电路工作时，使能对应于所述高速电路的高速电路时钟控制单元；并且根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在所述第一频率或者第二频率。通过所述工作频率控制模块的控制，使得即是在总时钟动态改变的情况下，所述高速电路的也能获得稳定的时钟，使得高速电路工作在所述第一频率或者第二频率下。

作为优选，所述高速电路时钟控制单元，包括高速时钟门控子单元和高速时钟分/倍频控制子单元；所述高速时钟门控子单元，控制所述高速电路时钟控制单元输出/不输出对应于所述高速电路的时钟；所述高速时钟分/倍频控制子单元，用于控制所述高速电路时钟控制单元的分/倍频系数。

作为优选，所述高速电路时钟控制单元，当芯片主程序在所述非易失性存储模块中运行时，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在第一频率。

作为优选，所述高速电路时钟控制单元，当芯片主程序调用所述高速电路时，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在第二频率。

作为优选，所述高速电路时钟控制单元，当芯片主程序在所述非易失性存储模块中运行时，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在第一频率；当芯片主程序调用所述高速电路时，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在第二频率。

作为优选，所述高速电路有多个；所述工作频率控制模块包括分别与各高速电路对应的高速电路时钟控制单元。所述工作频率控制模块通过所述高速电路时钟控制单元对各所述高速电路的时钟分别进行独立的时钟控制，控制更加灵活和精确，运算效率更高，功耗更低。

作为优选，所述工作频率控制模块包括对应于所述内核电路的内核电路时钟控制单元；所述内核电路时钟控制单元，将所述总时钟进行分/倍频输出至所述内核电路，作为所述内核电路的工作时钟，使得所述内核电路工作在内核主频。所述工作频率控制模块通过所述内核路时钟控制单元对所述内核电路的时钟进行独立的时钟控制，使得内核电路的效率更高，功耗更低。

本发明还提供了一种耗材芯片工作方法，适用于上所述的耗材芯片，其特征在于，所述工作频率控制模块的操作包括：

需要高速电路工作时，使能对应于所述高速电路的高速电路时钟控制单元，使得所述高速电路时钟控制单元输出第一频率或者第二频率的时钟；

不需要高速电路工作时，关闭对应于所述高速电路的高速电路时钟控制单元。

上述技术方案中，通过所述工作频率控制电路将所述高速电路的工作频率在第一频率和第二频率之间切换：当芯片主程序需要调用所述高速电路执行运算时，使得高速电路工作在较高的第二频率下从而能够进行快速的运算并将运算结果反馈给芯片主程序使得耗材芯片能够在更短的时间内响应打印机，减少因为耗材芯片响应超时而认证失败的情况发生。

进一步的，所述工作频率控制模块在需要高速电路工作时：

如果芯片主程序需要调用所述高速电路，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路时钟控制单元输出第二频率的时钟；

如果芯片主程序不需要调用所述高速电路，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路时钟控制单元输出第一频率的时钟。

进一步的，所述工作频率控制模块：

根据当前总时钟的频率以及所述高速电路的第二频率设置所述高速电路时钟控制单元的分/倍频系数；

并且读取所述高速电路对应的时钟寄存器，如果所述高速电路没有工作在所述第二频率则重新设置所述高速电路时钟控制单元的分/倍频系数。

进一步的，所述工作频率控制模块：

根据当前总时钟的频率以及所述高速电路的第一频率设置所述高速电路时钟控制单元的分/倍频系数；

并且读取所述高速电路对应的时钟寄存器，如果所述高速电路没有工作在所述第一频率则重新设置所述高速电路时钟控制单元的分/倍频系数。

进一步的，所述步骤S1之前还包括：

所述高速电路的第一频率和所述第二频率，在芯片上电初始化时被设置。

附图说明

附图1 是现有技术的耗材芯片系统图。

附图2是本发明实施例一的耗材芯片系统图。

附图3是本发明实施例一的总时钟源模块示意图。

附图4是本发明实施例一的工作频率控制模块示意图。

具体实施方式

下面将结合附图对本发明的实施方式进行详细描述。

本具体实施例仅仅是对本发明的解释，其并不是对发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明的权利要求范围内都收到专利法的保护。

实施例一

如图2所示的一种耗材芯片，包括内核电路、易失性存储电路、非易失性存储模块和高速电路、工作频率控制电路，IO接口电路。其中，内核电路为现有技术中同样的MCU内核，例如MSP430、CORTEX-M0等内核芯片，用于芯片内部控制和运算。易失性存储电路可以为SRAM等易失性存储芯片，主要用于存储临时性的数据，例如高速电路的输入数据或者芯片程序运行过程中产生的其他临时数据。非易失性存储模块包括ROM和FLASH，ROM用于存储BOOT程序，FLASH用于存储芯片内部软件数据。高速电路用于复杂去的安全认证算法的硬件实现，可以为AEA、AES、DES等加密或者解密芯片，根据耗材芯片的使用需求，可以设置一个或者多个高速电路。例如，耗材芯片可能包括一个基于第一算法的加密芯片以及另一个基于第一算法的解密芯片。耗材芯片也可能包括第一基于第一算法的加密芯片以及另一个基于第二算法的解密芯片。或者耗材芯片也可以包括一个基于第一算法的加密芯片和另一个基于第二算法的加密芯片。再或者耗材芯片还可以包括一个基于第一算法的解密芯片和另一个基于第二算法的解密芯片等等。本领域技术人员可以根据耗材芯片的使用需要进行灵活的设置。耗材芯片通过IO接口电路与打印机通讯。耗材芯片的软件数据和码表数据存储与耗材芯片的非易失性存储模块中，耗材芯片的软件在非易失性存储单元中运行。

工作频率控制电路包括总时钟源模块和工作频率控制模块。如图3所示为本实施例的总时钟源模块。总时钟源模块包括低频输入端、动态频率输出端、以及设置在低频输入端和动态频率输出端之间的锁相环单元、计数器单元、超高频管理单元。锁相环单元，将经低频输入端输入的低频时钟（外部输入的很低频率的时钟，一般在24MHz以下）倍频后输出高频时钟（一般在500MHz以上）。计数器单元，接收锁相环单元输出的高频时钟并对高频时钟计数，即计数器单元利用输入的高频时钟进行自增1的操作，计数器单元的包括用于存储计数结果的每一位数据的计数器寄存器。每一个计数器寄存器都可以输出作为位时钟。有低位到高位的计数器寄存器，其输出的位时钟的频率由高到低。计数器单元可以采用软件的方式实现对输入的高频时钟的计数，也可以采用诸如门电路和触发器的硬件来实现对输入的高频时钟的计数。各计数器寄存器输出的位时钟以及锁相环单元输出的高频时钟均被输出至超高频管理单元，由超高频管理单元根据耗材芯片的当前工作状态和/或用户的预先配置对输出的总时钟进行动态频率调整，以满足用户的需求，使得耗材芯片的在每一个时刻均能够有比较好的工作状态。另外，本领域技术人员也可以出于成本或者具体应用需要的考虑，采用由OSC的100MHz时钟分频而来的时钟作为总时钟的模块，其分频系数可以根据用户配置进行：不分频、2分频、4分频和8分频等。

如图4所示，工作频率控制模块包括高速电路时钟控制单元和内核电路时钟控制单元。内核电路时钟控制单元，对应于耗材芯片的内核电路，用于总时钟源输出的频率动态改变的总时钟进行分/倍频输出至内核电路，作为内核电路的工作时钟，使得内核电路工作在内核主频。从而实现对所述内核电路的时钟进行独立的时钟控制，使得内核电路的效率更高，功耗更低。内核电路时钟控制单元，包括内核时钟门控子单元和内核时钟分/倍频控制子单元。内核时钟门控子单元，控制内核电路时钟控制单元输出/不输出对应于内核电路的时钟。当内核电路时钟控制单元被使能的状态下，内核时钟门控子单元控制该内核电路时钟控制单元输出时钟；当内核电路时钟控制单元被关闭的状态下，内核时钟门控子单元控制该内核电路时钟控制单元不输出时钟。内核时钟分/倍频控制子单元，用于控制内核电路时钟控制单元的分/倍频系数。由于输入的总时钟的频率是动态改变的，内核时钟分/倍频控制子单元，根据用户预先设置的内核电路的工作频率f0以及当前总时钟的频率ft计算输入的总时钟的分/倍频系数N=f0/ft，内核电路时钟控制单元根据内核时钟分/倍频控制子单元设置的系数N，当N小于等于1时即对总时钟执行N倍频操作，当N大于等于1时即对总时钟执行1/N分频操作，使得输出的时钟频率为预先设置的f0。高速电路时钟控制单元与耗材芯片中的高速电路一一对应，用于实现对各高速电路的时钟分别进行独立的时钟控制，控制更加灵活和精确，运算效率更高，功耗更低。工作频率控制模块在需要某一高速电路工作时，使能对应于高速电路的高速电路时钟控制单元。该高速电路对应的高速电路时钟控制单元被使能以后开始工作：当芯片主程序在非易失性存储模块中运行时，根据当前总时钟的频率设置高速电路时钟控制单元的分/倍频系数，使得高速电路工作在第一频率；当芯片主程序调用高速电路时，根据当前总时钟的频率设置高速电路时钟控制单元的分/倍频系数，使得高速电路工作在第二频率。高速电路时钟控制单元，包括高速时钟门控子单元和高速时钟分/倍频控制子单元。高速时钟门控子单元，控制高速电路时钟控制单元输出/不输出对应于高速电路的时钟。当高速电路时钟控制单元被使能的状态下，高速时钟门控子单元控制该高速电路时钟控制单元输出时钟；当高速电路时钟控制单元被关闭的状态下，高速时钟门控子单元控制该高速电路时钟控制单元不输出时钟。高速时钟分/倍频控制子单元，用于控制高速电路时钟控制单元的分/倍频系数。由于输入的总时钟的频率是动态改变的，高速时钟分/倍频控制子单元，根据用户预先设置的高速电路的第一频率f01’或者第二频率f02’以及当前总时钟的频率ft计算输入的总时钟的分/倍频系数N。此处以第一频率f01’为例进行描述，根据用户预先设置的高速电路的第一频率f01’以及当前总时钟的频率ft计算输入的总时钟的分/倍频系数N=f01’/ft，高速电路时钟控制单元根据内核时钟分/倍频控制子单元设置的系数N，当N小于等于1时即对总时钟执行N倍频操作，当N大于等于1时即对总时钟执行1/N分频操作，使得输出的时钟频率为预先设置的第一频率f01’。本实施例中的第二频率为100MHz等较高的工作频率，使得该高速电路在被芯片主程序调用时，快速执行相应的运算操作，在较短时间内返回运算结果给芯片主程序，减少芯片主程序的等待时间。本实施中的第一频率为低于其第二频率的另一频率（例如30MHz），在芯片主程序没有调用该高速电路时，高速电路以较低的工作频率运行，以降低功耗。第一频率可以被设置为与内核电路的工作频率相同的内核主频，也可以采用其他低于第二频率的频率值。另外，对于特定的高速电路也可以由本领域技术人员根据实际使用的需要设置多个不同的第一频率和/或多个不同的第二频率，以使得高速工作的工作状态达到最佳，耗材芯片的效率和功耗达到最佳。工作频率控制模块在不需要某一高速电路工作时，也可以关闭对应于该高速电路的高速电路时钟控制单元，因为此时的高速电路不需要工作，可以停止为该高速电路输出时钟，以进一步的降低功耗。通过为各高速电路和内核电路设置分别设置高速电路时钟控制单元和内核电路时钟控制单元，使得耗材芯片的各高速电路和内核电路都可以在不同时钟频率下运行，同时满非易失性存储单元和高速硬件模块对时钟频率的要求。其中，工作频率控制模块的功能可以由硬件实现也可以由软件实现，本实施例中的工作频率控制模块优选为在被运行时能够实现上述功能的计算机程序。

实施例二

基于实施例一中所述的耗材芯片的耗材芯片工作方法。其中，工作频率控制模块的操作包括：

步骤S0，芯片上电初始化时，进行参数配置操作。完成各高速电路时钟控制单元的时钟门控配置（即高速时钟门控子单元的配置）、各高速电路时钟控制单元的第一频率参数配置、各高速电路时钟控制单元的第二频率参数配置，内核电路时钟控制单元的时钟门控配置（即内核时钟门控子单元的配置）、内核电路控制单元的内核主频参数配置，Flashtrimming参数配置等。其中，各高速电路的第一频率f01’和第二频率f02’配置过程中，根据使用需要可以自由配置各高速电路的第一频率和第二频率，各高速电路的第一频率可以相互相同或者不同，各高速电路的第二频率同样也可以相互相同或者不同。对于同一高速电路，也可以根据实际使用的需要设置多个不同的第一频率和/或多个不同的第二频率，以使得高速工作的工作状态达到最佳，耗材芯片的效率和功耗达到最佳。

步骤S1，监控芯片主程序和各高速电路的工作状态，在需要高速电路工作时进入步骤S2，不需要高速电路工作时进入步骤S3。

步骤S2，使能对应于高速电路的高速电路时钟控制单元。本实施例中，通过软件控制对应高速电路时钟控制单元的高速时钟门控子单元，以输出对应的高速电路时钟，来完成对该高速电路时钟控制单元的使能。步骤S2完成以后进入步骤S3。

步骤S3，根据当前总时钟的频率ft设置高速电路时钟控制单元的分/倍频系数N，使得高速电路工作在第一频率f01’或者第二频率f02’。具体包括：

步骤S3-1，判断芯片主程序是否需要调用高速电路；如果是则进入步骤S3-2，否则，进入步骤S3-3。具体的，可以根据预先写入非易失性存储单元中的芯片主程序代码的执行顺序来判断是否需要调用高速电路。芯片主程序在需要调用该高速电路时，一般会调用对应于高速电路的高速电路函数，并且输入调用该高速电路所需要的输入参数。

步骤S3-2, 根据当前总时钟的频率ft设置高速电路时钟控制单元的分/倍频系数N，使得高速电路工作在第二频率f02’。 并且在步骤3完成以后，回到步骤S1。具体包括：

步骤S3-2-1，根据当前总时钟的频率ft以及高速电路的第二频率f02’，计算高速电路时钟控制单元的分/倍频系数N，N=f02’/ft。并且将计算的结果N输入高速时钟分/倍频控制子单元，使得高速时钟分/倍频控制子单元根据输入的分/倍频系数N执行相应的分/倍频操作（当N小于等于1时即对总时钟执行N倍频操作，当N大于等于1时即对总时钟执行1/N分频操作，使得输出的时钟频率为预先设置的第二频率f02’），使得高速电路时钟控制子单元输出的时钟频率恰好等于预先设置的第二频率f02’。

步骤S3-2-2，读取高速电路对应的时钟寄存器，以确保高速电路的时钟正确切换至第二频率。如果高速电路没有工作在第二频率则回到步骤S3-2-1。

步骤S3-3，根据当前总时钟的频率ft设置高速电路时钟控制单元的分/倍频系数N，使得高速电路工作在第一频率f01’。具体包括：

步骤S3-3-1，根据当前总时钟的频率ft以及高速电路的第一频率f01’，计算高速电路时钟控制单元的分/倍频系数N，N=f01’/ft。并且将计算的结果N输入高速时钟分/倍频控制子单元，使得高速时钟分/倍频控制子单元根据输入的分/倍频系数N执行相应的分/倍频操作（当N小于等于1时即对总时钟执行N倍频操作，当N大于等于1时即对总时钟执行1/N分频操作，使得输出的时钟频率为预先设置的第一频率f01’），使得高速电路时钟控制子单元输出的时钟频率恰好等于预先设置的第一频率f01’。

步骤S3-3-2，读取高速电路对应的时钟寄存器，以确保高速电路的时钟正确切换至第一频率。如果高速电路没有工作在第一频率则回到步骤S3-2-1。

S4，关闭对应于高速电路的高速电路时钟控制单元，进入步骤S1。本实施例中，通过软件控制对应高速电路时钟控制单元的高速时钟门控子单元，以使其不输出对应的高速电路时钟，来关闭对应的高速电路时钟控制单元。

虽然结合附图描述了本发明的实施方式，但是本领域普通技术人员可以在所附权利要求的范围内做出各种变形或修改。

Claims (15)

1.一种耗材芯片，包括内核电路、非易失性存储模块和高速电路，其特征在于，还包括：

工作频率控制电路，当芯片主程序在所述非易失性存储模块中运行时，控制所述高速电路工作在第一频率；当芯片主程序调用所述高速电路时，控制所述高速电路工作在第二频率；

所述第一频率比所述第二频率低。

2.根据权利要求1所述的一种耗材芯片，其特征在于：

所述工作频率控制电路，包括总时钟源模块、工作频率控制模块；

所述工作频率控制模块，包括对应于所述高速电路的高速电路时钟控制单元；

所述工作频率控制模块在需要所述高速电路工作时，使能对应于所述高速电路的高速电路时钟控制单元；

所述高速电路时钟控制单元，将所述总时钟源模块输出的总时钟进行分/倍频输出至对应的高速电路，作为所述高速电路的工作时钟，使得所述高速电路工作在所述第一频率或者第二频率。

3.根据权利要求2所述的一种耗材芯片，其特征在于：

所述总时钟源模块包括低频输入端、动态频率输出端、以及设置在所述低频输入端和所述动态频率输出端之间的锁相环单元、计数器单元、超高频管理单元；

所述锁相环单元，将经所述低频输入端输入的低频时钟倍频后输出高频时钟；

所述计数器单元，接收所述锁相环单元输出的高频时钟并对所述高频时钟计数，并将其计数结果的各数据位作为不同频率的位时钟输出；

所述超高频管理单元，接收所述高频时钟和所述位时钟，并且基于所接收到的所述高频时钟和/或所述位时钟输出动态的总时钟。

4.根据权利要求3所述的一种耗材芯片，其特征在于：

所述工作频率控制模块在需要所述高速电路工作时，使能对应于所述高速电路的高速电路时钟控制单元；并且根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在所述第一频率或者第二频率。

5.根据权利要求4所述的一种耗材芯片，其特征在于：

所述高速电路时钟控制单元，包括高速时钟门控子单元和高速时钟分/倍频控制子单元；

所述高速时钟门控子单元，控制所述高速电路时钟控制单元输出/不输出对应于所述高速电路的时钟；

所述高速时钟分/倍频控制子单元，用于控制所述高速电路时钟控制单元的分/倍频系数。

6.根据权利要求5所述的一种耗材芯片，其特征在于：

所述高速电路时钟控制单元，当芯片主程序在所述非易失性存储模块中运行时，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在第一频率。

7.根据权利要求5所述的一种耗材芯片，其特征在于：

所述高速电路时钟控制单元，当芯片主程序调用所述高速电路时，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在第二频率。

8.根据权利要求5所述的一种耗材芯片，其特征在于：

所述高速电路时钟控制单元，当芯片主程序在所述非易失性存储模块中运行时，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在第一频率；当芯片主程序调用所述高速电路时，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路工作在第二频率。

9.根据权利要求2所述的一种耗材芯片，其特征在于：

所述高速电路有多个；

所述工作频率控制模块包括分别与各高速电路对应的高速电路时钟控制单元。

10.根据权利要求2所述的一种耗材芯片，其特征在于：

所述工作频率控制模块包括对应于所述内核电路的内核时钟控制单元；

所述内核时钟控制单元，将所述总时钟进行分/倍频输出至所述内核电路，作为所述内核电路的工作时钟，使得所述内核电路工作在内核主频。

11.一种耗材芯片工作方法，适用于权利要求8所述的耗材芯片，其特征在于，所述工作频率控制模块的操作包括：

需要高速电路工作时，使能对应于所述高速电路的高速电路时钟控制单元，使得所述高速电路时钟控制单元输出第一频率或者第二频率的时钟；

不需要高速电路工作时，关闭对应于所述高速电路的高速电路时钟控制单元。

12.根据权利要求11所述的一种耗材芯片工作方法，其特征在于，所述工作频率控制模块在需要高速电路工作时：

如果芯片主程序需要调用所述高速电路，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路时钟控制单元输出第二频率的时钟；

如果芯片主程序不需要调用所述高速电路，根据当前总时钟的频率设置所述高速电路时钟控制单元的分/倍频系数，使得所述高速电路时钟控制单元输出第一频率的时钟。

13.根据权利要求12所述的一种耗材芯片工作方法，其特征在于，所述工作频率控制模块：

根据当前总时钟的频率以及所述高速电路的第二频率设置所述高速电路时钟控制单元的分/倍频系数；

并且读取所述高速电路对应的时钟寄存器，如果所述高速电路没有工作在所述第二频率则重新设置所述高速电路时钟控制单元的分/倍频系数。

14.根据权利要求12所述的一种耗材芯片工作方法，其特征在于，所述工作频率控制模块：

根据当前总时钟的频率以及所述高速电路的第一频率设置所述高速电路时钟控制单元的分/倍频系数；

并且读取所述高速电路对应的时钟寄存器，如果所述高速电路没有工作在所述第一频率则重新设置所述高速电路时钟控制单元的分/倍频系数。

15.根据权利要求11所述的一种耗材芯片工作方法，其特征在于：

所述高速电路的第一频率和所述第二频率，在芯片上电初始化时被设置。