CN108763116A - 一种基于贪婪式算法的多通道ddr控制器 - Google Patents

一种基于贪婪式算法的多通道ddr控制器 Download PDF

Info

Publication number
CN108763116A
CN108763116A CN201810489117.9A CN201810489117A CN108763116A CN 108763116 A CN108763116 A CN 108763116A CN 201810489117 A CN201810489117 A CN 201810489117A CN 108763116 A CN108763116 A CN 108763116A
Authority
CN
China
Prior art keywords
request
queue
scheduling
order
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810489117.9A
Other languages
English (en)
Other versions
CN108763116B (zh
Inventor
李丽
沈鹏程
祁鹏展
陈沁雨
傅玉祥
李伟
何书专
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201810489117.9A priority Critical patent/CN108763116B/zh
Publication of CN108763116A publication Critical patent/CN108763116A/zh
Application granted granted Critical
Publication of CN108763116B publication Critical patent/CN108763116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Dram (AREA)

Abstract

本发明提供了基于贪婪式算法的多通道DDR控制器，与外部总线通信连接，所述控制器包括：分布式控制器、访存请求调度器以及存储颗粒，所述存储颗粒提供数据通道，分布式控制器与数据通道一一对应连接，各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互；访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序，再将所述访存请求分配到空闲的数据通道上执行。有益效果：能够减少处理同一请求序列所需要的总的时间，进而提高多通道DDR的访存性能。

Description

一种基于贪婪式算法的多通道DDR控制器
技术领域
本发明涉及多通道控制器领域，尤其涉及一种基于贪婪式算法的多通道DDR控制器。
背景技术
随着计算机科学技术的发展，半导体工艺水平不断提高，微处理器和存储器的性能都有了很大的提升。然而，由图1可见，相比较于微处理器的提升幅度，存储器的速度提高的很慢，两者发展速度的不匹配，已经成为制约计算机整体性能的一大重要因素。因此，业界发明出了各种方法来缓解片外访存的压力，比如常见的Cache，SPM（Scratch PadMemory）缓存技术等等，片外存储大多为双倍速率同步动态随机存储器（Double Data RateSynchronous Dynamic Random Access Memory, DDR SDRAM）。嵌入式平台为降低功耗多数使用低功耗DDR（Low-Power DDR SDRAM，LPDDR）。当处理器访问的数据不在缓存中时，DDR控制器会依照访存地址将片外存储数据移至片内缓存中，利用缓存降低CPU或者MPU（MicroProcessor Uint）的访存次数，来间接的降低片外访存压力。
然而，Cache、SPM等缓存技术，本质上是利用局部性原理在SoC（System on Chip）中分级存放缓存数据，但是芯片面积、功耗及商业成本等等问题致使SoC中无法大面积使用缓存技术，所以尽管现有的缓存技术减轻了部分片外访存压力，瓶颈仍然存在。加上操作系统多线程技术和硬件多核技术的出现，CPU缓存命中率下降，片外访存存压力逐渐升高，以及SoC内部GPU，LCDC（LCD Controller）等访存对象共享片外存储，使得芯片有效访存带宽更加供不应求。
面对访存性能瓶颈，除了提升制造工艺，许多研究工作都是通过优化DDR控制器调度来提升有效访存带宽。通常，DDR控制器的结构可以抽象为四个部分：调度端口、请求队列、地址映射和命令队列，如图2所示，访存请求经过仲裁器进入请求队列，通过地址映射分解成相应的命令并贮存在命令队列中，命令调度器经过筛选，选择优先级最高的命令进行发送。
虽然针对访存调度的研究成果显著，但由于高性能移动智能终端对访存性能的要求也越来越高。传统针对单通道DDR控制器研究很难解决当前问题，所以近年来研究中开始衍生出利用多通道DDR控制器代替原有单通道DDR控制器的设计理念。在20实际90年代，多通道片外存储系统概念就已经诞生，如今也已广泛地应用在产品之中。多通道存储系统之所以能够大幅度提升访存性能，实质是增加数据总线位宽，在不改变Burst传输长度情况下增大数据吞吐量，相较于单通道，多通道优势在于可并行访问更多DDR颗粒。
片外存储中，多通道概念通常有两种，一种是物理多通道，另一种是逻辑通道，二者区别如图3。物理通道可理解为存储颗粒端所提供数据通道，用于标明可被独立单独访问的存储颗粒组。逻辑通道可理解为控制器端所提供数据通道，其决定了每次传输的数据量。
对多通道DDR控制器的优化研究，是目前提升多通道DDR访存性能的重要途径之一。
发明内容
为了有效降低访存请求在请求队列中的等待时间，提高访存效率，进而从整体上提升多通道DDR系统性能，本发明提供一种针对物理多通道的基于贪婪式算法的多通道DDR控制器，增加了一个访存请求调度器，将请求队列、地址映射、命令队列三个部分包含在内，同时增加了针对请求的调度，具体通过以下技术方案实现：
所述基于贪婪式算法的多通道DDR控制器，与外部总线通信连接，所述控制器包括：分布式控制器、访存请求调度器以及存储颗粒，所述存储颗粒提供数据通道，分布式控制器与数据通道一一对应连接，各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互；访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序，再将所述访存请求分配到空闲的数据通道上执行。
所述基于贪婪式算法的多通道DDR控制器的进一步设计在于，所述访存请求调度器，记录下经总线传来的访存请求，按当前访存请求的目标存储体（一般指Bank）的当前状态，计算出调度时刻，并根据计算结果对当前访存请求进行排序。
所述基于贪婪式算法的多通道DDR控制器的进一步设计在于，被调度器记录的访存请求保存在请求队列中，当请求队列为满时，将不再响应总线的请求，而当请求队列中的访存请求被分配到空闲通道中执行时，请求队列空出相应的位置后，调度器重新响应总线的访存请求。
所述基于贪婪式算法的多通道DDR控制器的进一步设计在于，每个通道对应于一个单独的命令队列，访存请求调度器在访存命令生成后，根据逻辑地址中的channel号被归入到相应的命令队列中，等待DDR控制器的调度。
所述基于贪婪式算法的多通道DDR控制器的进一步设计在于，设定排列在命令队列的队首的命令为预调度命令，所述预调度命令的调度时刻的值为命令队列中所有命令的调度时刻的最小值，并且预调度命令的饥饿值大于设定的阈值。
所述基于贪婪式算法的多通道DDR控制器的进一步设计在于，调度器对总线上发起的访存请求按贪婪式调度算法进行重排序具体为：当有新的命令加入队列中时，首先与预调度命令进行比较，如果预调度命令的饥饿值大于设定阈值或者新命令的调度时刻大于预调度命令的调度时刻，新命令加入到队列尾部；否则，新命令取代预调度命令成为新的预调度命令，之前的预调度命令则放置到队尾，参与新一轮的重排序。
本发明的优点
本发明的基于贪婪式算法的多通道DDR控制器中的调度器包含访存请求队列、地址映射模块和各个通道的访存命令队列，同时还增加了贪婪式调度算法，并且针对贪婪算法的缺点，加入防饿死机制，以避免出现某个访存命令陷入无限等待的状态。本发明的多通道DDR控制器能够减少处理同一请求序列所需要的总的时间，进而提高多通道DDR的访存性能。
附图说明
图1是处理器-存储器的性能发展差距示意图。
图2是单通道DDR控制器的架构示意图。
图3是物理与逻辑多通道对比示意图。
图4是DDR访存时序示意图。
图5是多通道DDR控制器示意图。
图6是多通道DDR存储器访存流程图。
图7命令队列结构示意图。
图8是仿真原理图。
图9是访存数据格式示意图。
图10是仿真验证的实验结果示意图。
具体实施方式
下面结合附图和具体实现案例对本发明进行详细说明。
如图5，本实施例的基于贪婪式算法的多通道DDR控制器，该DDR控制器针对物理多通道，由存储颗粒端提供数据通道，基本保持了常规的DDR控制器，每个通道有一个控制器，各个控制器连接到同一个访存请求调度器，调度器通过请求队列、贪婪调度与命令队列实现对访存请求的实时调度。该调度器与各个通道的控制器直接连接。
针对访存请求调度器中需要重新排列各项命令，本实施例提出一种新的命令包格式，参见表1。本实施例采用的命令包格式包含四类信息，第一类是访存地址；第二类是访存类型；第三类是调度时刻，也就是根据访存地址所在存储颗粒的当前状态，计算出处理该命令所需要的时间；第四类是饥饿值，每当队列中有命令被分配到相应的通道执行时，该命令队列中剩余的命令的饥饿值加一。
表1访存命令格式
字段 访存地址 访存类型 访存时刻 饥饿值
值 逻辑地址 READ/WRITE cycle 1~8
本实施例中，为保证请求调度器在对命令队列进行贪婪式调度时的效率，将对请求队列的深度作出限制，当请求队列满时，额外的访存请求将被挂起，直到命令队列中有命令被分配到通道执行，请求队列中相应的请求数据会被移除，空出名额，才会重新响应片外访存请求。在请求调度器中，只有一个请求队列，但是会有多个命令队列，对应每一个通道，与相应的通道控制器相连。通道控制器根据DDR工作原理，完成相应的读写任务。
如图4，DDR访存时序为：在执行访存任务时，Bank地址与相应的行地址是同时发出的，此时这个命令称之为“行激活”（Row Active）。在此之后，将会发送列地址寻址命令与具体的访存类型（读还是写），这两个命令被同时发出，根据相关标准，从行有效命令到读/写命令发出之间的间隔被定义为tRCD（RAS to CAS Delay），即行选通周期；另一个与本发明相关的时序参数为tRP（Row Precharge Command Period），称之为行预充电有效周期，该时序参数的意义在于，在数据读取完之后，为了释放读写放大器以供同一Bank内其他行的寻址并传输数据，内存颗粒将进行预充电的操作来关闭当前工作行。如果下一个命令访问的是同一Bank的同一行，则不需要进行预充电，因为读出放大器正在操作这一行。本发明正是针对这一特性，优先调度将要访问已经处于“行激活”状态颗粒的命令，如图4中的命令一与命令二，访问已处于“行激活”状态的颗粒将节省下行预充电的时间，提升访存效率。
如图6，片外访存数据经总线首先到达请求队列，而DDR存储控制器中的请求队列深度大小有限，当队列满了的时候，访存请求会被挂起，否则，原始的访存数据将会被保存在请求队列中，此外，请求队列被所有通道共享。
原始的访存数据在请求队列中暂存之后，会经过地址映射模块，完成从物理地址到逻辑地址的转换；然后会根据解析后的逻辑地址查询该访存请求的调度时刻，得到调度时刻之后，再根据逻辑地址和调度时刻生成可以由控制器直接处理的访存命令（格式如表1所示），同时把访存命令中的饥饿值设置为初始值1。
访存命令生成之后，会根据逻辑地址中的通道号被归入到相应的命令队列中，等待DDR控制器的调度，命令队列的结构参见图7。
本实施例中对排在队首的预调度命令进行如下限定：1、调度时刻的值最小，2、饥饿值大于阈值，阈值的大小反应了访存主设备需求数据的紧迫程度，可以设置为主设备发出访存请求后所能等待的最大时钟周期数，也可以根据实际需求自行设定。
本实施例中的防饿死贪婪式调度算法的主要实现过程是，每当有新的命令加入队列中时，首先与预调度命令进行比较，如果预调度命令的饥饿值大于阈值或者新命令的调度时刻大于预调度命令的调度时刻，新命令加入到队列尾部；否则，新命令取代预调度命令，排到队首，成为新的预调度命令，之前的预调度命令则“下放”到队尾，参与新一轮的重排序。
由于本模型采用物理多通道模式，每个通道和一个与之相对应的命令队列捆绑并由DDR控制器进行调度，控制器对各个命令队列的操作是相互独立且并行执行的。每当通道空闲时，会将相应命令队列的预调度命令分配到通道中去执行访存操作，同时命令队列中剩余所有的访存命令的饥饿值加一，然后对命令队列执行新一轮的重排序，若队列中有某个访存命令的饥饿值大于阈值，则将该命令安放到队列首部，称为新的预调度命令，否则，从队列中选出调度时刻最小的那个访存命令放到队列首部，等待下一轮的调度。
以下为验证本发明的技术方案，基于一款基于SystemC语言的周期精确系统级仿真模型进行具体验证。
如图8，仿真软件环境是基于Linux Ubuntu操作系统，通过访存请求模拟器、多通道DDR控制器模型、SystemC类库三部分共同组成软件仿真环境，模拟多通道DDR控制器的工作过程。由于SystemC是针对C++添加的一个类库，所以本实验的编码调试工作是在Linux操作系统下的GCC编译器中完成的。
仿真实验采用访存请求模拟器来生成访存原始数据，采用C++库函数rand()在一定的区间内随机生成访存请求的逻辑地址，然后根据模型中的地址映射规则反过来将逻辑地址转换成物理地址，同时在0和1之间随机选择，代表读写操作，通过模型访存接口将访存数据传入。访存的数据格式如图9所示。
验证的实验结果，参见图10，横轴含义是一组访存序列对应的访存地址的最大差值，该差值代表着这组访存请求的局部性特征，差值越小，访存的局部性特征越强，反之越弱。纵轴代表了处理这组访存请求所需要的时钟周期。从该图中可以看出，应用在多通道DDR控制器中的防饿死贪婪式调度算法，当访存地址集中分布在一个合适的区间里时，该算法对访存性能的提升率可以保持在10%~15%之间。
以上，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种基于贪婪式算法的多通道DDR控制器，与外部总线通信连接，其特征在于，所述控制器包括：分布式控制器、访存请求调度器以及存储颗粒，所述存储颗粒提供数据通道，分布式控制器与数据通道一一对应连接，各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互；访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序，再将所述访存请求分配到空闲的数据通道上执行。
2.根据权利要求1所述的基于贪婪式算法的多通道DDR控制器，其特征在于：所述访存请求调度器，记录下经总线传来的访存请求，按当前访存请求的目标存储体的当前状态，计算出调度时刻，并根据计算结果对当前访存请求进行排序。
3.根据权利要求1所述的基于贪婪式算法的多通道DDR控制器，其特征在于：被调度器记录的访存请求保存在请求队列中，当请求队列为满时，将不再响应总线的请求，而当请求队列中的访存请求被分配到空闲通道中执行时，请求队列空出相应的位置后，调度器重新响应总线的访存请求。
4.根据权利要求1所述的基于贪婪式算法的多通道DDR控制器，其特征在于：每个通道对应于一个单独的命令队列，访存请求调度器在访存命令生成后，根据逻辑地址中的通道编号被归入到相应的命令队列中，等待DDR控制器的调度。
5.根据权利要求4所述的基于贪婪式算法的多通道DDR控制器，其特征在于：设定排列在命令队列的队首的命令为预调度命令，所述预调度命令的调度时刻的值为命令队列中所有命令的调度时刻的最小值，并且预调度命令的饥饿值大于设定的阈值。
6.根据权利要求5所述的基于贪婪式算法的多通道DDR控制器，其特征在于：调度器对总线上发起的访存请求按贪婪式调度算法进行重排序具体为：当有新的命令加入队列中时，首先与预调度命令进行比较，如果预调度命令的饥饿值大于设定阈值或者新命令的调度时刻大于预调度命令的调度时刻，新命令加入到队列尾部；否则，新命令取代预调度命令成为新的预调度命令，之前的预调度命令则放置到队尾，参与新一轮的重排序。
CN201810489117.9A 2018-05-21 2018-05-21 一种基于贪婪式算法的多通道ddr控制器 Active CN108763116B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810489117.9A CN108763116B (zh) 2018-05-21 2018-05-21 一种基于贪婪式算法的多通道ddr控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810489117.9A CN108763116B (zh) 2018-05-21 2018-05-21 一种基于贪婪式算法的多通道ddr控制器

Publications (2)

Publication Number Publication Date
CN108763116A true CN108763116A (zh) 2018-11-06
CN108763116B CN108763116B (zh) 2021-08-06

Family

ID=64008369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810489117.9A Active CN108763116B (zh) 2018-05-21 2018-05-21 一种基于贪婪式算法的多通道ddr控制器

Country Status (1)

Country Link
CN (1) CN108763116B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050204111A1 (en) * 2004-03-10 2005-09-15 Rohit Natarajan Command scheduling for dual-data-rate two (DDR2) memory devices
US20060248261A1 (en) * 2005-04-18 2006-11-02 Jacob Bruce L System and method for performing multi-rank command scheduling in DDR SDRAM memory systems
US7286441B1 (en) * 2004-06-14 2007-10-23 Marvell International Ltd. Integrated memory controller
CN103092785A (zh) * 2013-02-08 2013-05-08 豪威科技(上海)有限公司 Ddr2 sdram控制器
CN103914341A (zh) * 2013-01-06 2014-07-09 中兴通讯股份有限公司 数据队列出队管控方法和装置
CN105810235A (zh) * 2016-03-31 2016-07-27 中国人民解放军国防科学技术大学 一种dram刷新控制器及多通道dram同步刷新方法
CN106919520A (zh) * 2015-12-28 2017-07-04 龙芯中科技术有限公司 访存命令调度方法、装置和系统
CN107277862A (zh) * 2017-05-24 2017-10-20 南京大学 一种移动云计算环境下的视频传输调度方法
CN206711081U (zh) * 2017-04-07 2017-12-05 华中师范大学 一种基于同步技术的多通道高速串行数据采集系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050204111A1 (en) * 2004-03-10 2005-09-15 Rohit Natarajan Command scheduling for dual-data-rate two (DDR2) memory devices
US7286441B1 (en) * 2004-06-14 2007-10-23 Marvell International Ltd. Integrated memory controller
US20060248261A1 (en) * 2005-04-18 2006-11-02 Jacob Bruce L System and method for performing multi-rank command scheduling in DDR SDRAM memory systems
CN103914341A (zh) * 2013-01-06 2014-07-09 中兴通讯股份有限公司 数据队列出队管控方法和装置
CN103092785A (zh) * 2013-02-08 2013-05-08 豪威科技(上海)有限公司 Ddr2 sdram控制器
CN106919520A (zh) * 2015-12-28 2017-07-04 龙芯中科技术有限公司 访存命令调度方法、装置和系统
CN105810235A (zh) * 2016-03-31 2016-07-27 中国人民解放军国防科学技术大学 一种dram刷新控制器及多通道dram同步刷新方法
CN206711081U (zh) * 2017-04-07 2017-12-05 华中师范大学 一种基于同步技术的多通道高速串行数据采集系统
CN107277862A (zh) * 2017-05-24 2017-10-20 南京大学 一种移动云计算环境下的视频传输调度方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
H. KARINIEMI: "ATM switch for 2.488 Gbit/s CATV network on FPGA with a high-throughput buffering architecture", 《THE 2002 45TH MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2002. MWSCAS-2002》 *
ZUDE ZHOU: "Application of DDR Controller for High-speed Data Acquisition Board", 《 FIRST INTERNATIONAL CONFERENCE ON INNOVATIVE COMPUTING, INFORMATION AND CONTROL - VOLUME I (ICICIC"06)》 *
余少博: "基于访存Trace的多通道DDR控制器建模与适配", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
潘国腾: "基于DDR3的贪婪启发式访存调度策略", 《第18届全国信息存储技术学术会议论文集》 *

Also Published As

Publication number Publication date
CN108763116B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
KR101354346B1 (ko) 내부 프로세서들을 구비한 메모리 및 메모리 액세스 제어 방법들
CN107924375B (zh) 用于高速存储器接口的命令仲裁
CN103778013B (zh) 一种多通道Nand Flash控制器及其控制方法
CN102411982B (zh) 内存控制器及命令控制方法
Ganesh et al. Fully-buffered DIMM memory architectures: Understanding mechanisms, overheads and scaling
Li et al. A performance & power comparison of modern high-speed dram architectures
CN103345451B (zh) 一种在多核处理器中缓冲数据的方法
CN105243033A (zh) 数据处理方法及电子设备
CN103049396B (zh) 数据的刷写方法及装置
Zheng et al. Power and performance trade-offs in contemporary DRAM system designs for multicore processors
US8397100B2 (en) Managing memory refreshes
CN108139994B (zh) 内存访问方法及内存控制器
CN103927268A (zh) 一种存储器的访问方法及装置
Hassan On the off-chip memory latency of real-time systems: Is ddr dram really the best option?
CN103150216B (zh) 一种SoC集成的多端口DDR2/3调度器及调度方法
CN108763116A (zh) 一种基于贪婪式算法的多通道ddr控制器
JPWO2020121359A1 (ja) データベース・クエリ効率化のためのシステム、方法、および、プログラム
Fang et al. Core-aware memory access scheduling schemes
CN105718993B (zh) 细胞阵列计算系统以及其中的通信方法
Wan et al. Design and implementation of shared memory with adjustable priority
Seongil et al. Exploring energy-efficient DRAM array organizations
Cao et al. Dr dram: Accelerating memory-read-intensive applications
Li et al. Priority Based Fair Scheduling: A Memory Scheduler Design for ChipMultiprocessor Systems
Gulur et al. Row-buffer reorganization: simultaneously improving performance and reducing energy in drams
WO2021196160A1 (zh) 一种数据存储管理装置及处理核

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant