CN108735867B - 发光二极管的芯片及其量子阱结构和制造方法 - Google Patents

发光二极管的芯片及其量子阱结构和制造方法 Download PDF

Info

Publication number
CN108735867B
CN108735867B CN201810596840.7A CN201810596840A CN108735867B CN 108735867 B CN108735867 B CN 108735867B CN 201810596840 A CN201810596840 A CN 201810596840A CN 108735867 B CN108735867 B CN 108735867B
Authority
CN
China
Prior art keywords
layer
quantum well
reaction chamber
preset temperature
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810596840.7A
Other languages
English (en)
Other versions
CN108735867A (zh
Inventor
万志
卓祥景
崔晓慧
尧刚
林志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201810596840.7A priority Critical patent/CN108735867B/zh
Publication of CN108735867A publication Critical patent/CN108735867A/zh
Application granted granted Critical
Publication of CN108735867B publication Critical patent/CN108735867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一发光二极管的芯片及其量子阱结构和制造方法，其中所述发光二极管的芯片包括依次层叠的一衬底、一氮化镓缓冲层、一N型氮化镓层、一量子阱结构、一P型电子阻拦层以及一P型氮化镓层，其中所述量子阱结构包括至少两量子阱层，每个所述量子阱层依次层叠地形成于所述N型氮化镓层，其中至少一个所述量子阱层形成复合阱，通过这样的方式，所述量子阱结构在提供更为密集和均匀的发光量子点的同时增加电子空穴波函数的交迭程度，从而提高所述发光二极管的发光效率。

Description

发光二极管的芯片及其量子阱结构和制造方法
技术领域
本发明涉及一LED芯片，特别涉及一发光二极管的芯片及其量子阱结构和制造方法。
背景技术
由于发光二极管(Light-Emitting Diode，LED)具有低耗能、小尺寸以及高可靠性等优点，这使得发光二极管在日常照明、车辆照明、指示以及显示等领域都得到了大规模的应用，其中发光二极管的芯片在外接激励下发光，从而使得芯片成为了发光二极管的核心部件，因此，如何制作高质量的芯片以优化发光二极管的整体发光性能对于发光二极管来说是特别重要的。
由于III-V族氮化物是直接带隙半导体，具有禁带宽度大、击穿电场高、电子饱和迁移率高等优异的物理特性，近年来，III-V族氮化物的发光二极管在电学、光学等领域都受到了广泛的关注，其中以GaN基为主要材料的蓝光、白光的发光二极管已经实现了超过以往任何常规的光源的发光效率，使得以GaN基为主要材料的蓝光、白光的发光二极管被广泛地应用于各种新兴行业。在发光二极管结构中，主要发光区域集中在量子阱有源区，由于发光二极管需要通过量子阱有源区的区域内的电子和空穴的有效辐射复合而发光，因此，量子阱的形状、组分以及量子阱的生长方法均是影响发光二极管功率的关键因素。图1A至图1D示出了传统的发光二极管的量子阱有源区的量子阱结构，其中图1A示出的传统的发光二极管的量子阱结构方形阱(矩形阱)、图1B示出的传统的发光二极管量子阱结构梯形阱、图1C示出的传统的发光二极管量子阱结构V形阱、图1D示出的传统的发光二极管量子阱结构阶梯阱(台阶阱)，无论是方形阱、梯形阱、V形阱还是阶梯阱，传统的发光二极管的量子阱结构均为单一类型阱，这导致传统的发光二极管的发光效率受到了较大的限制。
发明内容
本发明的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，使所述发光二极管的发光功率能够被有效地提升。
本发明的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，使所述发光二极管的发光性能能够被有效地优化。
本发明的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，其中所述发光二极管提供一量子阱结构，所述量子阱结构为复合阱，以使所述量子阱结构在提供更为密集和均匀的发光量子点的同时增加电子空穴波函数的交迭程度，从而提高所述发光二极管的发光效率。
本发明的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，其中所述量子阱结构的复合阱为V形阱和阶梯阱的复合，从而使得所述量子阱能够在提供更为密集和均匀的发光量子点的同时增加电子空穴波函数的交迭程度。
本发明的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，其中所述发光二极管的芯片提供一盖帽层，所述盖帽层层叠于所述量子阱结构，以供维持所述量子阱结构的晶体质量，从而避免在后续的高温生成工艺中对所述量子阱结构的组分和结构的破坏。
依本发明的一个方面，本发明提供一发光二极管的芯片，其包括：
一衬底；
一缓冲层，其中所述缓冲层层叠于所述衬底；
一N型导电层，其中所述N型导电层层叠于所述缓冲层；
一有源区，其中所述有源区由循环生长的量子垒层和量子阱结构构成，其中所述量子阱结构包括至少两部分量子阱层，每部分所述量子阱层依次层叠且被设置于所述N型导电层之上，其中至少一个部分所述量子阱层形成复合阱；
一P型电子阻拦层，其中所述P型电子阻拦层被设置于所述有源区之上；
一P型导电层，其中所述P型导电层被设置于所述P型电子阻拦层之上；
一N型电极，其中所述N型电极电连接于所述N型导电层；以及
一P型电极，其中所述P型电极电连接于所述P型导电层。
根据本发明的一个实施例，所述量子阱结构为V形阱和阶梯阱的复合。
根据本发明的一个实施例，所述量子阱结构中V形阱靠近所述P型导电层，所述量子阱结构中阶梯阱靠近所述N型导电层。
根据本发明的一个实施例，所述量子阱结构中阶梯阱靠近所述P型导电层，所述量子阱结构中V形阱靠近所述N型导电层。
根据本发明的一个实施例，所述有源区的所述量子阱结构的对数为1对-30对。
根据本发明的一个实施例，所述发光二极管的芯片进一步包括一盖帽层，其中所述盖帽层层叠于所述量子阱结构，所述P型电子阻拦层层叠于所述盖帽层之上。
根据本发明的一个实施例，所述缓冲层为未掺杂缓冲层。
根据本发明的一个实施例，所述缓冲层的厚度为0nm-50nm。
根据本发明的一个实施例，所述N型导电层包括硅掺杂的氮化镓材料层。
根据本发明的一个实施例，所述N型导电层的厚度为0μm-6μm。
根据本发明的一个实施例，所述N型导电层的掺杂浓度为0.1-10x1018cm-3。
根据本发明的一个实施例，所述有源区的所述量子垒层的厚度为1nm-25nm。
根据本发明的一个实施例，所述有源区的所述量子垒层的掺杂浓度为0.1-5x1018cm-3。
根据本发明的一个实施例，所述有源区的所述量子阱结构的厚度为1nm-10nm。
根据本发明的一个实施例，所述P型电子阻拦层的厚度尺寸为0.01μm-0.5μm。
根据本发明的一个实施例，所述P型电子阻拦层的掺杂浓度为0.1-10x1018cm-3。
根据本发明的一个实施例，所述P型导电层的厚度为10nm-300nm。
根据本发明的一个实施例，所述P型导电层的掺杂浓度为0.1-10x1018cm-3。
根据本发明的一个实施例，所述盖帽层的厚度为30nm-100nm。
依本发明的另一个方面，本发明进一步提供一发光二极管的芯片量子阱结构，其包括相互层叠的至少两部分量子阱层，其中至少一个部分所述量子阱层形成复合阱。
根据本发明的一个实施例，所述量子阱结构为V形阱和阶梯阱的复合。
根据本发明的一个实施例，所述量子阱结构的对数为1对-30对。
根据本发明的一个实施例，所述量子阱结构的厚度为1nm-10nm。
依本发明的另一个方面，本发明进一步提供一发光二极管的芯片的制造方法，其中所述制造方法包括如下步骤：
(a)生成层叠于一衬底的一缓冲层；
(b)生成层叠于所述缓冲层的一N型导电层；
(c)生成层叠于所述N型导电层的一有源区，其中所述有源区由循环生长的一量子垒层和一量子阱结构构成，其中所述量子阱结构包括至少两部分量子阱层，每个所述量子阱层依次层叠其被设置于所述N型导电层之上，其中至少一个部分所述量子阱层形成复合阱；
(d)设置一P型电子阻拦层于所述有源区之上；
(e)设置P型导电层于所述P型电子阻拦层之上；以及
(f)电连接一N型电极于所述N型导电层，和电连接一P型电极于所述P型导电层。
根据本发明的一个实施例，在所述步骤(c)之后和所述步骤(d)之前，所述制造方法进一步包括步骤：设置一盖帽层于所述有源区之上，从而在所述步骤(d)中，在所述盖帽层设置所述P型电子阻拦层。
根据本发明的一个实施例，所述步骤(a)进一步包括步骤：
(a.1)当被保持有所述衬底的一MOCVD设备的反应室的温度处于一第一预设温度时，藉由氢气氢化所述MOCVD设备的反应室；和
(a.2)在降低所述MOCVD设备的反应室的温度以使所述MOCVD设备的反应室的温度处于一第二预设温度时，通入Ga源和N源于所述MOCVD设备的反应室，以生成层叠于所述衬底的所述缓冲层。
根据本发明的一个实施例，所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃。
根据本发明的一个实施例，在所述步骤(a.1)中，氢气氢化时间为5min-10min。
根据本发明的一个实施例，在所述步骤(b)中，当一MOCVD设备的反应室的温度处于一第三预设温度时，通入Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述缓冲层的包括硅掺杂的氮化镓材料层的所述N型导电层。
根据本发明的一个实施例，在所述步骤(b)中，在升高所述MOCVD设备的反应室的温度处于一第三预设温度时，通入Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述缓冲层的包括硅掺杂的氮化镓材料层的所述N型导电层。
根据本发明的一个实施例，所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃。
根据本发明的一个实施例，所述步骤(c)进一步包括步骤：
(c.1)当一MOCVD设备的反应室的温度处于一第四预设温度时，通入In源、Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述N型导电层的所述量子垒层；
(C.2)生成所述量子阱结构于所述量子垒；以及
(c.3)重复所述步骤(c.1)和所述步骤(c.2)，以得到至少两部分所述量子阱层，从而生成层叠于所述N型导电层的所述有源区。
根据本发明的一个实施例，所述步骤(c)进一步包括步骤：
(c.4)在降低所述MOCVD设备的反应室的温度处于一第四预设温度时，通入In源、Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述N型导电层的所述量子垒层；
(C.5)生成所述量子阱结构于所述量子垒；以及
(c.6)重复所述步骤(c.4)和所述步骤(c.5)，以得到至少两部分所述量子阱层，从而生成层叠于所述N型导电层的所述有源区。
根据本发明的一个实施例，所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃，所述第四预设温度为800℃-900℃。
根据本发明的一个实施例，在上述方法中，当一MOCVD设备的反应室的温度处于一第五预设温度时，生成所述盖帽层于所述量子阱结构。
根据本发明的一个实施例，在上述方法中，在降低所述MOCVD设备的反应室的温度处于一第五预设温度时，生长所述盖帽层于所述量子阱结构。
根据本发明的一个实施例，所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃，所述第四预设温度为800℃-900℃，所述第五预设温度为700℃-800℃。
根据本发明的一个实施例，在上述方法中，当一MOCVD设备的反应室的温度处于一第六预设温度时，通入Al源、Ga源、N源和Mg源于所述MOCVD设备的反应室，以生成层叠于所述盖帽层的所述P型电子阻拦层。
根据本发明的一个实施例，在上述方法中，在升高所述MOCVD设备的反应室的温度处于一第六预设温度时，通入Al源、Ga源、N源和Mg源于所述MOCVD设备的反应室，以生成层叠于所述盖帽层的所述P型电子阻拦层。
根据本发明的一个实施例，所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃，所述第四预设温度为800℃-900℃，所述第五预设温度为700℃-800℃，所述第六预设温度是900℃-1000℃。
根据本发明的一个实施例，在上述方法中，在降低所述MOCVD设备的反应室的温度处于一第七预设温度时，使所述MOCVD设备的反应室充满氮气，以进行退火步骤。
根据本发明的一个实施例，所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃，所述第四预设温度为800℃-900℃，所述第五预设温度为700℃-800℃，所述第六预设温度是900℃-1000℃，所述第七预设温度为800℃-900℃。
根据本发明的一个实施例，在上述方法中，保持所述MOCVD设备的反应室的温度恒定，并且，
在单位时间内使被通入所述MOCVD设备的In源流量不变，以生成所述量子阱结构的所述量子阱层的复合阱的一阶梯部分；和
使被通入所述MOCVD设备的In源流量渐变增加后再渐变减少，以生成所述量子阱结构的所述量子阱层的复合阱的一V形部分。
根据本发明的一个实施例，在上述方法中，保持所述MOCVD设备的反应室的温度恒定，并且，
使被通入所述MOCVD设备的In源流量渐变增加后再渐变减少，以生成所述量子阱结构的所述量子阱层的复合阱的一V形部分；和
在单位时间内使被通入所述MOCVD设备的In源流量不变，以生成所述量子阱结构的所述量子阱层的复合阱的一阶梯部分。
根据本发明的一个实施例，在上述方法中，保持被通入所述MOCVD设备的反应室的In源流量不变，并且，
当所述MOCVD设备的反应室的温度恒定时，生长所述量子阱结构的所述量子阱层的复合阱的一阶梯部分；和
当所述MOCVD设备的反应室的温度渐变时，生长所述量子阱结构的所述量子阱层的复合阱的一V形部分。
根据本发明的一个实施例，在上述方法中，保持被通入所述MOCVD设备的反应室的In源流量不变，并且，
当所述MOCVD设备的反应室的温度渐变时，生长所述量子阱结构的所述量子阱层的复合阱的一V形部分；和
当所述MOCVD设备的反应室的温度恒定时，生长所述量子阱结构的所述量子阱层的复合阱的一阶梯部分。
附图说明
图1A至图1D是传统的发光二极管的量子阱有源区的量子阱的形状示意图。
图2是依本发明的一较佳实施例的一发光二极管的芯片的制造过程之一的示意图，其示意了在一衬底上生长层叠于所述衬底的一缓冲层的状态。
图3是依本发明的上述较佳实施例的所述发光二极管的芯片的制造过程之二的示意图，其示意了在所述缓冲层上生长层叠于所述缓冲层的一N型导电层的状态。
图4是依本发明的上述较佳实施例的所述发光二极管的芯片的制造过程之三的示意图，其示意了在所述N型导电层上生长层叠于所述N型导电层的一有源区的状态。
图5是依本发明的上述较佳实施例的所述发光二极管的芯片的制造过程之四的示意图，其示意了在所述有源区上生长层叠于所述有源区的一盖帽层的状态。
图6是依本发明的上述较佳实施例的所述发光二极管的芯片的制造过程之五的示意图，其示意了在所述盖帽层上生长层叠于所述盖帽层的一P型电子阻拦层的状态。
图7是依本发明的上述较佳实施例的所述发光二极管的芯片的制造过程之六的示意图，其示意了在所述P型电子阻拦层上生长层叠于所述P型电子阻拦层的一P型导电层的状态。
图8是依本发明的上述较佳实施例的所述发光二极管的芯片的制造过程之七的示意图，其示意了形成自所述P型导电层延伸至所述N型导电层的一N型层裸露部的状态。
图9是依本发明的上述较佳实施例的所述发光二极管的芯片的制造过程之八的示意图，其示意了电连接一N型电极于所述N型层和电连接一P型电极于所述P型层的状态。
图10是依本发明的上述较佳实施例的所述发光二极管的芯片的制造流程示意图。
图11A和图11B是依本发明的上述较佳实施例的所述发光二极管的芯片的一有源区的示意图。
图12A和图12B是依本发明的上述较佳实施例的所述发光二极管的芯片的另一有源区的示意图。
具体实施方式
以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。
本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。
可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
参考本发明的说明书附图之附图2至图12B，依本发明的一较佳实施例的一发光二极管的芯片在接下来的描述中将被揭露和被阐述，其中所述发光二极管的芯片包括一衬底10、一缓冲层20、一N型导电层30、一有源区40、一P型电子阻拦层50、一P型导电层60、一N型电极70以及一P型电极80，其中所述衬底10、所述缓冲层20、所述N型导电层30、所述有源区40、所述P型电子阻拦层50和所述P型导电层60依次层叠，所述N型电极70电连接于所述N型导电层30，所述P型电极80电连接于所述P型导电层60。当外界激励通过所述N型电极70和所述P型电极80提供给所述发光二极管的芯片时，工作电压能够作用于与所述N型电极70电连接的所述N型导电层30和与所述P型电极80电连接的所述P型导电层60，从而被保持在所述N型导电层30和所述P型导电层60之间的所述有源区40发光。
值得一提的是，所述缓冲层20、所述N型导电层30和所述P型导电层60的类型在本发明的所述发光二极管的芯片中不受限制，例如所述缓冲层20、所述N型导电层30和所述P型导电层60中的至少一层为氮化镓层。具体地说，所述缓冲层20可以是但不限于氮化镓缓冲层，所述N型导电层30可以是但不限于N型氮化镓层，所述P型导电层60可以是但不限于P型氮化镓层。
参考附图9，所述发光二极管的芯片具有一N型层裸露部90，其中所述N型层裸露部90自所述P型导电层60经由所述P型电子阻拦层50和所述有源区40延伸至所述N型导电层30，其中被电连接于所述N型导电层30的所述N型电极70被保持在所述N型层裸露部90。在附图9示出的所述发光二极管的芯片的这个较佳示例中，所述N型电极70和所述P型电极80被保持在所述发光二极管的芯片的同一侧。
优选地，参考附图9，所述发光二极管的芯片进一步包括一盖帽层100，其中所述盖帽层100被设置于所述有源区40，所述P型电子阻拦层50被设置于所述盖帽层100，以藉由所述盖帽层100隔离所述有源区40和所述P型电子阻拦层50。也就是说，所述盖帽层100被保持在所述有源区40和所述P型电子阻拦层50之间，其中在生长所述P型电子阻拦层50时，所述盖帽层100能够保护所述有源区40，以维持所述有源区40的晶体质量。更优选地，所述盖帽层100是低温盖帽层，这样，能够避免在后续的高温生长工艺对所述有源区40的组分和结构的破坏，从而保证所述发光二极管的芯片的产品良率和可靠性。
在本发明的所述发光二极管的芯片的一个具体的示例中，所述盖帽层100以所述盖帽层100层叠于所述有源区40的方式被设置于所述有源区40，相应地，所述P型电子阻拦层50以所述P型电子阻拦层50层叠于所述盖帽层100的方式被设置于所述盖帽层100。
值得一提的是，所述盖帽层100的类型在本发明的所述发光二极管的芯片中不受限制，例如所述盖帽层100可以是但不限于氮化镓盖帽层。
在附图9至图12B示出的所述发光二极管的芯片的这个较佳示例中，所述有源区40由循环生长的一量子垒层41和一量子阱结构42构成，其中所述量子阱结构42包括至少两部分的量子阱层，其中至少一个所述量子阱层形成复合阱，相对于传统的具有单一类型阱的量子阱有源区的芯片来说，本发明的所述发光二极管的所述有源区40通过提供复合阱的方式能够有效地提高所述发光二极管的发光效率。
优选地，所述有源区40的复合阱是V形阱和阶梯阱的复合，通过这样的方式，所述有源区40在提供更为密集和均匀的发光量子点的同时增加电子空穴波函数的交迭程度，从而提高所述发光二极管的发光效率。具体地说，所述有源区40的复合阱是V形阱和阶梯阱的复合，从而使得所述有源区40能够在提供更为密集和均匀的发光量子点的同时增加电子空穴波函数的交迭程度。
附图11A和图11B示出了所述有源区40的一个具体的示例，所述有源区40具有一V形部分421和一阶梯部分422，其中所述有源区40的所述V形部分421靠近所述P型导电层60，以用于形成更为密集和均匀的发光量子点，其中所述有源区40的所述阶梯部分422靠近所述N型导电层30，以用于减少阱中的极化电极强度，增大阱中电子空穴的波函数交迭程度，从而增加辐射复合效率，进而提升所述发光二极管的发光效率。在附图11A和图11B示出的所述有源区40的这个具体的示例中，设所述有源区40的复合阱的厚度尺寸参数为D，其中所述有源区40的复合阱的所述V形部分421的厚度尺寸参数为D1，所述有源区40的复合阱的所述阶梯部分422的厚度尺寸参数为D2，其中所述有源区40的复合阱的厚度尺寸参数、所述V形部分421的厚度尺寸参数和所述阶梯部分422的厚度尺寸参数的关系为：D＝D1+D2。优选地，所述有源区40的所述V形部分421的厚度尺寸参数和阶梯部分422的厚度尺寸参数的关系为：D1≥D2。
附图12A和图12B示出了所述有源区40的另一个具体的示例，与附图11A和图11B示出的所述有源区40不同的是，在附图12A和图12B示出的所述有源区40的这个具体的示例中，所述有源区40的所述V形部分421靠近所述N型导电层30，以用于形成更为密集和均匀的发光量子点，其中所述有源区40的所述阶梯部分422靠近所述P型导电层60，以用于减少阱中的极化电极强度，增大阱中电子空穴的波函数交迭程度，从而增加辐射复合效率，进而提升所述发光二极管的发光效率。优选地，通过调节所述有源区40中的所述阶梯部分422的占比的方式，能够优化所述有源区40中电子空穴波函数的交迭程度，从而提升所述发光二极管的发光功率。在本发明的所述发光二极管的芯片中，所述有源区40的所述阶梯部分422在所述有源区40中的占比满足公式：Δ＝D1/(D1+D2)，其中1＞Δ＞0。
附图2至图10揭露和阐述了本发明的所述发光二极管的芯片的一个具体示例的制造方法，其中在制造所述发光二极管的芯片之前，首先提供所述衬底10，以在后续在所述衬底10上依次生成相互层叠的所述缓冲层20、所述N型导电层30、所述有源区40、所述盖帽层100、所述P型电子阻拦层50、所述P型导电层60。优选地，所述衬底10可以是但不限于蓝宝石衬底。更优选地，所述衬底10是c面蓝宝石衬底。
值得一提的是，在附图2至图10揭露和阐述的本发明的所述发光二极管的芯片的这个具体示例的制造方法中，使用的设备为金属有机物化学气相沉淀设备(Metal-organicChemical Vapor Deposition，MOCVD)，以三甲基镓(TMGa)、三甲基铝(TMAl)、三甲基铟(TMIn)和氨气(NH3)为Ga源、Al源、In源和N源，氢气(H2)为载气，N型和P型的掺杂源分别是硅烷(SiH4)和二茂镁(CP2Mg)。另外，在生长过程中，所述MOCVD设备的反应室的压力为200torr-500torr(包括200torr和500torr)。
首先，将被实施为c面蓝宝石衬底的所述衬底10放入所述MOCVD设备的反应室中，在加热至1100℃左右时通入高纯氢气氢化5min-10min左右，然后将温度降低至900℃-1000℃，通入Ga源和N源生长未掺杂所述缓冲层20于所述衬底10，参考附图2。也就是说，在所述衬底10上生长的所述缓冲层20层叠于所述衬底10。可以理解的是，在将温度降低至900℃-1000℃时通入所述MOCVD设备的反应室中的Ga源是三甲基镓(TMGa)，N源是氨气(NH3)。优选地，层叠于所述衬底10的所述缓冲层20的厚度为0nm-100nm(包括100nm)。优选地，层叠于所述衬底10的所述缓冲层20的厚度为20nm-50nm。
其次，在将所述MOCVD设备的反应室的温度升高至1100℃-1200℃左右时，通入G源、N源和硅烷生长硅(Si)掺杂的所述N型导电层30，参考附图3。也就是说，在所述缓冲层20上生长的所述N型导电层30层叠于所述缓冲层20。可以理解的是，在将所述MOCVD设备的温度升高至1100℃-1200℃左右后，通入的Ga源是三甲基镓(TMGa)，N源是氨气(NH3)。优选地，层叠于所述缓冲层20的所述N型导电层30的厚度为0μm-6μm(包括6μm)，例如层叠于所述缓冲层20的所述N型导电层30的厚度为2μm或者3μm。优选地，所述N型导电层30的硅掺杂浓度为0.1-10x1018cm-3。
接着，在所述N型导电层30上生长所述有源区40。具体地说，将所述MOCVD设备的反应室的温度降低至800℃-900℃左右时，通入In源、Ga源、N源和硅烷生长厚度为10nm-12nm(包括10nm和12nm)InxGa1-xN(0<X<1)量子垒，掺杂浓度为0.1-5x1018cm-3。在所述量子垒层41的上面生长1nm-10nm(包括1nm和10nm)厚未掺杂的InyGa1-yN量子阱(0<y<1)，以形成所述有源区40的一个所述量子阱结构42，其中所述有源区40的所述量子阱层的量子阱中的In组分比量子垒中的In组分高，从而存在0<X<y<1。重复上述步骤，以形成至少两个部分所述量子阱层，参考附图4。也就是说，所述有源区40包括至少两部分所述量子阱层。优选地，所述有源区40的所述量子阱结构42的对数为1对-30对(包括1对和30对)。更优选地，所述有源区40的所述量子阱结构42的对数为3对-12对，例如10对。
可以理解的是，在将所述MOCVD设备的反应室的温度降低至800℃-900℃左右时，通入的In源是三甲基铟(TMIn)，Ga源是三甲基镓(TMGa)，N源是氨气(NH3)。还可以理解的是，参考附图4，当在所述N型导电层30上生长所述有源区40后，所述有源区40层叠于所述N型导电层30。
当在所述N型导电层30上生长所述有源区40以使所述有源区40层叠于所述N型导电层30后，将所述MOCVD设备的反应室的温度降低至700℃-800℃左右，然后在所述有源区40上生长低温的所述盖帽层100，参考附图5。可以理解的是，在所述有源区40上生长的所述盖帽层100层叠于所述有源区40。优选地，所述盖帽层100的厚度为30nm-100nm(包括30nm和100nm)。所述盖帽层100能够以覆盖所述有源区40的方式保护所述有源区40，以避免在后续的高温生长工艺中对所述有源区40的组分和结构造成破坏，从而保证所述发光二极管的芯片晶体质量。
然后，在将所述MOCVD设备的反应室的温度升高至900℃-1000℃左右时，通入Al源、Ga源、N源、Mg源，生长厚度为0.1μm-0.5μm(包括0.1μm和0.5μm)、掺杂浓度为0.1-10x1018cm-3的所述电子阻拦层50，参考附图6。在这个过程中，低温的所述盖帽层100能够避免900℃-1000℃的高温对所述有源区40造成的不良的影响，从而有利于保证所述发光二极管的芯片晶体质量。可以理解的是，在将所述MOCVD设备的反应室的温度升高至900℃-1000℃左右后，通入的Al源是三甲基铝(TMAl)、Ga源是三甲基镓(TMGa)、N源是氨气(NH3)、Mg源是二茂镁(CP2Mg)。
然后，在所述P型电子阻拦层50上生长所述P型导电层60，以使所述P型导电层60层叠于所述P型电子阻拦层50，参考附图7，其中所述P型导电层60的掺杂浓度为0.1-10x1018cm-3。当在所述P型电子阻拦层50上生长所述P型导电层60后，在氮气(N2)环境下以800℃-900℃的温度退火20min-30min。
参考附图8，以所述N型层裸露部90自所述P型导电层60经由所述电子阻拦层50、所述盖帽层100和所述有源区40延伸至所述N型导电层30的方式形成所述N型层裸露部90，以使所述N型导电层30的一部分暴露。值得一提的是，形成所述N型层裸露部90以暴露所述N型导电层30的一部分的方式在本发明的所述发光二极管的芯片中不受限制。
参考附图9，电连接所述N型电极70于所述N型导电层30，其中所述N型电极70被保持在所述N型层裸露部90，和电连接所述P型电极于所述P型导电层60。优选地，所述N型电极70以所述N型电极70贴附在所述N型导电层30的方式被电连接于所述N型导电层30，相应地，所述P型电极80以所述P型电极80贴附在所述P型导电层60的方式被电连接于所述P型导电层60。
值得一提的是，在本发明的所述发光二极管的芯片的这个具体的示例中，所述N型电极70的材料可以是但不限于钛(Ti)或铝(Al)，所述P型电极80的材料可以是但不限于镍(Ni)或者金(Au)。
进一步地，在本发明的所述发光二极管的芯片的一个较佳示例中，在所述N型导电层30上生长所述有源区40时，在保证所述MOCVD设备的反应室内的温度恒定的前提下，保持单位时间内被通入所述MOCVD设备的反应室内的In源流量不变，生长In最分为y1、厚度为D2的所述阶梯部分422，接着，使被通入所述MOCVD设备的反应室内的In源先渐变增加再渐变减少，生成厚度为D1的所述V形部分421，参考附图11A和图11B，此时，所述有源区40的复合阱的厚度尺寸参数D、所述V形部分421的厚度尺寸参数和所述阶梯部分422的厚度尺寸参数的关系为：D＝D1+D2，且1＞y1＞x＞0，其中所述有源区40的复合阱的所述V形部分421的平均In组分高于所述阶梯部分422的平均In组分。
而在本发明的所述发光二极管的芯片的另一个较佳示例中，在所述N型导电层30上生长所述有源区40时，在保证所述MOCVD设备的反应室内的温度恒定的前提下，使被通入所述MOCVD设备的反应室内的In源流量先渐变增加再渐变减少，生成厚度为D1的所述V形部分421，接着，使单位时间内In源流量不变，生长In组分为y2、厚度为D2的所述阶梯部分422，参考附图12A和图12B，此时，所述有源区40的复合阱的厚度尺寸参数D、所述V形部分421的厚度尺寸参数和所述阶梯部分422的厚度尺寸参数的关系为：D＝D1+D2，且1＞y2＞x＞0，其中所述有源区40的复合阱的所述V形部分421的平均In组分高于所述阶梯部分422的平均In组分。
值得一提的是，在本发明的所述发光二极管的一些示例中，可以在保证所述MOCVD设备的温度恒定不变的情况下，通过调整被通入所述MOCVD设备的反应室的In源的流量的方式在生长所述有源区40的所述量子阱层的过程中形成所述V形部分421和所述阶梯部分422。而在本发明的所述发光二极管的另外一些示例中，还可以通过保证被通入所述MOCVD设备的反应室的In源流量不变，通过调整所述MOCVD设备的反应室的温度的方式在生长所述有源区40的所述量子阱层的过程中形成所述V形部分421和所述阶梯部分422。例如，在保证被通入所述MOCVD设备的反应室的In源流量不变的前提下，若所述MOCVD设备的反应室的温度恒定不变，则在生长所述有源区40的所述量子阱层的过程中形成所述阶梯部分422，若使所述MOCVD设备的反应室的温度渐变，则在生长所述有源区40的所述量子阱层的过程中形成所述V形部分421。因此，本领域技术人员可以理解的是，在本发明的所述发光二极管的一个较佳示例中，在保证被通入所述MOCVD设备的反应室的In源流量不变的前提下，首先使所述MOCVD设备的反应室的温度恒定不变，以在生长所述有源区40的所述量子阱层的过程中形成所述阶梯部分422，然后使所述MOCVD设备的反应室的温度渐变，以在生长所述有源区40的所述量子阱层的过程中形成所述V形部分421，参考附图11A和图11B。而在本发明的所述发光二极管的另一个较佳示例中，在保证被通入所述MOCVD设备的反应室的In源流量不变的前提下，首先使所述MOCVD设备的反应室的温度渐变，以在生长所述有源区40的所述量子阱层的过程中形成所述V形部分，然后再使所述MOCVD设备的反应室的温度保持恒定，以在生成所述有源区40的所述量子阱层的过程中形成所述阶梯部分422。
依本发明的另一个方面，本发明进一步提供一发光二极管的芯片的制造方法1000，其中所述制造方法1000包括如下步骤：
步骤1001，(a)生成层叠于所述衬底10的所述缓冲层20；
步骤1002，(b)生成层叠于所述缓冲层20的所述N型导电层30；
步骤1003，(c)生成层叠于所述N型导电层30的所述有源区40，其中所述有源区40包括至少两量子阱层，每个所述量子阱层依次层叠地形成于所述N型导电层30，其中至少一个所述量子阱层形成复合阱；
步骤1004，(d)生成层叠于所述有源区40的所述P型电子阻拦层50；
步骤1005，(e)生成层叠于所述P电子阻拦,50的所述P型导电层60；以及
步骤1006，(f)电连接所述N型电极70于所述N型导电层30，和电连接所述P型电极80于所述P型导电层60，以制得所述发光二极管的芯片。
步骤1001，(a)生成层叠于所述衬底10的所述缓冲层20；
步骤1002，(b)生成层叠于所述缓冲层20的所述N型导电层30；
步骤1003，(c)生成层叠于所述N型导电层30的所述有源区40，其中所述有源区40由循环生长的所述量子垒层41和所述量子阱结构42构成，其中所述量子阱结构42包括至少两部分量子阱层，每个所述量子阱层依次层叠其被设置于所述N型导电层30之上，其中至少一个部分所述量子阱层形成复合阱；
步骤1004，(d)设置所述P型电子阻拦层50于所述有源区40之上；
步骤1005，(e)设置P型导电层60于所述P型电子阻拦层50之上；以及
步骤1006，(f)电连接所述N型电极70于所述N型导电层30，和电连接所述P型电极80于所述P型导电层60。
优选地，在所述步骤1003之后和所述步骤1004之前，所述制造方法进一步包括步骤：生成层叠于所述有源区40的所述盖帽层100，从而在所述步骤1004中，在所述盖帽层100生成所述P型电子阻拦层50。
进一步地，在所述步骤1001中，所述步骤(a)进一步包括如下步骤：
(a.1)当被保持有所述衬底10的一MOCVD设备的反应室的温度处于一第一预设温度时，藉由氢气氢化所述MOCVD设备的反应室；和
(a.2)在降低所述MOCVD设备的反应室的温度以使所述MOCVD设备的反应室的温度处于一第二预设温度时，通入Ga源和N源于所述MOCVD设备的反应室，以生成层叠于所述衬底10的所述缓冲层20。
进一步地，在所述步骤1002中，在所述步骤(b)中，在升高所述MOCVD设备的反应室的温度处于一第三预设温度时，通入Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述缓冲层20的硅掺杂的所述N型导电层30。
进一步地，在所述步骤1003中，所述步骤(c)进一步包括步骤：
(c.1)在降低所述MOCVD设备的反应室的温度处于一第四预设温度时，通入In源、Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述N型导电层的所述量子垒层41；和
(C.2)生成层叠于所述量子垒层41的所述量子阱结构42；以及
(c.3)重复所述步骤(c.4)和所述步骤(c.5)，以得到至少两部分所述量子阱层，从而生成层叠于所述N型导电层30的所述有源区40。
在本发明的所述制造方法1000的一些实施例中，保持所述MOCVD设备的反应室的温度恒定，并且，在单位时间内使被通入所述MOCVD设备的In源流量不变，以生成所述有源区40的所述量子阱层的复合阱的所述阶梯部分422；和使被通入所述MOCVD设备的In源流量渐变增加后再渐变减少，以生成所述有源区40的所述量子阱层的复合阱的所述V形部分421。
在本发明的所述制造方法1000的另一些实施例中，保持所述MOCVD设备的反应室的温度恒定，并且，使被通入所述MOCVD设备的In源流量渐变增加后再渐变减少，以生成所述有源区40的所述量子阱层的复合阱的所述V形部分421；和在单位时间内使被通入所述MOCVD设备的In源流量不变，以生成所述有源区40的所述量子阱层的复合阱的所述阶梯部分422。
在本发明的所述制造方法1000的另一些实施例中，保持被通入所述MOCVD设备的反应室的In源流量不变，并且，当所述MOCVD设备的反应室的温度恒定时，生长所述有源区40的所述量子阱层的复合阱的所述阶梯部分422；和当所述MOCVD设备的反应室的温度渐变时，生长所述有源区40的所述量子阱层的复合阱的所述V形部分421。
在本发明的所述制造方法1000的另一些实施例中，在上述方法中，保持被通入所述MOCVD设备的反应室的In源流量不变，并且，当所述MOCVD设备的反应室的温度渐变时，生长所述有源区40的所述量子阱层的复合阱的所述V形部分421；和当所述MOCVD设备的反应室的温度恒定时，生长所述有源区40的所述量子阱层的复合阱的所述阶梯部分422。
在上述方法中，在降低所述MOCVD设备的反应室的温度处于一第五预设温度时，生长所述盖帽层100于所述有源区40。
在上述方法中，在升高所述MOCVD设备的反应室的温度处于一第六预设温度时，通入Al源、Ga源、N源和Mg源于所述MOCVD设备的反应室，以生成层叠于所述盖帽层100的所述P型电子阻拦层50。在所述制造方法1000的这个阶段，所述盖帽层100能够保护所述有源区40，以维持所述有源区40的晶体质量，并且在生长所述P型电子阻拦层50时，所述盖帽层100能够避免所述有源区40的组分和结构被破坏，从而有利于提高所述发光二极管的芯片晶体质量。
在上述方法中，在降低所述MOCVD设备的反应室的温度处于一第七预设温度时，使所述MOCVD设备的反应室充满氮气，以进行退火步骤。在本发明的所述制造方法1000中，所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃，所述第四预设温度为800℃-900℃，所述第五预设温度为700℃-800℃，所述第六预设温度是900℃-1000℃，所述第七预设温度为800℃-900℃。
本领域的技术人员可以理解的是，以上实施例仅为举例，其中不同实施例的特征可以相互组合，以得到根据本发明揭露的内容很容易想到但是在附图中没有明确指出的实施方式。
本领域的技术人员应理解，上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。本发明的目的已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本发明的实施方式可以有任何变形或修改。

Claims (46)

1.一发光二极管的芯片，其特征在于，包括：
一衬底；
一缓冲层，其中所述缓冲层层叠于所述衬底；
一N型导电层，其中所述N型导电层层叠于所述缓冲层；
一有源区，其中所述有源区由循环生长的量子垒层和量子阱结构构成，其中所述量子阱结构包括至少两部分量子阱层，每部分所述量子阱层依次层叠且被设置于所述N型导电层之上，其中至少一个部分所述量子阱层为V形阱和阶梯阱复合形成的复合阱；所述复合阱具有一V形部分和一阶梯部分，所述V形部分的厚度尺寸大于阶梯部分的厚度尺寸，所述V形部分的平均In组分高于所述阶梯部分的平均In组分；
一P型电子阻拦层，其中所述P型电子阻拦层被设置于所述有源区之上；
一P型导电层，其中所述P型导电层被设置于所述P型电子阻拦层之上；
一N型电极，其中所述N型电极电连接于所述N型导电层；以及
一P型电极，其中所述P型电极电连接于所述P型导电层。
2.根据权利要求1所述的发光二极管的芯片，其中所述量子阱结构中V形阱靠近所述P型导电层，所述量子阱结构中阶梯阱靠近所述N型导电层。
3.根据权利要求1所述的发光二极管的芯片，其中所述量子阱结构中阶梯阱靠近所述P型导电层，所述量子阱结构中V形阱靠近所述N型导电层。
4.根据权利要求1至3中任一所述的发光二极管的芯片，其中所述有源区的所述量子阱结构的对数为1对-30对。
5.根据权利要求1至3中任一所述的发光二极管的芯片，进一步包括一盖帽层，其中所述盖帽层层叠于所述量子阱结构，所述P型电子阻拦层层叠于所述盖帽层之上。
6.根据权利要求4所述的发光二极管的芯片，进一步包括一盖帽层，其中所述盖帽层层叠于所述量子阱结构，所述P型电子阻拦层层叠于所述盖帽层之上。
7.根据权利要求1至6中任一所述的发光二极管的芯片，其中所述缓冲层为未掺杂缓冲层。
8.根据权利要求7所述的发光二极管的芯片，其中所述缓冲层的厚度为0nm-50nm。
9.根据权利要求1至6中任一所述的发光二极管的芯片，其中所述N型导电层包括硅掺杂的氮化镓材料层。
10.根据权利要求9所述的发光二极管的芯片，其中所述N型导电层的厚度为0μm-6μm。
11.根据权利要求9所述的发光二极管的芯片，其中所述N型导电层的掺杂浓度为0.1-10x1018cm-3。
12.根据权利要求1至11中任一所述的发光二极管，其中所述有源区的所述量子垒层的厚度为1nm-25nm。
13.根据权利要求12所述的发光二极管，其中所述有源区的所述量子垒层的掺杂浓度为0.1-5x1018cm-3。
14.根据权利要求1至11中任一所述的发光二极管，其中所述有源区的所述量子阱结构的厚度为1nm-10nm。
15.根据权利要求12所述的发光二极管，其中所述有源区的所述量子阱结构的厚度为1nm-10nm。
16.根据权利要求1至6中任一所述的发光二极管，其中所述P型电子阻拦层的厚度尺寸为0.01μm-0.5μm。
17.根据权利要求16所述的发光二极管，其中所述P型电子阻拦层的掺杂浓度为0.1-10x1018cm-3。
18.根据权利要求1至6中任一所述的发光二极管，其中所述P型导电层的厚度为10nm-300nm。
19.根据权利要求18所述的发光二极管，其中所述P型导电层的掺杂浓度为0.1-10x1018cm-3。
20.根据权利要求5所述发光二极管的芯片，其中所述盖帽层的厚度为30nm-100nm。
21.一发光二极管的芯片量子阱结构，其特征在于，包括相互层叠的至少两部分量子阱层，其中至少一个部分所述量子阱层为V形阱和阶梯阱复合形成的复合阱；所述复合阱具有一V形部分和一阶梯部分，所述V形部分的厚度尺寸大于阶梯部分的厚度尺寸，所述V形部分的平均In组分高于所述阶梯部分的平均In组分。
22.根据权利要求21所述的量子阱结构，其中所述量子阱结构的对数为1对-30对。
23.根据权利要求22所述的量子阱结构，其中所述量子阱结构的厚度为1nm-10nm。
24.一发光二极管的芯片的制造方法，其特征在于，所述制造方法包括如下步骤：
(a)生成层叠于一衬底的一缓冲层；
(b)生成层叠于所述缓冲层的一N型导电层；
(c)生成层叠于所述N型导电层的一有源区，其中所述有源区由循环生长的一量子垒层和一量子阱结构构成，其中所述量子阱结构包括至少两部分量子阱层，每个所述量子阱层依次层叠其被设置于所述N型导电层之上，其中至少一个部分所述量子阱层为V形阱和阶梯阱复合形成的复合阱；所述复合阱具有一V形部分和一阶梯部分，所述V形部分的厚度尺寸大于阶梯部分的厚度尺寸，所述V形部分的平均In组分高于所述阶梯部分的平均In组分；
(d)设置一P型电子阻拦层于所述有源区之上；
(e)设置P型导电层于所述P型电子阻拦层之上；以及
(f)电连接一N型电极于所述N型导电层，和电连接一P型电极于所述P型导电层。
25.根据权利要求24所述的制造方法，其中在所述步骤(c)之后和所述步骤(d)之前，所述制造方法进一步包括步骤：设置一盖帽层于所述有源区之上，从而在所述步骤(d)中，在所述盖帽层设置所述P型电子阻拦层。
26.根据权利要求25所述的制造方法，其中所述步骤(a)进一步包括步骤：
(a.1)当被保持有所述衬底的一MOCVD设备的反应室的温度处于一第一预设温度时，藉由氢气氢化所述MOCVD设备的反应室；和
(a.2)在降低所述MOCVD设备的反应室的温度以使所述MOCVD设备的反应室的温度处于一第二预设温度时，通入Ga源和N源于所述MOCVD设备的反应室，以生成层叠于所述衬底的所述缓冲层。
27.根据权利要求26所述的制造方法，其中所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃。
28.根据权利要求27所述的制造方法，其中在所述步骤(a.1)中，氢气氢化时间为5min-10min。
29.根据权利要求26所述的制造方法，其中在所述步骤(b)中，当一MOCVD设备的反应室的温度处于一第三预设温度时，通入Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述缓冲层的包括硅掺杂的氮化镓材料层的所述N型导电层。
30.根据权利要求26所述的制造方法，其中在所述步骤(b)中，在升高所述MOCVD设备的反应室的温度处于一第三预设温度时，通入Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述缓冲层的包括硅掺杂的氮化镓材料层的所述N型导电层。
31.根据权利要求30所述的制造方法，其中所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃。
32.根据权利要求29所述的制造方法，其中所述步骤(c)进一步包括步骤：
(c.1)当一MOCVD设备的反应室的温度处于一第四预设温度时，通入In源、Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述N型导电层的所述量子垒层；
(C.2)生成所述量子阱结构于所述量子垒；以及
(c.3)重复所述步骤(c.1)和所述步骤(c.2)，以得到至少两部分所述量子阱层，从而生成层叠于所述N型导电层的所述有源区。
33.根据权利要求30所述的制造方法，其中所述步骤(c)进一步包括步骤：
(c.4)在降低所述MOCVD设备的反应室的温度处于一第四预设温度时，通入In源、Ga源、N源和硅烷于所述MOCVD设备的反应室，以生成层叠于所述N型导电层的所述量子垒层；
(C.5)生成所述量子阱结构于所述量子垒；以及
(c.6)重复所述步骤(c.4)和所述步骤(c.5)，以得到至少两部分所述量子阱层，从而生成层叠于所述N型导电层的所述有源区。
34.根据权利要求33所述的制造方法，其中所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃，所述第四预设温度为800℃-900℃。
35.根据权利要求32所述的制造方法，其中在上述方法中，当一MOCVD设备的反应室的温度处于一第五预设温度时，生成所述盖帽层于所述量子阱结构。
36.根据权利要求33所述的制造方法，其中在上述方法中，在降低所述MOCVD设备的反应室的温度处于一第五预设温度时，生长所述盖帽层于所述量子阱结构。
37.根据权利要求35所述的制造方法，其中所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃，所述第四预设温度为800℃-900℃，所述第五预设温度为700℃-800℃。
38.根据权利要求25所述的制造方法，其中在上述方法中，当一MOCVD设备的反应室的温度处于一第六预设温度时，通入Al源、Ga源、N源和Mg源于所述MOCVD设备的反应室，以生成层叠于所述盖帽层的所述P型电子阻拦层。
39.根据权利要求36所述的制造方法，其中在上述方法中，在升高所述MOCVD设备的反应室的温度处于一第六预设温度时，通入Al源、Ga源、N源和Mg源于所述MOCVD设备的反应室，以生成层叠于所述盖帽层的所述P型电子阻拦层。
40.根据权利要求39所述的制造方法，其中所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃，所述第四预设温度为800℃-900℃，所述第五预设温度为700℃-800℃，所述第六预设温度是900℃-1000℃。
41.根据权利要求39所述的制造方法，其中在上述方法中，在降低所述MOCVD设备的反应室的温度处于一第七预设温度时，使所述MOCVD设备的反应室充满氮气，以进行退火步骤。
42.根据权利要求41所述的制造方法，其中所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃，所述第三预设温度为1100℃-1200℃，所述第四预设温度为800℃-900℃，所述第五预设温度为700℃-800℃，所述第六预设温度是900℃-1000℃，所述第七预设温度为800℃-900℃。
43.根据权利要求32或33所述的制造方法，其中在上述方法中，保持所述MOCVD设备的反应室的温度恒定，并且，
在单位时间内使被通入所述MOCVD设备的In源流量不变，以生成所述量子阱结构的所述量子阱层的复合阱的一阶梯部分；和
使被通入所述MOCVD设备的In源流量渐变增加后再渐变减少，以生成所述量子阱结构的所述量子阱层的复合阱的一V形部分。
44.根据权利要求32或33所述的制造方法，其中在上述方法中，保持所述MOCVD设备的反应室的温度恒定，并且，
使被通入所述MOCVD设备的In源流量渐变增加后再渐变减少，以生成所述量子阱结构的所述量子阱层的复合阱的一V形部分；和
在单位时间内使被通入所述MOCVD设备的In源流量不变，以生成所述量子阱结构的所述量子阱层的复合阱的一阶梯部分。
45.根据权利要求32或33所述的制造方法，其中在上述方法中，保持被通入所述MOCVD设备的反应室的In源流量不变，并且，
当所述MOCVD设备的反应室的温度恒定时，生长所述量子阱结构的所述量子阱层的复合阱的一阶梯部分；和
当所述MOCVD设备的反应室的温度渐变时，生长所述量子阱结构的所述量子阱层的复合阱的一V形部分。
46.根据权利要求32或33所述的制造方法，其中在上述方法中，保持被通入所述MOCVD设备的反应室的In源流量不变，并且，
当所述MOCVD设备的反应室的温度渐变时，生长所述量子阱结构的所述量子阱层的复合阱的一V形部分；和
当所述MOCVD设备的反应室的温度恒定时，生长所述量子阱结构的所述量子阱层的复合阱的一阶梯部分。
CN201810596840.7A 2018-06-11 2018-06-11 发光二极管的芯片及其量子阱结构和制造方法 Active CN108735867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810596840.7A CN108735867B (zh) 2018-06-11 2018-06-11 发光二极管的芯片及其量子阱结构和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810596840.7A CN108735867B (zh) 2018-06-11 2018-06-11 发光二极管的芯片及其量子阱结构和制造方法

Publications (2)

Publication Number Publication Date
CN108735867A CN108735867A (zh) 2018-11-02
CN108735867B true CN108735867B (zh) 2024-07-09

Family

ID=63932930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810596840.7A Active CN108735867B (zh) 2018-06-11 2018-06-11 发光二极管的芯片及其量子阱结构和制造方法

Country Status (1)

Country Link
CN (1) CN108735867B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671817B (zh) * 2018-11-23 2020-08-18 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN111477728A (zh) * 2020-05-30 2020-07-31 海南师范大学 一种带有阶梯型量子阱结构的发光二极管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208938995U (zh) * 2018-06-11 2019-06-04 厦门乾照光电股份有限公司 发光二极管的芯片及其量子阱结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360964B1 (ko) * 2007-07-24 2014-02-11 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2010199236A (ja) * 2009-02-24 2010-09-09 Sumitomo Electric Ind Ltd 発光素子の製造方法および発光素子
US20110089399A1 (en) * 2009-10-09 2011-04-21 The Regents Of The University Of California Light emitting device with a stair quantum well structure
US20110101301A1 (en) * 2009-11-04 2011-05-05 The Regents Of The University Of California Light emitting device with a coupled quantum well structure
KR20130061341A (ko) * 2011-12-01 2013-06-11 엘지이노텍 주식회사 발광소자
CN103500779B (zh) * 2013-09-03 2017-03-08 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208938995U (zh) * 2018-06-11 2019-06-04 厦门乾照光电股份有限公司 发光二极管的芯片及其量子阱结构

Also Published As

Publication number Publication date
CN108735867A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
US9490392B2 (en) P-type doping layers for use with light emitting devices
CN101359710B (zh) 一种绿光发光二极管的制造方法
Zhang et al. On the effect of step-doped quantum barriers in InGaN/GaN light emitting diodes
EP2270879B1 (en) Nitride semiconductor light emitting element and manufacturing method thereof
CN105103309A (zh) 紫外发光器件
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109065679B (zh) 一种发光二极管外延片及其制造方法
CN112366256B (zh) 发光二极管外延片及其制造方法
CN108987544B (zh) 一种发光二极管外延片及其制造方法
CN108735867B (zh) 发光二极管的芯片及其量子阱结构和制造方法
CN109449264A (zh) 一种发光二极管外延片及其制造方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN107068824A (zh) 一种发光二极管的外延片及其制造方法
CN112259651B (zh) 一种具有p型插入层的led芯片及制作方法
CN113013303A (zh) 一种紫外发光二极管及其制备方法和应用
CN107482095A (zh) 一种led外延生长方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法
CN109473520B (zh) 一种发光二极管外延片及其制造方法
US20090078961A1 (en) Nitride-based light emitting device
US11201260B2 (en) Semiconductor chip of light emitting diode having quantum well layer stacked on N-type gallium nitride layer
CN109411581B (zh) 一种发光二极管外延片及其制造方法
CN208938995U (zh) 发光二极管的芯片及其量子阱结构
CN106910803A (zh) 发光二极管外延片及其制造方法
CN109037410A (zh) 发光二极管的半导体芯片及其电流扩展层和制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant