CN108717397A - 过程层设备fpga和cpu通信的装置及过程层设备 - Google Patents
过程层设备fpga和cpu通信的装置及过程层设备 Download PDFInfo
- Publication number
- CN108717397A CN108717397A CN201810349880.1A CN201810349880A CN108717397A CN 108717397 A CN108717397 A CN 108717397A CN 201810349880 A CN201810349880 A CN 201810349880A CN 108717397 A CN108717397 A CN 108717397A
- Authority
- CN
- China
- Prior art keywords
- cpu
- fpga
- message
- ethernet controller
- layer devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
Abstract
本发明提供了过程层设备FPGA和CPU通信的装置及过程层设备,FPGA端设置有RGMII接口,CPU端采用以太网控制器,以太网控制器与FPGA通过RGMII接口连接,CPU和FPGA之间采用RGMII接口通信,不需要其他物理层器件,减少了通信中间环节,简化了硬件设计。CPU端以太网控制器采用分队列的方式接收报文,不同队列之间互不影响,降低了CPU负荷,且具有抗网络风暴的能力。以太网控制器采用DMA方式传输数据,不需要CPU参与数据搬运,降低了CPU负荷。以太网控制器通信带宽设定为1Gbps,带宽比local bus有提升;采用全双工模式通信,比local bus半双工模式效率高。
Description
技术领域
本发明属于电力系统继电保护技术领域,特别涉及过程层设备FPGA和CPU通信的装置及过程层设备。
背景技术
近几年,智能变电站大行其道,根据IEC61850标准,智能化变电站通信体系分为三层:站控层、间隔层和过程层。智能化变电站相对于传统变电站最大的革新在于增加了过程层设备和过程层网络。过程层网络指连接过程层设备与间隔层设备的光纤通信网络,过程层设备主要包括智能终端与合并单元,间隔层设备主要指各种保护测控设备,例如线路保护与测控、主变保护与测控、分段保护与测控、母线保护等。
过程层网络按照功能可以划分为GOOSE网和SV网,GOOSE网传递GOOSE报文(Generic Object Oriented Substation Event,面向通电对象的变电站事件),SV网传递SV报文(Sample Value,采样值)。GOOSE网和SV网必须具备高实时性和高可靠性,因为GOOSE报文及SV报文的延迟、错误、丢失都可能造成保护的误动或拒动,最终导致一次设备的损坏,影响供电系统的稳定性。
因此,过程层设备作为智能变电站的一部分,对实时性要求很高,目前过程层设备大部分采用FPGA元件控制数据输入输出,严格控制时间指标,SV报文输出经过FPGA控制后,报文间隔误差可以控制到ns级别。另外,过程层设备数据吞吐量很大(智能终端除外),网络负荷不稳定,既要接收和发送模拟量采样数据,又要接收和发送GOOSE报文,还要控制硬开入开出,以及抗网络风暴(GOOSE报文具有突发性,报文数量时多时少),数据峰值通常会大于100Mbps。几乎所有的输入输出数据都要经过CPU和FPGA,因此CPU和FPGA之间的通道形成了数据主干道。以前通常采用local bus总线通信,过程层装置中CPU的local bus总线实际传输带宽可以设置到百兆级别,然而local bus有以下致命的缺点:不能采用DMA模式传输数据,非常消耗CPU资源,CPU接收数据后还要处理这些数据,在性能上常常捉襟见肘;另外localbus是半双工模式,收发不能同时进行,影响通信效率。
发明内容
本发明的目的在于提供过程层设备FPGA和CPU通信的装置及过程层设备,用于解决现有技术中过程层设备通信时消耗CPU资源及通信效率低的问题。
为实现上述目的,本发明提供了一种过程层设备FPGA和CPU通信的装置,包括用于设置在FPGA上的RGMII接口,用于设置在CPU内的以太网控制器,所述以太网控制器与FPGA通过所述RGMII接口进行通信。
为了解决CPU负荷大的问题,所述以太网控制器设置了至少三个存储队列,分别用于存放模拟量数据报文、GOOSE数据报文及硬开入数据。CPU端以太网控制器采用分队列的方式接收报文,省去了CPU解析报文和分类报文的流程,降低了CPU负荷,且具有抗网络风暴的能力。
为了进一步解决CPU负荷大的问题,所述以太网控制器采用直接内存存取方式接收或发送报文。以太网控制器采用直接内存存取方式传输数据,不需要CPU参与数据搬运,降低了CPU负荷。
设置GOOSE数据报文队列能够接收报文的个数,当GOOSE数据报文队列超过队列设置的能够接收报文的个数时,能通过GOOSE数据报文队列溢出报文来降低CPU需要处理的报文量。其中一个队列报文溢出不会影响其他队列接收报文。
本发明还提供了一种过程层设备,包括FPGA、CPU及FPGA和CPU通信的装置,所述FPGA和CPU通信的装置包括所述FPGA上设置的RGMII接口,所述CPU内设置的以太网控制器,所述以太网控制器与FPGA通过所述RGMII接口进行通信。
为了解决CPU负荷大的问题,所述以太网控制器设置了至少三个存储队列,分别用于存放模拟量数据报文、GOOSE数据报文及硬开入数据。CPU端以太网控制器采用分队列的方式接收报文,省去了CPU解析报文和分类报文的流程,降低了CPU负荷,且具有抗网络风暴的能力。
为了进一步解决CPU负荷大的问题,所述以太网控制器采用直接内存存取方式接收或发送报文。以太网控制器采用直接内存存取方式传输数据,不需要CPU参与数据搬运,降低了CPU负荷。
设置GOOSE数据报文队列能够接收报文的个数,当GOOSE数据报文队列超过队列设置的能够接收报文的个数时,能通过GOOSE数据报文队列溢出报文来降低CPU需要处理的报文量。其中一个队列报文溢出不会影响其他队列接收报文。
本发明的有益效果是:
本发明通过FPGA端设置RGMII接口,CPU端采用以太网控制器,以太网控制器与FPGA通过RGMII接口连接,CPU和FPGA之间采用RGMII接口通信,不需要其他物理层器件,减少了通信中间环节,简化了硬件设计,和local bus总线相比,消耗CPU资源少,通信效率高。
附图说明
图1为本发明的硬件连线示意图;
图2为本发明的报文接收流程图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明:
一种过程层设备,包括FPGA和CPU,包括FPGA、CPU及FPGA和CPU通信的装置,其中,FPGA和CPU通信的装置包括FPGA上设置的RGMII接口,CPU内设置的以太网控制器,以太网控制器与FPGA通过RGMII接口进行通信。
具体而言,如图1所示,本发明的装置包括PowerPC系列CPU(典型CPU为MPC8377)和FPGA元件,CPU端采用以太网控制器eTSEC与FPGA通信,通信带宽设置为1Gbps,工作模式为全双工,FPGA端设计一个RGMII接口,可以接收和发送以太网报文,FPGA发送报文的目的物理地址是CPU分队列接收报文的判据,以太网控制器eTSEC的报文分类器配置参数如表1所示。其中GTX_CLK125、TSEC_GTX_CLK、TSEC_RX_CLK的时钟频率都是125MHz。
下述表1中,CLE是分组标志,当条目需要分组时,设置此位;REJ是丢弃标志,当条目匹配成功时,如果此位为1,则丢弃报文。AND为下一个条目配对标志,为1时,表示该条目与下一个条目配对匹配,如果该条目匹配成功,则继续匹配下一条目;为0时,该条目和下一条目是独立的。Q指接收队列的序号。CMP指比较方式,0表示等于,1表示大于等于,2表示不等于,3表示小于。PID指属性标志,表示比较时要判别的字段,比如判别物理地址还是IP值或是其它值。RQPROP指比较目标值,比如当比较目的物理地址高3个字节(PID=3)时,如果RQPROP=0x00007800,则报文分类器把从报文中提取到的目的物理地址高3个字节值和此值比较,比较的规则用CMP字段定义,满足条件后根据REJ字段处理报文,上述的标志均可PowerPC参考手册查到。
表1报文分类器配置参数表
CPU和FPGA之间采用RGMII接口规范通信,不需要其他物理层器件,一般来说,以太网靠物理层器件,适应不同传输介质和不固定的传输距离,本发明涉及的通信距离比较短,CPU和FPGA在同一板卡上,不同物理层的收发器(PHY)等其他器件可以减少通信中间环节,简化硬件设计。
CPU端设置至少三个分队列模式接收报文。分队列模式是以太网控制器eTSEC服务质量(QoS)功能的一部分,以太网控制器eTSEC接收报文时,先由报文解析器解析报文,再由报文分类器根据分类配置参数放置到不同队列或者丢弃报文,整个过程不需要CPU参与。以三个队列为例,各队列分别用于存放模拟量数据、GOOSE报文数据,硬开入数据,供相应的任务处理,丢弃未匹配的报文。合理设置GOOSE报文队列可接收报文的个数,设置GOOSE数据报文队列能够接收报文的个数,当GOOSE数据报文队列超过设定的能够接收报文的个数时,通过GOOSE数据报文队列溢出报文,报文溢出后,老数据还未被处理就扔掉,降低CPU需要处理的报文量,保证CPU不会过载,降低了CPU负荷,通过丢弃无关报文和队列溢出报文使其具有抗网络风暴的能力。通过合理设置缓冲区可缓冲的报文个数来实现,当个数多时,风暴来时,缓冲区不容易溢出,未溢出的报文都需要CPU处理,导致CPU负荷急剧升高,严重时会导致CPU死机;当个数少时,大部分数据都在风暴中溢出了,CPU在单位时间内需要处理的报文变少了,只要CPU不满载,就不会死机。但是可缓冲报文个数太少,可能会导致非风暴时丢数据;一般找到一个平衡点,满足非风暴时(有标准规定)不丢数据,风暴时CPU不满负荷。
而且一个队列报文溢出不会影响其它2个队列正常接收报文。分队列接收报文省去CPU解析报文和分类报文的流程,报文接收中间环节不需要CPU参与,降低了CPU负荷,且具有抗网络风暴的能力。
初始化CPU时,把RCWHR寄存器的TSEC1M域设置为3,使以太网控制器eTSEC采用RGMII接口规范和FPGA通信。初始化以太网控制器eTSEC时,把MACCFG2寄存器的FullDuplex域设置为1,使以太网控制器eTSEC工作在全双工模式;RCTRL寄存器的PRSDEP域设置为1,FILREN域设置为1,使能报文分队列接收,并把报文解析深度设置为L2。初始化接收队列时,把队列设置为3个,分别接收FPGA发来的模拟量数据、GOOSE报文、硬开入,丢弃其它无关报文。
以太网控制器eTSEC在接收数据时,需使用接收缓冲器描述符RxBD,接收缓冲器描述符RxBD用于描述在内存中何处存放报文、报文长度、报文状态,一个RxBD存放一帧报文;一个接收队列可配置多个RxBD,形成一个环状缓冲区持续接收数据。DMA控制器接收到新报文后,根据RxBD把数据放到指定内存位置,供CPU处理。本实施例设置3组报文接收描述符RxBD,每组RxBD对应一个接收队列,通过合理设置每组RxBD的条目数,在CPU负荷超限时GOOSE报文接收队列通过溢出报文来减少CPU需要处理的报文量。控制器eTSEC发送和接收报文都是采用DMA(Driect Memory Access)直接内存存取方式。以太网控制器eTSEC发送报文不需要分队列,这是因为发送报文是可控的,不像接收报文那样靠分队列来减轻CPU负荷和抗网络风暴。
软件层处理接收报文时,不同的处理任务只检查自己的队列,接收该队列报文并做后续处理,例如重采样任务只检查和接收报文队列0。软件层接收报文流程如图2所示,获取当前报文的RxBD序号,判断当前报文的RxBD标志是否为空,若为空,则清除当前RxBD标志,若不为空,则判断是否存在非法标志,若存在非法标志,则清除当前RxBD标志,把下一个RxBD设置为当前RxBD,若不存在非法标志,则接收并处理报文,并清除当前RxBD标志,把下一个RxBD设置为当前RxBD,接收报文结束。
以上给出了具体的实施方式,但本发明不局限于以上所描述的实施方式。本发明的基本思路在于上述基本方案,对本领域普通技术人员而言,根据本发明的教导,设计出各种变形的模型、公式、参数并不需要花费创造性劳动。在不脱离本发明的原理和精神的情况下对实施方式进行的变化、修改、替换和变形仍落入本发明的保护范围内。
Claims (8)
1.一种过程层设备FPGA和CPU通信的装置,其特征在于,包括用于设置在FPGA上的RGMII接口,用于设置在CPU内的以太网控制器,所述以太网控制器与FPGA通过所述RGMII接口进行通信。
2.根据权利要求1所述的过程层设备FPGA和CPU通信的装置,其特征在于,所述以太网控制器设置了至少三个存储队列,分别用于存放模拟量数据报文、GOOSE数据报文及硬开入数据。
3.根据权利要求2所述的过程层设备FPGA和CPU通信的装置,其特征在于,所述以太网控制器采用直接内存存取方式接收或发送报文。
4.根据权利要求2或3所述的过程层设备FPGA和CPU通信的装置,其特征在于,设置GOOSE数据报文队列能够接收报文的个数,当GOOSE数据报文队列超过队列设置的能够接收报文的个数时,能通过GOOSE数据报文队列溢出报文来降低CPU需要处理的报文量。
5.一种过程层设备,其特征在于,包括FPGA、CPU及FPGA和CPU通信的装置,所述FPGA和CPU通信的装置包括所述FPGA上设置的RGMII接口,所述CPU内设置的以太网控制器,所述以太网控制器与FPGA通过所述RGMII接口进行通信。
6.根据权利要求5所述的过程层设备,其特征在于,所述以太网控制器设置了至少三个存储队列,分别用于存放模拟量数据报文、GOOSE数据报文及硬开入数据。
7.根据权利要求6所述的过程层设备,其特征在于,所述以太网控制器采用直接内存存取方式接收或发送报文。
8.根据权利要求6或7所述的过程层设备,其特征在于,设置GOOSE数据报文队列能够接收报文的个数,当GOOSE数据报文队列超过队列设置的能够接收报文的个数时,能通过GOOSE数据报文队列溢出报文来降低CPU需要处理的报文量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810349880.1A CN108717397A (zh) | 2018-04-18 | 2018-04-18 | 过程层设备fpga和cpu通信的装置及过程层设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810349880.1A CN108717397A (zh) | 2018-04-18 | 2018-04-18 | 过程层设备fpga和cpu通信的装置及过程层设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108717397A true CN108717397A (zh) | 2018-10-30 |
Family
ID=63899113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810349880.1A Pending CN108717397A (zh) | 2018-04-18 | 2018-04-18 | 过程层设备fpga和cpu通信的装置及过程层设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108717397A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103036893A (zh) * | 2012-12-21 | 2013-04-10 | 国电南瑞科技股份有限公司 | 一种适用于智能变电站的一层网络数据处理方法 |
CN204361785U (zh) * | 2014-12-29 | 2015-05-27 | 正泰电气股份有限公司 | 一种智能变电站过程层合并单元 |
CN106896282A (zh) * | 2017-01-06 | 2017-06-27 | 许继集团有限公司 | 一种数据采样方法及用于数据采样的合并单元 |
US9852779B2 (en) * | 2014-03-12 | 2017-12-26 | Futurewei Technologies, Inc. | Dual-port DDR4-DIMMs of SDRAM and NVRAM for SSD-blades and multi-CPU servers |
-
2018
- 2018-04-18 CN CN201810349880.1A patent/CN108717397A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103036893A (zh) * | 2012-12-21 | 2013-04-10 | 国电南瑞科技股份有限公司 | 一种适用于智能变电站的一层网络数据处理方法 |
US9852779B2 (en) * | 2014-03-12 | 2017-12-26 | Futurewei Technologies, Inc. | Dual-port DDR4-DIMMs of SDRAM and NVRAM for SSD-blades and multi-CPU servers |
CN204361785U (zh) * | 2014-12-29 | 2015-05-27 | 正泰电气股份有限公司 | 一种智能变电站过程层合并单元 |
CN106896282A (zh) * | 2017-01-06 | 2017-06-27 | 许继集团有限公司 | 一种数据采样方法及用于数据采样的合并单元 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1523139B1 (en) | Line card port protection rate limiter circuitry | |
Khojastepour et al. | Delay-constrained scheduling: Power efficiency, filter design, and bounds | |
US20190199646A1 (en) | Scalable traffic management for multiple levels of quality of service | |
CN102098216B (zh) | 一种基于共享存储的航空全双工交换式以太网afdx协议交换引擎 | |
US9608927B2 (en) | Packet exchanging device, transmission apparatus, and packet scheduling method | |
CN105227497B (zh) | 一种嵌入于时间触发以太网交换机的中心保卫仲裁系统 | |
Sidhu et al. | Packet scheduling of GOOSE messages in IEC 61850 based substation intelligent electronic devices (IEDs) | |
CN101557348A (zh) | 一种基于令牌桶的报文转发方法及装置 | |
CN103947167B (zh) | 网络通信装置和传输帧的优先频带限制的方法 | |
CN102271083A (zh) | 通信控制装置和整形装置 | |
CN101567851A (zh) | 用于调整数据业务流的传输速度的方法和设备 | |
CN107332785B (zh) | 一种基于动态工作阈值的有效流量控制方法 | |
CN109890082B (zh) | 一种时间触发的tt帧报文传输方法 | |
CN101272338A (zh) | 在非线速接口板进行端口带宽配置的方法和非线速接口板 | |
CN103617132B (zh) | 一种基于共享存储的以太网终端发送实现方法及终端装置 | |
CN105530245A (zh) | 一种提高非专网goose报文传输可靠性的系统 | |
Gonsalves et al. | Comparative performance of voice/data local area networks | |
CN101159700A (zh) | 一种流量控制方法和控制设备 | |
CN108717397A (zh) | 过程层设备fpga和cpu通信的装置及过程层设备 | |
CN112073230A (zh) | 兼容标准afdx网络的精简网络系统 | |
JP5592317B2 (ja) | 廃棄回路 | |
CN207283590U (zh) | 一种智能变电站千兆交换机 | |
CN102611608B (zh) | 一种管理虚拟输出队列授权盈余的方法及装置 | |
CN108718294A (zh) | 适用于控制系统的通信方法及通信装置 | |
Zhou et al. | Low delay Ethernet networking upgrade scheme for smart substation based on time-sensitive network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181030 |