CN108710561B - 一种针对真随机数发生器的电源毛刺故障攻击测评平台 - Google Patents

一种针对真随机数发生器的电源毛刺故障攻击测评平台 Download PDF

Info

Publication number
CN108710561B
CN108710561B CN201810411573.1A CN201810411573A CN108710561B CN 108710561 B CN108710561 B CN 108710561B CN 201810411573 A CN201810411573 A CN 201810411573A CN 108710561 B CN108710561 B CN 108710561B
Authority
CN
China
Prior art keywords
random number
number generator
true random
burr
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810411573.1A
Other languages
English (en)
Other versions
CN108710561A (zh
Inventor
王安
张琦
邵立伟
王竹萍
魏凡星
李正华
祝烈煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RESEARCH INSTITUTE OF BIT IN ZHONGSHAN
Beijing Institute of Technology BIT
Original Assignee
RESEARCH INSTITUTE OF BIT IN ZHONGSHAN
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RESEARCH INSTITUTE OF BIT IN ZHONGSHAN, Beijing Institute of Technology BIT filed Critical RESEARCH INSTITUTE OF BIT IN ZHONGSHAN
Priority to CN201810411573.1A priority Critical patent/CN108710561B/zh
Publication of CN108710561A publication Critical patent/CN108710561A/zh
Application granted granted Critical
Publication of CN108710561B publication Critical patent/CN108710561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本发明公开了一种针对真随机数发生器的电源毛刺故障攻击测评平台，属于嵌入式系统安全技术领域。平台包括基于FPGA设计的毛刺控制模块、电压转换模块、数据采集器和测评计算机。毛刺控制模块产生毛刺信号，输入至电压转化模块进行电压转化，作为真随机数发生器的供电电压。数据采集器采集真随机数发生器产生的信号随机序列并将其发送至测评计算机中。测评计算机对随机序列进行统计随机性测试，从而判断真随机数发生器在电源毛刺故障状态下产生的随机数的随机性好坏。本发明从物理实现的角度对真随机数发生器进行有效地测评，该平台易于实现、使用简便，测评者不需要知道真随机数发生器的设计细节便可对其进行测评，并且不会留下篡改痕迹。

Description

一种针对真随机数发生器的电源毛刺故障攻击测评平台
技术领域
本发明涉及一种针对真随机数发生器的故障攻击测评平台，属于嵌入式系统安全技术领域。
背景技术
随机数在信息安全领域，特别是现代密码学领域有着非常重要的地位。在数字签名、密钥管理、算法加密等方面都要用到随机数。随机数随机性的好坏直接影响到现代密码学的安全性。
随机数发生器分为伪随机数发生器和真随机数发生器两类。采用数学原理进行递归推倒生成随机数的方案一般被用做模拟仿真，这类随机数发生器称作伪随机数发生器；使用现实物理过程中的各种随机噪声生成随机数的方案一般被用作实现真随机数发生器。
伪随机数发生器由于具有原理简单、构造方便、运行速度快等优点，现已被广泛使用，就目前来看，大多数随机数发生器都是伪随机数发生器。伪随机数发生器的缺点是产生数据的随机性较差，将这些随机性较差的数据应用在密码算法中将会使密码算法的安全性降低。相反，真随机数发生器产生随机数时采用的噪声都是不可预知的，故其产生的随机序列更加符合密码学的要求，能够更好地保护信息的传输。因此，对真随机数发生器的研究开始进入人们的视线，真随机数发生器的发展也取得了巨大的成就。
随着物联网和移动互联网走入大众的生活，嵌入式设备得到了又一次的高速发展，并在物联网和移动互联网设备中占据了一定份额。嵌入式设备中通常会内置一个真随机数发生器，以产生足够随机的数据用于其信息安全系统使用。鉴于潜在的安全问题，国内外都有相应的标准来约束随机数的使用和测试。但从1996年美国科学家Kocher提出侧信道分析方法后，该技术以其简单、直观、成本低、效率高等特点，迅速受到广泛关注。该方法关注嵌入式设备运行过程中不可避免泄露的功耗、电磁辐射、声音等物理信息。攻击者通过采集这些信息并结合统计分析就能恢复出秘密信息。随着该领域技术研究的推进，运行密码算法如AES、DES、RSA等的大量嵌入式设备被攻击，其安全性面临严峻挑战。作为嵌入式设备的重要组成部分，只有保证真随机数发生器的安全，才能进一步提高设备的整体安全态势，才能更好地推动信息社会发展。因此，仅用统计测试指标衡量真随机数发生器的安全性已经远远不够，真随机数发生器的安全性测评与研究显得更加重要。
故障攻击是侧信道分析的一种主流方式。嵌入式设备运行环境在受到外界干扰时，会因被注入故障而进行错误的操作，产生错误的数据信息，利用这些错误的信息就可以进行分析，从而得出秘密信息。这就是故障攻击的思想。目前，使用故障攻击破解密码算法的例子数不胜数，但对于真随机数发生器却没有与之相关的故障攻击研究。基于此背景，本发明提出了一种针对真随机数发生器的电源毛刺故障攻击测评平台，属故障攻击测评的一种。
发明内容
本发明的目的是为了解决真随机数发生器的物理安全测评问题，提出了一种针对真随机数发生器的电源毛刺故障攻击测评平台，能够为真随机数发生器的物理安全设计提供正向指导。
信号在FPGA器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为“毛刺”。
一种针对真随机数发生器的电源毛刺故障攻击测评平台，包括毛刺控制模块、电压转换模块、数据采集器和测评计算机。此外，还可以包括示波器。
如图1所示，所述毛刺控制模块基于FPGA设计，包含四个组件：倍频器、计数器、译码器和选择器。其中，倍频器输出端与计数器输入端相连，计数器输出端与译码器输入端相连，译码器输出端与选择器输入端相连。以FPGA的时钟作为初始时钟，通过倍频器对其进行倍频以产生高频时钟信号；然后，使用高频时钟信号控制计数器计数产生合适的脉宽和周期的毛刺信号；译码器用来对计数器进行译码，其结果送至选择器中进行判断，以确定是否输出该毛刺信号。毛刺控制模块能够指定毛刺类型为正向毛刺或负向毛刺，如图2所示。所述毛刺信号的脉宽和周期根据测评需求任意设定。
所述电压转化模块，用于对毛刺控制模块输出的毛刺信号进行电压转换，使其对应为真实的电压值。转换后的平均电压值设置为待测真随机数发生器的额定电压，以驱动真随机数发生器的正常工作。
所述数据采集器用于收集真随机数发生器在电源毛刺故障状态下产生的数据。
所述测评计算机用于对真随机数发生器进行统计随机性测试。
所述示波器用于观察毛刺信号的生成效果，从而更好地测评真随机数发生器。
上述各部分之间的连接关系为：
毛刺控制模块的输出端与电压转换模块的输入端相连；电压转化模块的输出端与待测的真随机数发生器相连，用于向真随机数发生器供电；真随机数发生器的输出端与数据采集器的输入端相连，数据采集器的输出端与测评计算机相连。示波器与电压转化模块的输出端相连。
本发明所述测评平台的工作过程如下：
首先，将待测的真随机数发生器连入平台。然后，在毛刺控制模块中设定毛刺信号的脉宽和周期，将产生的毛刺信号输入至电压转化模块进行电压转化，作为真随机数发生器的供电电压。其中，毛刺控制模块输出信号中的非毛刺部分转换为待测真随机数发生器的额定电压，以驱动真随机数发生器的正常工作；毛刺部分转换为真随机数发生器工作中可到达的最低或最高电压。同时，可以通过示波器观察毛刺信号的实际效果。
此时，真随机数发生器开始工作，数据采集器采集真随机数发生器产生的信号随机序列并将其发送至测评计算机中。测评计算机对随机序列进行统计随机性测试，从而判断真随机数发生器在电源毛刺故障状态下产生的随机数的随机性好坏。
测评过程可能存在以下情况：被测的真随机数发生器工作在额定电压下，但未工作在额定电流下。对于这种情况，可以使用FPGA的多个引脚进行并联，以提供适当的电流。如果通过示波器观察毛刺时，其效果不理想，也可采用上述方法对毛刺进行动态调整。
有益效果
1、本发明所述平台能从物理实现的角度对真随机数发生器进行有效地测评，是一种全新的测评平台；
2、本发明所述平台可以高效、直接地生成任意脉宽和周期的电源毛刺信号。使用该信号对真随机数发生器供电，即可采集真随机数发生器在该电源毛刺条件下的随机数，并对其进行测评；
3、该平台易于实现、使用简便。测评者不需要知道真随机数发生器的设计细节便可对其进行测评，并且不会留下篡改痕迹。
附图说明
图1为本发明所述毛刺控制模块的设计原理图；
图2是毛刺控制模块可生成的毛刺类型图；
图3是毛刺控制模块下脉宽30ns时生成的示例毛刺图；
图4是本发明所述平台的设备连接图；
图5是本发明实施例中，针对某款真随机数发生器进行测评时，不同毛刺脉宽对应统计测试的结果图；
图6是本发明实施例中，针对某款真随机数发生器进行测评时，典型毛刺脉宽对应随机序列的示意图；
图7是本发明实施例中，针对某款真随机数发生器进行测评时，毛刺脉宽与最小电压的关系图。
具体实施方式
下面结合附图及实施例对本发明平台作进一步详细说明。
实施例
下面以一款广泛发行的基于环形振荡器的真随机发生器为例来说明本发明。
一种针对真随机数发生器的电源毛刺故障攻击测评平台，包括毛刺控制模块、电压转换模块、数据采集器、测评计算机和示波器，如图4所示。
如图1所示，所述毛刺控制模块基于FPGA设计，用于产生毛刺信号，能够指定毛刺类型为正向毛刺或负向毛刺，如图2所示。本实施例中，毛刺控制模块产生的毛刺类型为负向毛刺，如图2中b所示。所述毛刺信号的脉宽和周期根据测评需求任意设定，如图3所示，为设定脉宽30ns时生成的示例毛刺图。
所述电压转化模块，用于对毛刺控制模块输出的毛刺信号进行电压转换，使其对应为真实的电压值。转换后的平均电压值设置为待测真随机数发生器的额定电压，以驱动真随机数发生器的正常工作。
所述数据采集器用于收集真随机数发生器在电源毛刺故障状态下产生的数据。
所述测评计算机用于对真随机数发生器进行随机性测试。
所述示波器用于观察毛刺信号的生成效果，从而更好地测评真随机数发生器。
本实施例的工作过程如下：
首先，将待测的真随机数发生器连入平台。然后，在毛刺控制模块中，设置毛刺脉宽为2ns，4ns，6ns，8ns，10ns。之后，将产生的毛刺信号输入至电压转化模块进行电压转化，作为真随机数发生器的供电电压。其中，毛刺控制模块输出信号中的非毛刺部分转换为待测真随机数发生器的额定电压，以驱动真随机数发生器的正常工作；毛刺部分转换为真随机数发生器工作中可到达的最低或最高电压。同时，可以通过示波器观察毛刺信号的实际效果。
此时，真随机数发生器开始工作，在上述5个毛刺脉宽条件下共采集五组50MB数据。数据采集器采集真随机数发生器产生的信号随机序列并将其发送至测评计算机中。测评计算机对采集到的数据用SP800-22标准程序包进行随机性测试，测试内容包括频数检验、块内频数检验、游程检验、最长游程检验、序列检验。观察并分析测试结果，对该真随机数发生器进行测评。从而判断真随机数发生器在电源毛刺故障状态下产生的随机数的随机性好坏。
如图5所示，是针对真随机数发生器进行测评时，不同毛刺脉宽对应统计测试的结果图。在本次实施例中，使用的评定标准为：若一组50MB数据通过五项测试则判定当前条件下真随机数发生器工作正常。若该组50MB数据不通过，则在同等条件下取下一组50MB数据进行随机性测试。若第五次的数据不能全部通过五项测试，则判定真随机数发生器在当前条件下工作不正常。从实验结果可以看到，毛刺脉宽越大，五项测试通过率越低。
图6是本发明实施例中，针对某款真随机数发生器进行测评时，典型毛刺脉宽对应随机序列的示意图。从图中可以直观地看到，当毛刺脉宽逐渐增大时，该真随机数发生器产生的随机数中包含越来越多的连续的0或连续的1，数据的随机性会逐渐变差。
图7是本发明实施例中，针对某款真随机数发生器进行测评时，研究毛刺脉宽与最小电压关系的结果图。该结果表明，当毛刺脉宽增大时，毛刺生成模块的最小电压会降低，真随机数发生器受到毛刺影响程度会逐渐加大，因此数据随机性逐渐变差，这也解释了图5所示结果。
由于真随机数发生器设计方案多种多样，且其电路中常伴有寄生电容以降低电源变化带来的影响，所以本设计的各元件值仅可作为参考，针对实际电路可稍作调整。本领域技术人员应该明白，随机数随机性的好坏直接影响到现代密码学的安全性，因此对真随机数发生器的安全性测评具有很大的实际意义，从物理实现的角度对其测评将对真随机数发生器提供更为全面的测评方法。

Claims (4)

1.一种针对真随机数发生器的电源毛刺故障攻击测评平台，其特征在于包括毛刺控制模块、电压转换模块、数据采集器和测评计算机；
所述毛刺控制模块用于产生毛刺信号，毛刺控制模块能够指定毛刺类型为正向毛刺或负向毛刺，毛刺信号的脉宽和周期根据测评需求任意设定；
所述电压转化模块用于对毛刺控制模块输出的毛刺信号进行电压转换，使其对应为真实的电压值，将毛刺控制模块输出信号中的非毛刺部分转换为待测真随机数发生器的额定电压，以驱动真随机数发生器的正常工作；
所述数据采集器用于收集真随机数发生器在电源毛刺故障状态下产生的数据；
所述测评计算机用于对真随机数发生器进行统计随机性测试；
上述各部分之间的连接关系为：毛刺控制模块的输出端与电压转换模块的输入端相连；电压转化模块的输出端与待测的真随机数发生器相连，用于向真随机数发生器供电；真随机数发生器的输出端与数据采集器的输入端相连，数据采集器的输出端与测评计算机相连。
2.如权利要求1所述的一种针对真随机数发生器的电源毛刺故障攻击测评平台，其特征在于，平台工作过程如下：
首先，将待测的真随机数发生器连入平台；
然后，在毛刺控制模块中设定毛刺信号的脉宽和周期，将产生的毛刺信号输入至电压转化模块进行电压转化，作为真随机数发生器的供电电压，其中，毛刺控制模块输出信号中的非毛刺部分转换为待测真随机数发生器的额定电压，以驱动真随机数发生器的正常工作；毛刺部分转换为真随机数发生器工作中可到达的最低或最高电压；
此时，真随机数发生器开始工作，数据采集器采集真随机数发生器产生的信号随机序列并将其发送至测评计算机中；测评计算机对随机序列进行统计随机性测试，判断真随机数发生器在电源毛刺故障状态下产生的随机数的随机性好坏。
3.如权利要求1所述的一种针对真随机数发生器的电源毛刺故障攻击测评平台，其特征在于，所述毛刺控制模块基于FPGA设计，包含四个组件：倍频器、计数器、译码器和选择器；其中，倍频器输出端与计数器输入端相连，计数器输出端与译码器输入端相连，译码器输出端与选择器输入端相连；
以FPGA的时钟作为初始时钟，通过倍频器对其进行倍频以产生高频时钟信号；然后，使用高频时钟信号控制计数器计数产生合适的脉宽和周期的毛刺信号；译码器用来对计数器进行译码，其结果送至选择器中进行判断，以确定是否输出该毛刺信号。
4.如权利要求1所述的一种针对真随机数发生器的电源毛刺故障攻击测评平台，其特征在于包括示波器，用于观察毛刺信号的生成效果；示波器与电压转化模块的输出端相连。
CN201810411573.1A 2018-05-02 2018-05-02 一种针对真随机数发生器的电源毛刺故障攻击测评平台 Active CN108710561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810411573.1A CN108710561B (zh) 2018-05-02 2018-05-02 一种针对真随机数发生器的电源毛刺故障攻击测评平台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810411573.1A CN108710561B (zh) 2018-05-02 2018-05-02 一种针对真随机数发生器的电源毛刺故障攻击测评平台

Publications (2)

Publication Number Publication Date
CN108710561A CN108710561A (zh) 2018-10-26
CN108710561B true CN108710561B (zh) 2020-06-26

Family

ID=63868596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810411573.1A Active CN108710561B (zh) 2018-05-02 2018-05-02 一种针对真随机数发生器的电源毛刺故障攻击测评平台

Country Status (1)

Country Link
CN (1) CN108710561B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203276255U (zh) * 2013-05-24 2013-11-06 深圳职业技术学院 竞争冒险发生器及系统
CN103823656A (zh) * 2014-02-19 2014-05-28 安徽问天量子科技股份有限公司 真随机数检测装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2605126A1 (en) * 2007-05-22 2013-06-19 TUBITAK-Turkiye Bilimsel ve Teknolojik ve Arastima Kurumu Method and hardware for generating random numbers using a fast oscillator and a noise source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203276255U (zh) * 2013-05-24 2013-11-06 深圳职业技术学院 竞争冒险发生器及系统
CN103823656A (zh) * 2014-02-19 2014-05-28 安徽问天量子科技股份有限公司 真随机数检测装置及方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Reconfigurable Side Channel Attack resistant";Vijay Bahadur等;《 2016 International Conference on VLSI Systems, Architectures, Technology and Applications (VLSI-SATA)》;20160112;第1-6页 *
"基于DSP通用随机数测试仪传输接口的设计";许争艳等;《军民两用技术与产品》;20041231(第12期);第40-43页 *
"真随机数发生器的研究与设计";朱亮亮;《中国优秀硕士学位论文全文数据库（信息科技辑）》;20180215(第02期);第I138-41页 *

Also Published As

Publication number Publication date
CN108710561A (zh) 2018-10-26

Similar Documents

Publication Publication Date Title
Schellenberg et al. An inside job: Remote power analysis attacks on FPGAs
Tkacik A hardware random number generator
Merli et al. Semi-invasive EM attack on FPGA RO PUFs and countermeasures
CN101542969A (zh) 加密装置
US20160291936A1 (en) Entropy source for random number generator
Hussain et al. BIST-PUF: Online, hardware-based evaluation of physically unclonable circuit identifiers
CN104301088A (zh) 密码芯片功耗分析装置、方法及功耗分析防护装置、方法
CN107994980B (zh) 一种采用时钟乱序技术和混沌触发器的抗dpa攻击方法
CN104049936A (zh) 用于识别相关的方法
Bock et al. An offset-compensated oscillator-based random bit source for security applications
Ning et al. Modeling and efficiency analysis of clock glitch fault injection attack
Jurecek et al. Side-channel attack on the A5/1 stream cipher
Zhu et al. Counteracting leakage power analysis attack using random ring oscillators
US11294637B2 (en) Method and apparatus for generating true random numbers for an integrated circuit
Bollo et al. Side-channel analysis of SEcube™ platform
CN108710561B (zh) 一种针对真随机数发生器的电源毛刺故障攻击测评平台
Korczyc et al. Evaluation of susceptibility of FPGA-based circuits to fault injection attacks based on clock glitching
Shan et al. Evaluation of correlation power analysis resistance and its application on asymmetric mask protected data encryption standard hardware
Kasarabada et al. Sled: Sequential logic encryption using dynamic keys
Gai et al. Attacking the edge-of-things: A physical attack perspective
Pareschi et al. Power analysis of a chaos-based random number generator for cryptographic security
Sakamoto et al. Fault sensitivity analysis against elliptic curve cryptosystems
Luo et al. Faulty clock detection for crypto circuits against differential fault analysis attack
Thamrin et al. An enhanced hardware-based hybrid random number generator for cryptosystem
Moradi et al. Power analysis attacks on MDPL and DRSL implementations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant