CN108701485A - 减轻存储器装置的偏置漂移的技术 - Google Patents

减轻存储器装置的偏置漂移的技术 Download PDF

Info

Publication number
CN108701485A
CN108701485A CN201780014452.7A CN201780014452A CN108701485A CN 108701485 A CN108701485 A CN 108701485A CN 201780014452 A CN201780014452 A CN 201780014452A CN 108701485 A CN108701485 A CN 108701485A
Authority
CN
China
Prior art keywords
memory
bit line
memory unit
bias voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780014452.7A
Other languages
English (en)
Inventor
R.耶亚辛格
N.N.加耶拉
M.J.陶布
K.潘加尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108701485A publication Critical patent/CN108701485A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

示例可包括减轻存储器装置的存储器单元的偏置漂移的技术。为写操作选择与第一字线和位线所耦合的第一存储器单元。为写操作解除选择与第二字线和位线所耦合的第二存储器单元。在写操作期间将第一和第二偏置电压施加到第一字线和位线，以对第一存储器单元进行编程。在写操作期间将第三偏置电压施加到第二字线，以降低或减轻由施加到位线的第二偏置电压引起的对第二存储器单元的电压偏置，以对第一存储器单元进行编程。

Description

减轻存储器装置的偏置漂移的技术
技术领域
本申请要求在35 U.S.C365（c）之下的对在2016年3月31日提交的、题为“TECHNIQUES TO MITIGATE BIAS DRIFT FOR A MEMORY DEVICE”的号码为15/087,762的US申请的优先权。这些文件的全部通过引用而结合在本文中，以用于所有目的。
背景技术
存储器（例如非易失性存储器）的类型可具有通过非易失性存储器单元随时间推移而丢失存储器状态的趋势所引起的可靠性问题。存储器状态随时间推移的这种丢失可称作漂移。漂移可以是被激活过程，其可通过温度或者经过电场（例如存储器单元两端的亚阈值偏置电压）随时间推移而加速。
附图说明
图1示出示例系统。
图2示出示例第一阵列部分。
图3示出示例第一分布。
图4示出示例第二阵列部分。
图5示出示例图表。
图6示出示例第二分布。
图7示出设备的示例框图。
图8示出逻辑流程的示例。
图9示出存储介质的示例。
图10示出示例计算平台。
具体实施方式
如本公开所预期的，可使非易失性存储器单元丢失其状态的漂移可以是被激活过程，该过程经由非易失性存储器单元两端的重复亚阈值偏置电压随时间推移而加速（“偏置加速漂移”）。一种类型的非易失性存储器架构（其可包括相变存储器（PCM））可易受偏置加速漂移影响。在一些示例中，PCM可包括存储器单元，其由硫属化物相变材料（例如硫属化物玻璃）所组成。基于硫属化物的存储器单元可由偏置加速漂移引起的可能可靠性问题。例如，基于硫属化物的存储器单元的阈值电压可随着这种类型的存储器单元上的所施加的亚阈值电压的增加数量而持续增加。在一种存储器架构（其中在相同位线（B单元）或字线（A单元）上的所选存储器单元被访问的同时，解除选择的存储器单元接收亚阈值偏置电压脉冲）中，这可以发生。增加的阈值电压（Vt）可限制或减少存储器单元的读窗口容限。受限或减少的读窗口容限可由于所存储或设置的存储器单元状态具有高漂移Vt而导致更高的比特误差率。Vt漂移量可取决于偏置电压脉冲的总幅值以及施加到给定存储器单元的脉冲的数量。
操控漂移或偏置漂移的常规方式可以经由使用存储器控制器发起的读重试。读重试的意图可以是对由于偏置加速漂移而具有高Vt的存储器单元进行捕获或者阈值分割。操控偏置加速漂移的另一种方式可以是通过在存储器单元具有漂移到可用读窗口之外并且引起比特误差的Vt之前对这些存储器单元的现有地址的周期刷新。操控偏置加速漂移的这些方式两者均可不利地影响系统性能（例如带宽/时延）。对系统性能的这些不利影响对高性能存储/存储器系统可能是不可接受的。本文所述的示例可解决上述和其它难题。
图1示出示例系统100。在一些示例中，如图1所示，系统100包括存储器单元102，其可按照阵列来配置。存储器单元102可包括例如相变材料，例如但不限于硫属玻璃，其可随着由电流所产生的热量的施加而在结晶与非晶状态之间切换。相变材料的状态（例如结晶/非晶）可与一个或多个存储器单元102的逻辑值（例如1或0）对应。本公开的主题并不局限于这个方面，以及示例可包括存储器装置的其它类型的架构。
按照一些示例，系统100还可包括位线104和字线106，其耦合到存储器单元102，如图1所示。位线104和字线106可配置成使得存储器单元102中包括的每个存储器单元可设置在每个单独位线和字线的交叉处。电压偏置可使用来自字线106的字线和来自位线104之中的位线来施加到存储器单元102的目标存储器单元，以为了写操作对目标存储器单元进行编程。相应位线驱动器128可耦合到相应位线104，以及相应字线驱动器126可耦合到相应字线106，以促进存储器单元102的解码/选择，如图1所示。同样，相应电容器130可耦合到相应位线104和相应字线106，如图1所示。
在一些示例中，系统100可以是包括一个或多个区块（tile）124的存储器装置。对于这些示例，一个或多个区块124可作为包括字线106、位线104和存储器单元102（其在目标存储器单元的选择操作期间可被看作是分立单元）的存储器阵列的一部分来布置。即，在一些示例中，一个或多个区块124的每个是存储器阵列的单元，其被偏置以选择阵列中的目标存储器单元（例如，位）。图1所示的一个或多个区块124可包括四个字线和四个位线（4WL×4BL）的阵列；然而，在具有字线和位线的相等比率或者不相等比率（例如每1个BL对2个WL）的其它示例中可使用其它区块大小。一个或多个区块124可以是堆叠存储器配置的任何存储器层的部分。例如，一个或多个区块124可以是另一个存储器层上形成的存储器层的部分。可为每个存储器层提供附加字线驱动器和/或位线驱动器。
按照一些示例，位线104可与位线电极或路径108耦合，该位线电极或路径108还可与位线电源132（其配置成为位线104提供电力供应）耦合。同样，字线106可耦合到字线电极或路径110，该字线电极或路径110还可与字线电源134（其配置成为字线106提供电力供应）耦合。位线电极108和字线电极110各自可以是到存储器单元102的电流路径。按照各个示例，字线驱动器126和位线驱动器128各自可包括每电极单个或多个晶体管。例如，在多个晶体管用于字线驱动器126和位线驱动器128的情况下，多个晶体管可使用附加字线和/或位线电极（其可类似地与本文所述示例一致）来耦合到附加电压供应。例如，第一字线电极可向一个或多个所选存储器单元提供第一电压供应，以及第二字线电极可向一个或多个解除选择的存储器单元提供第二电压供应。
在一些示例中，系统100包括感测电路112，其耦合到字线电极110。对于这些示例，感测电路112可使用字线电极110作为用于执行在存储器单元102中包括的一个或多个存储器单元的读操作（例如感测操作）的电节点。感测电路112可包括电压比较器114。例如，感测电路112可包括字线负载，其连接到字线电极110，以将字线电极110上的电流转换成作为对电压比较器114的第一输入的电压。等效字线负载可连接到参考电流（未示出），以提供作为对电压比较器114的第二输入的电压。当在系统100中选择特定字线和位线时，字线电极110上的字线负载可将所选字线上的电流转换成电压。可通过相应选择存储器单元102的解除选择的存储器单元的所有其它未选择字线和位线的偏置电压，来减轻电流的泄漏分量，这可减少泄漏或使泄漏最小化。可通过允许使电容分量耗散的充分时间，来减轻电流的电容分量。被转换成对电压比较器114的第一输入的电流可与所选或目标存储器单元的电流对应。参考电流可选择成使得目标或所选存储器单元的电流在目标或所选存储器单元的回跳（snap-back）之前低于参考电流，而在目标存储器单元的回跳之后高于参考电流。以此方式，电压比较器114的输出可指示目标或所选存储器单元的状态。锁存器（未示出）可耦合到电压比较器114，以存储与读操作关联的信息。
按照一些示例，系统100还可包括写电路116，其耦合到字线电极110。写电路116可使用字线电极110作为用于执行来自存储器单元102之中的一个或多个存储器单元的写操作（例如SET或RESET操作）的电节点。写电路116可包括电流分布生成器118，其生成用于执行写操作的电流分布。
在一些示例中，存储器装置100还可包括耦合到字线电极110的选择模块120的组件。选择模块120的限流电路122可耦合到字线电极110，以促进使用字线电极110的对存储器单元102的一个或多个存储器单元的选择操作。选择操作可先于读/写操作，并且将目标或所选存储器单元置于接收读/写操作的状态中。在选择期间，可通过跨目标或所选存储器单元施加电压偏置，将目标的存储器单元从亚阈值操作区域移动到高于阈值操作区域的操作区域。实现目标的存储器单元的选择的电压偏置由目标的存储器单元的相应字线和位线的（例如选择模块120的）字线和位线驱动器电路结合限流电路122来提供。相应字线和位线的字线和位线偏置可选择成使得总电压偏置组合地跨目标或所选存储器单元而施加，这足以使目标的或所选存储器单元高于阈值电压（Vt）。在本示例中，“高于Vt”可指的是目标或所选存储器单元的操作区域，其能够传导用于写操作的充分电流，即使更小电流可将目标或所选存储器单元保持在操作区域中。从亚阈值到Vt或高于Vt区域的转变可涉及‘回跳’事件，其中由目标单元对经过单元的给定电流所维持的电压突然降低。限流电路122可限制字线电极110的电流，以防止以过量电流损坏目标或所选存储器单元。即，限制字线电极110的最大电流还可限制经过存储器单元102的最大电流。在字线电极110和目标字线的字线解码路径正充电到稳态的时间期间，限制功能可能是低效的。
按照一些示例，限流电路122可放置在具有更低电容的字线电极110或位线电极108的无论哪一个上，以便在一个或多个存储器单元102的回跳之后将瞬态电流减少或最小化到降低对存储器单元102的损坏或扰动的电平。在图1所示的示例中，限流电路122放置在字线电极110上。
在一些示例中，限流电路122可包括电流反射镜电路。限流电路122可包括晶体管栅极，其配置成将字线电极110的电流限制到最大电流电平。例如，晶体管可以是n型晶体管，其具有被控制到使得晶体管输送高达最大期望电流的模拟电平的栅极。限流电路122可通过将栅电压施加到晶体管来使能。选择模块120可包括附加控制电路，以促进一个或多个存储器单元102的目标存储器单元的解码，使得目标或所选存储器单元从亚阈值操作区域移动到高于Vt的操作区域，其中Vt是电流的函数。
即使在系统100中包括的存储器的示例类型已经描述为包括存储器的非易失性类型（例如PCM），但是本公开并不局限于PCM。在一些示例中，本公开预期其它类型的非易失性存储器，包括但不限于易失性存储器的类型（例如与NAND或NOR技术关联的那些类型）。同样，本公开预期可以是字节可寻址的3-D交叉点存储器架构中包括的存储器的其它非易失性类型。存储器的这些块可寻址或字节可寻址的非易失性类型可包括但不限于多阈值电平NAND闪速存储器、NOR闪速存储器、单或多电平相变存储器（PCM）、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAN）、磁阻随机存取存储器（MRAM）存储器（其结合忆阻器技术）或自旋转移矩MRAM（STT-MRAM）、或者上述的任何的组合、或其它非易失性存储器类型。
图2示出示例阵列部分200。在一些示例中，如图2所示的阵列部分200包括存储器单元202-1至202-4、位线（BL）204-1和204-2以及字线（WL）206-1和206-2。阵列部分200可具有存储器单元202-1至202-4，其布置成处于WL与BL之间的交叉处，所述WL与BL可以是用于对这些存储器单元的访问（写或读操作）的金属线。与以上对系统100所述的相似，可通过跨WL 206-1或206-2其中之一和BL 204-1或204-2其中之一施加相关电压以使得所选存储器单元两端的总差分电压在访问期间超过所选存储器单元的Vt，来选择存储器单元202-1至202-4的目标的存储器单元。例如，在写操作期间，（例如通过WL电极所提供的）WL 206-1或206-2的给定WL上的或者（例如通过BL电极所提供的）BL 204-1或204-2的给定BL上的偏置电压可调整成允许充分电流流经所选存储器单元，以将所选存储器单元编程为正确状态（例如SET或RESET）。
按照一些示例，加阴影的存储器单元202-1可以是所选存储器单元。作为所选存储器单元，存储器单元202-1可在写操作期间接收总偏置电压，以输送充分电流和电压，以用于对存储器单元202-1进行编程。如图2所示，总偏置电压（例如7V）可通过WL 206-1从WL电极210（其提供WL电压偏置211）并且通过BL 204-1从BL电极220（其提供BL电压偏置221）来输送，以在存储器单元202-1从WL电压偏置211和BL电压偏置221的组合来生成单元电压偏置212。在一些示例中，如图2所示，WL电压偏置211可以是负电压偏置，而BL电压偏置221可具有正电压偏置。未加阴影的存储器单元202-2、202-3和202-4可以是解除选择的存储器单元。与所选存储器单元202-1相同的WL上的解除选择的存储器单元202-2可称作A单元。与所选存储器单元202-1相同的BL上的解除选择的存储器单元202-3可称作B单元。单元电压信号213可表示输送到所选存储器单元202-1的总偏置电压的第一部分，其还通过WL 206-1从WL电极210来输送到存储器单元202-2，以提供WL电压偏置211。单元电压偏置214可表示输送到所选存储器单元202-1的总偏置电压的第二部分，其还通过BL 204-1从BL电极220来输送到存储器单元202-3，以提供BL电压偏置221。
在一些示例中，WL电压偏置211和BL电压偏置221在单独获取时两者均处于亚阈值电压偏置（例如低于Vt）。这些亚阈值电压偏置的幅值和持续时间可取决于对所选存储器单元所执行的操作来变化。典型地，对写操作的类型（例如RESET操作）可要求最高电压偏置量，其中可通过所选存储器单元来要求大电流量，以用于对所选存储器单元进行编程。用于RESET操作的这个更高电压偏置量的至少一部分可采用与以上对解除选择的存储器单元202-2和202-3所提及的相似的方式来输送到解除选择的存储器单元。用于RESET操作的这个更高电压偏置量可引起偏置加速漂移。
图3示出示例分布300。在一些示例中，如图3所示，分布300包括第一阈值分布310（前漂移）和第二阈值分布320（后漂移）。对于这些示例，阈值分布310和320可反映主要当解除选择的存储器单元接收用于写操作（例如RESET操作）的电压偏置的至少一部分时所引起的这些解除选择的存储器单元的偏置加速漂移。例如，如以上对图2所示的解除选择的存储器单元202-2或202-3所提及的。
在一些示例中，解除选择的存储器单元上的多个亚阈值偏置电压的积聚可引起可用读窗口或容限的丢失。例如，如图3所示，SET Vt与阈值分布320（后漂移）的读分界电压（VDM）之间的读容限325充分小于或窄于阈值分布310（前漂移）的读容限315。更小或更窄的读容限325最终可引起所编程读VDM的更高比特误差率。
图4示出示例阵列部分400。在一些示例中，如图4所示的阵列部分400包括存储器单元402-1至402-4、BL 404-1和404-2以及WL 406-1和406-2。与图2所示的阵列部分200相似，阵列部分400可以是3-D交叉点存储器阵列的部分，并且可采用与以上对阵列部分200所述相似的方式进行操作。然而，与以上对阵列部分200所述的内容不同的是，可实现偏置方案，其减轻或减少偏置加速漂移。
按照一些示例，要减轻偏置加速漂移，附加正电压可施加在解除选择的存储器单元的WL上（例如由第二WL电极所提供）。例如，如图4所示，存储器单元402-1是所选存储器单元，并且接收来自WL电压偏置411（其由WL电极410所提供）和BL电压偏置421（其由BL电极420所提供）的总偏置电压（例如7伏特（V）），以生成单元电压偏置412。然而，来自第二WL电极430、提供C单元电压偏置431的附加正电压可施加在WL 406-2上，以降低由BL电压偏置421（其由BL电极420所提供）所引起的存储器单元402-3上的差分电压偏置。单元电压偏置414的实线部分可表示附加正电压，其降低由BL电压偏置421所引起的存储器单元402-3上的差分电压偏置（其示为单元电压偏置414的虚线部分）。如图4所示，C单元电压偏置431可小于BL电压偏置421（例如1 V对3.5 V）。C单元电压偏置431还可在写算法的选择操作期间被接通或者提供给解除选择的存储器单元402-3和402-4，以在选择存储器单元402-1时减轻这些存储器单元的可能误选择。
在一些示例中，C单元电压偏置431可在写操作（例如RESET操作）期间被使能或施加到解除选择的存储器单元402-3。RESET操作可具有存储器单元上的电压偏置，其可充分高于另一种类型的写操作（例如SET操作），以实现所要求的电流输送。同样，图4所示的方案主要可降低对B单元（例如存储器单元402-3）的偏置加速漂移影响，因为更高电压偏置可在写操作期间施加在BL上。如下面更详细描述，跨给定存储器单元的1 V的电压偏置的降低可在偏置周期数超过1,000时显著减轻偏置加速漂移，并且在偏置周期数超过1,000,000时充分减轻偏置加速漂移。
按照一些示例，从WL电极430施加到WL 406-2的C单元电压偏置431没有影响存储器单元402-1和402-2两者上的差分偏置，因为这些存储器单元处于WL 406-1上。例如，如图4所示，单元电压偏置412和413没有包括来自C单元电压偏置431的正偏置电压。同样，由于存储器单元402-4没有遭受来自BL电压偏置421的电压偏置，所以C单元电压偏置431仅指示施加到存储器单元402-4的相对较小的电压偏置。
图5示出示例图表500。在一些示例中，如图5所示，图表500描绘对于包括如以上对图4所提及的C单元电压偏置的施加的方案以及对没有包括C单元电压偏置的施加的方案的读容限损失（单位为毫伏（mV））的比较。对于这些示例，所施加C单元电压偏置可以为1 V。例如，该方案可应用于包括PCM（例如硫属化物玻璃）的3-D交叉点存储器架构。
在一些示例中，如图5所示，读容限损失的显著降低在偏置周期数超过1,000时开始发生。同样，在1,000,000偏置周期，读容限损失降低在图表500中示为大约150 mV。
图6示出示例分布600。在一些示例中，分布包括第一阈值分布610（0偏置周期）、第二阈值分布620（1e+6偏置周期/没有C单元偏置电压）和第三阈值分布630（1e+6偏置周期/具有C单元偏置电压）。对于这些示例，阈值分布610、620和630可反映主要当解除选择的存储器单元接收用于编程或写操作（例如RESET操作）的来自BL电压偏置的电压偏置的至少一部分时所引起的这些解除选择的存储器单元的偏置加速漂移。例如，如以上对图4所示的解除选择的存储器单元402-3所提及的。
在一些示例中，阈值电压分布610指示读容限615可在0偏置周期已经发生时在SETVt与300 mV的读VDM之间具有读容限或窗口。当没有C单元偏置电压已经施加到解除选择的存储器单元时，阈值电压分布620指示读容限615可已经在1e+6（1,000,000）偏置周期之后减少到75 mV。对比地，阈值电压分布630示出读容限615已经在1e+6偏置周期之后仅减少到225 mV。对于这些示例，在RESET操作期间当施加C单元偏置电压时，可实现读容限减少的1/2减少（750 mV对150 mV）。更小读容限减少可引起更少比特误差以及对更少读重试的需要。在RESET操作期间可需要一些电压开销来将C单元电压偏置输送或施加到解除选择的存储器单元。然而，在与附加电压开销关联的成本相比时，更少比特误差和更少读重试对系统性能可以是更有益的。
按照一些示例，可实现一种方案，以选择地降低施加到在非易失性存储器装置中包括的存储器单元（例如作为3-D交叉点存储器阵列所布置）的实际位线电压偏置。对于这些示例，至少一些存储器单元可使用RESET操作的更低偏置电压来编程（例如物理地位于更靠近位线驱动器的存储器单元）。对于这些更低偏置电压存储器单元，C单元偏置电压可以不施加到相同BL上的解除选择的存储器单元。同样，需要RESET操作的更高偏置电压的其它存储器单元（例如物理地位于最远离或更远离位线驱动器的存储器单元）可具有施加到相同BL上的解除选择的存储器单元的C单元偏置电压。这种方案可通过降低在写操作（例如RESET操作）期间遭受更高偏置电压电平的解除选择的存储器单元的偏置加速漂移，在降低电压开销与改进性能两者之间找到平衡。
图7示出设备700的示例框图。虽然图7所示的设备700具有采用某种拓扑的有限数量的元件，但是可意识到，设备700可对给定实现根据需要包括采用备选拓扑的更多或更少元件。
设备700可通过电路720来支持，并且设备700可以是保持在存储器装置或者随存储器系统所保持的控制器。存储器装置可与主计算平台耦合或者包括在主计算平台中。电路720可布置成执行一个或多个软件或固件实现逻辑、组件或模块722-a（例如至少部分通过存储装置的存储控制器所实现）。值得注意，如本文所使用的“a”和“b”和“c”及类似指示符规定为表示任何正整数的变量。因此，例如，如果实现设置a=3的值，则逻辑、组件或模块722-a的软件或固件的完整集合可包括逻辑722-1、722-2或722-3。同样，“逻辑”的至少一部分可以是计算机可读介质中存储的软件/固件，以及即使逻辑在图7中示为分立的框，但是这并不是将逻辑限制到不同计算机可读介质组件中的存储设备（例如单独存储器等）。
按照一些示例，电路720可包括处理器或处理器电路。处理器或处理器电路能够是各种市场上可获得处理器的任何处理器，非限制性地包括：AMD® Athlon®、Duron®和Opteron®处理器；ARM®应用、嵌入式和安全处理器；IBM®和Motorola® DragonBall®和PowerPC®处理器；IBM和Sony®Cell处理器；Intel®Atom®、Celeron®、Core（2）Duo®、Core i3、Core i5、Core i7、Itanium®、Pentium®、Xeon®、Xeon Phi®和XScale®处理器；以及类似处理器。按照一些示例，电路720还可包括一个或多个专用集成电路（ASIC），以及至少某个逻辑722-a可实现为这些ASIC的硬件元件。
按照一些示例，设备700可包括选择逻辑722-1。选择逻辑722-1可以是逻辑和/或特征，其由电路720所执行，来为写操作选择与第一字线和位线所耦合的第一存储器单元，并且解除选择与第二字线和位线所耦合的第二存储器单元，为写操作解除选择第二存储器单元。对于这些示例，第一存储器单元的选择和第二存储器单元的解除选择可响应访问请求710，并且可经由选择/解除选择715来发起。
在一些示例中，设备700还可包括程序逻辑722-2。程序逻辑722-2可以是逻辑和/或特征，其由电路720所执行，以在写操作期间使第一偏置电压被施加到第一字线以及使第二偏置电压被施加到位线，以对第一存储器单元进行编程。对于这些示例，程序730可包括RESET操作，以对第一存储器单元进行编程。
按照一些示例，设备700还可包括减轻逻辑722-3。减轻逻辑可以是逻辑和/或特征，其由电路720所执行，以在写操作期间使第三偏置电压被施加到第二字线以将第三偏置电压提供给第二存储器单元，以降低由施加到位线的第二偏置电压引起的对第二存储器单元的电压偏置，以对第一存储器单元进行编程，第三偏置电压小于第二偏置电压。对于这些示例，电压偏置减轻735可使第三偏置电压被施加到第二字线，使得对第二存储器单元的电压偏置可在写操作期间降低至少1 V。示例并不局限于至少1 V的降低，预期更大或更小伏特的其它降低。
本文所包括的是表示用于执行所公开架构的新方面的示例方法的一组逻辑流程。虽然为了说明的简洁目的，本文所示的一个或多个方法示为和描述为一系列动作，但是本领域的技术人员将会理解和意识到，方法并不受动作的顺序所限制。一些动作可按照其，以不同顺序和/或与本文所示和所述的其它动作并发地发生。例如，本领域的技术人员将会理解和意识到，方法备选地可表示为例如状态图中的一系列互相关状态或事件。此外，对新实现并非要求方法中所示的全部动作。
逻辑流程可在软件、固件和/或硬件中来实现。在软件和固件实施例中，逻辑流程可通过至少一个非暂时计算机可读介质或机器可读介质（例如光、磁或者半导体存储设备）上存储的计算机可执行指令来实现。实施例并不局限于这个上下文中。
图8示出逻辑流程800的示例。逻辑流程800可表示由本文所述的一个或多个逻辑、特征或装置（例如设备700）所执行的操作的一些或全部。更具体来说，逻辑流程800可通过选择逻辑722-1、程序逻辑722-2或减轻逻辑722-3中的一个或多个来实现。
按照一些示例，逻辑流程800在框802可为写操作选择与第一字线和位线所耦合的第一存储器单元。对于这些示例，选择逻辑722-1可选择第一存储器单元。
在一些示例中，逻辑流程800在框804可为写操作解除选择与第二字线和位线所耦合的第二存储器单元。对于这些示例，选择逻辑722-1可解除选择第二存储器单元。
按照一些示例，逻辑流程800在框806可在写操作期间将第一偏置电压施加到第一字线以及将第二偏置电压施加到位线，以对第一存储器单元进行编程。对于这些示例，程序逻辑722-2可使第一和第二偏置电压被施加到第一字线和位线，以对第一存储器单元进行编程。
在一些示例中，逻辑流程800在框808可在写操作期间将第三偏置电压施加到第二字线，以降低由施加到位线的第二偏置电压引起的对第二存储器单元的电压偏置以对第一存储器单元进行编程，第三偏置电压小于第二偏置电压。对于这些示例，减轻逻辑722-3可使第三偏置电压被施加到第二字线。
图9示出第一存储介质的示例。如图9所示，第一存储介质包括存储介质900。存储介质900可包括制品。在一些示例中，存储介质900可包括任何非暂时计算机可读介质或机器可读介质，例如光、磁或半导体存储设备。存储介质900可存储各种类型的计算机可执行指令，例如实现逻辑流程800的指令。计算机可读或机器可读存储介质的示例可包括能够存储电子数据的任何有形介质，包括易失性存储器或非易失性存储器、可移动或不可移动存储器、可擦或不可擦存储器、可写或可重写存储器等。计算机可执行指令的示例可包括任何合适类型的代码，例如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码、面向对象代码、可视代码等。示例并不局限于这个上下文中。
图10示出示例计算平台1000。在一些示例中，如图10所示，计算平台1000可包括存储器系统1030、处理组件1040、其它平台组件1050或通信接口1060。按照一些示例，计算平台1000可在计算装置中实现。
按照一些示例，存储器系统1030可包括控制器1032和（一个或多个）存储器装置1034。对于这些示例，驻留在或者位于控制器1032的逻辑和/或特征可执行设备700的至少一些处理操作或逻辑，并且可包括存储介质，其包括存储介质900。同样，（一个或多个）存储器装置1034可包括以上对图1、图2和图4所示的系统100、阵列部分200或阵列部分400所述的相似类型的非易失性存储器（未示出）。在一些示例中，控制器1032可以是与（一个或多个）存储器装置1034相同的管芯的部分。在其它示例中，控制器1032和（一个或多个）存储器装置1034可位于与（例如包括在处理组件1040中的）处理器相同的管芯或集成电路上。在又一些示例中，控制器1032可处于与（一个或多个）存储器装置1034所耦合的单独管芯或集成电路中。
按照一些示例，处理组件1040可包括各种硬件元件、软件元件或者两者的组合。硬件元件的示例可包括装置、逻辑装置、组件、处理器、微处理器、电路、处理器电路、电路元件（例如晶体管、电阻器、电容器、电感器等）、集成电路、ASIC、可编程逻辑装置（PLD）、数字信号处理器（DSP）、FPGA/可编程逻辑、存储器单元、逻辑门、寄存器、半导体装置、芯片、微芯片、芯片集等。软件元件的示例可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、软件开发程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或者它们的任何组合。确定示例是否使用硬件元件和/或软件元件来实现可按照任何数量的因素而变化，所述因素为例如期望的计算速率、功率级、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及如对于给定示例所期望的其它设计和性能限制。
在一些示例中，其它平台组件1050可包括通用计算元件，例如一个或多个处理器、多核处理器、协处理器、存储器单元、芯片集、控制器、外设、接口、振荡器、定时装置、视频卡、音频卡、多媒体I/O组件（例如数字显示器）、电源等。与其它平台组件1050或者存储系统1030关联的存储器单元的示例可以非限制性地包括采取一个或多个高速存储器单元形式的各种类型的计算机可读和机器可读存储介质，例如只读存储器（ROM）、RAM、DRAM、DDR、DRAM、同步DRAM（SDRAM）、DDR SDRAM、SRAM、可编程ROM（PROM）、EPROM、EEPROM、闪速存储器、铁电存储器、SONOS存储器、聚合物存储器（例如铁电聚合物存储器）、纳米线、FeTRAM或FeRAM、奥氏存储器、相变存储器、忆阻器、STT-MRAM、磁卡或光卡、以及用于存储信息的任何其它类型的存储介质。
在一些示例中，通信接口1060可包括支持通信接口的逻辑和/或特征。对于这些示例，通信接口1060可包括一个或多个通信接口，其按照各种通信协议或标准进行操作，以通过直接或网络通信链路进行通信。直接通信可经由使用一个或多个工业标准（包括后代和变体）中描述的通信协议或标准（例如与SMBus规范、PCIe规范、NVMe规范、SATA规范、SAS规范或USB规范关联的那些通信协议或标准）通过直接接口来进行。网络通信可经由使用通信协议或标准（例如由IEEE所颁布的一个或多个以太网标准中描述的那些通信协议或标准）通过网络接口来进行。例如，一个这种以太网标准可包括IEEE 802.3-2012“Carrier senseMultiple access with Collision Detection （CSMA/CD） Access Method and PhysicalLayer Specifications”（2012年12月发布）（以下称作“IEEE 802.3”）。
计算平台1000可以是计算装置的部分，计算装置可以是例如用户设备、计算机、个人计算机（PC）、台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板、智能电话、嵌入式电子器件、游戏控制台、服务器、服务器阵列或服务器农场、万维网服务器、网络服务器、因特网服务器、工作站、迷你计算机、大型计算机、超级计算机、网络设备、万维网设备、分布式计算系统、多处理器系统、基于处理器的系统、或者其组合。相应地，本文所述计算平台1000的功能和/或特定配置根据适当需要可在计算平台1000的各个实施例中包括或省略。
计算平台1000的组件和特征可使用分立电路、ASIC、逻辑门和/或单芯片架构的任何组合来实现。此外，计算平台1000的特征可在适当的情况下使用微控制器、可编程逻辑阵列和/或微处理器或者上述的任何组合来实现。注意，硬件、固件和/或软件元件可在本文中共同或单独称作“逻辑”或“电路（circuit或circuitry）”。
即使未描绘，但是任何系统能够包括并且使用电源，例如但不限于电池、至少接收交流电并且供应直流电的AC-DC转换器、可再生能源（例如太阳能或基于运动的电力）等。
至少一个示例的一个或多个方面可通过在至少一个机器可读介质上存储的、表示处理器内的各种逻辑的代表性指令来实现，其在由机器、计算装置或系统读取时使机器、计算装置或系统制作逻辑以执行本文所述的技术。这类表示可存储在有形机器可读介质上，并且供应给各种客户或制造设施，以加载到实际制作逻辑或处理器的制造机器中。
各个示例可使用硬件元件、软件元件或者两者的组合来实现。在一些示例中，硬件元件可包括装置、组件、处理器、微处理器、电路、电路元件（例如晶体管、电阻器、电容器、电感器等）、集成电路、ASIC、PLD、DSP、FPGA、存储器单元、逻辑门、寄存器、半导体装置、芯片、微芯片、芯片集等。在一些示例中，软件元件可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或者它们的任何组合。确定示例是否使用硬件元件和/或软件元件来实现可按照任何数量的因素而变化，所述因素为例如期望的计算速率、功率级、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及如对于给定实现所期望的其它设计和性能限制。
一些示例可包括制品或者至少一个计算机可读介质。计算机可读介质可包括非暂时存储介质以存储逻辑。在一些示例中，非暂时存储介质可包括能够存储电子数据的一种或多种类型的计算机可读存储介质，包括易失性存储器或非易失性存储器、可移动或不可移动存储器、可擦或不可擦存储器、可写或可重写存储器等。在一些示例中，逻辑可包括各种软件元件，例如软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或者它们的任何组合。
按照一些示例，计算机可读介质可包括存储或保持指令的非暂时存储介质，所述指令在由机器、计算装置或系统执行时使机器、计算装置或系统执行按照所述示例的方法和/或操作。指令可包括任何合适类型的代码，例如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码等。指令可按照预定义计算机语言、方式或语法来实现，用于指示机器、计算装置或系统执行某个功能。指令可使用任何合适的高级、低级、面向对象、可视、编译和/或解释编程语言来实现。
一些示例可使用表达“在一个示例中”或“示例”连同其派生来描述。这些术语意思是结合示例所述的特定特征、结构或特性包括在至少一个示例中。短语“在一个示例中”在说明书的各个位置的出现不一定全部表示同一示例。
一些示例可使用表达“耦合”和“连接”连同其派生来描述。这些术语不一定打算作为彼此的同义词。例如，使用术语“连接”和/或“耦合”的描述可指示两个或更多元件相互直接物理或电接触。然而，术语“耦合”还可意味着两个或更多元件不是相互直接接触，但仍然相互配合或交互。
以下示例涉及本文所公开技术的附加示例。
示例1. 示例存储器装置可包括第一存储器单元，其与第一字线和位线耦合。可为写操作选择第一存储器单元。存储器装置还可包括第二存储器单元，其与第二字线和位线耦合。可为写操作解除选择第二存储器单元。存储器装置还可包括第一字线电极，其与第一字线耦合，以在写操作期间将第一偏置电压提供给第一存储器单元。存储器装置还可包括位线电极，其与位线耦合，以在写操作期间将第二偏置电压提供给第一存储器单元。第一和第二偏置电压可使第一存储器单元被编程。存储器装置还可包括第二字线电极，其与第二字线耦合，以在写操作期间将第三偏置电压提供给第二存储器单元，以降低由施加到位线的第二偏置电压引起的对第二存储器单元的电压偏置。第三偏置电压可小于第二偏置电压。
示例2. 示例1的存储器装置，第一和第三偏置电压可以是单独正电压偏置。
示例3. 示例1的存储器装置，第三偏置电压可在写操作期间将对第二存储器单元的电压偏置降低至少1伏特。
示例4. 示例1的存储器装置，写操作可以是对第一存储器单元进行编程的RESET操作。
示例5. 示例1的存储器装置还可包括与位线所耦合的一个或多个附加存储器单元。存储器装置还可包括与位线所耦合的位线驱动器。对于这些示例，与第二存储器单元和一个或多个附加存储器单元相比，第一存储器单元可物理地位于位线上最远离位线驱动器的位置。
示例6. 示例1的存储器装置，第一和第二存储器单元可包括非易失性存储器。
示例7. 示例6的存储器装置，非易失性存储器可包括使用硫属化物相变材料的相变存储器、闪速存储器、铁电存储器、SONOS存储器、聚合物存储器、FeTRAM、FeRAM、奥氏存储器、纳米线、EEPROM、PCM、忆阻器或STT-MRAM。
示例8. 示例方法可包括为写操作选择与第一字线和位线所耦合的第一存储器单元。该方法还可包括为写操作解除选择与第二字线和位线所耦合的第二存储器单元。该方法还可包括在写操作期间将第一偏置电压施加到第一字线以及将第二偏置电压施加到位线，以对第一存储器单元进行编程。该方法还可包括在写操作期间将第三偏置电压施加到第二字线，以降低由施加到位线的第二偏置电压引起的对第二存储器单元的电压偏置，以对第一存储器单元进行编程。对于这些示例，第三偏置电压可小于第二偏置电压。
示例10. 示例8的方法，第一和第三偏置电压可以是单独正电压偏置。
示例11. 示例8的方法，第三偏置电压可在写操作期间将对第二存储器单元的电压偏置降低至少1伏特。
示例12. 示例8的方法，写操作可以是对第一存储器单元进行编程的RESET操作。
示例13. 示例8的方法，与第二存储器单元和也与位线所耦合的一个或多个附加存储器单元相比，第一存储器单元可物理地位于位线上最远离位线的位线驱动器的位置。
示例13. 示例8的方法，第一和第二存储器单元可包括非易失性存储器。
示例14. 示例13的方法，非易失性存储器可包括使用硫属化物相变材料的相变存储器、闪速存储器、铁电存储器、SONOS存储器、聚合物存储器、FeTRAM、FeRAM、奥氏存储器、纳米线、EEPROM、PCM、忆阻器或STT-MRAM。
示例15. 至少一个机器可读介质的示例可包括多个指令，其响应于由系统执行而可使系统执行根据示例8至14中的任一个的方法。
示例16. 示例设备可包括用于执行示例8至14中的任一个的方法的部件。
示例17. 示例系统可包括第一存储器单元，其与第一字线和位线耦合。可为写操作选择第一存储器单元。系统还可包括第二存储器单元，其与第二字线和位线耦合。可为写操作解除选择第二存储器单元。系统还可包括控制器，其包括逻辑，所述逻辑的至少一部分实现为硬件。对于这些示例，逻辑可在写操作期间使第一偏置电压被施加到第一字线以及使第二偏置电压被施加到位线，以对第一存储器单元进行编程。逻辑还可在写操作期间使第三偏置电压被施加到第二字线，以将第三偏置电压提供给第二存储器单元，以降低由施加到位线的第二偏置电压引起的对第二存储器单元的电压偏置，以对第一存储器单元进行编程，第三偏置电压小于第二偏置电压。
示例18. 示例17的系统，第一和第三偏置电压可以是单独正电压偏置。
示例19. 示例17的系统，第三偏置电压可在写操作期间将对第二存储器单元的电压偏置降低至少1伏特。
示例20. 示例17的系统，写操作可以是对第一存储器单元进行编程的RESET操作。
示例21. 示例17的系统还可包括与位线所耦合的一个或多个附加存储器单元。系统还可包括与位线所耦合的位线驱动器。对于这些示例，与第二存储器单元和一个或多个附加存储器单元相比，第一存储器单元可物理地位于位线上最远离位线驱动器的位置。
示例23. 示例17的系统，第一和第二存储器单元可包括非易失性存储器。
示例24. 示例22的系统，非易失性存储器可包括使用硫属化物相变材料的相变存储器、闪速存储器、铁电存储器、SONOS存储器、聚合物存储器、FeTRAM、FeRAM、奥氏存储器、纳米线、EEPROM、PCM、忆阻器或STT-MRAM。
示例25. 示例17的系统还可包括下列项的一个或多个：通信地耦合到控制器的一个或多个处理器、通信地耦合到系统的网络接口、耦合到系统的电池或者通信地耦合到系统的显示器。
要强调的是，本公开的摘要是根据37 C.F.R.第1.72（b）小节要求将允许读者快速确定技术公开的性质的摘要而提供的。在理解它将不用来解释或限制权利要求的范围或含意的情况下来提交它。另外，在以上详细描述中能够看到，各种特征集合到单个示例中，以用于简化本公开的目的。公开的这种方法不是要被解释为反映了要求保护的示例要求超过每个权利要求中明确描述的特征的意图。相反，如以下权利要求所反映，发明主题在于少于单个公开示例的全部特征。因此，以下权利要求由此结合到详细描述中，其中每个权利要求本身代表单独示例。在所附权利要求中，术语“包括”和“其中”分别用作相应术语“包含”和“在其中”的易懂英语等效体。此外，术语“第一”、“第二”、“第三”等只用作标号，并且不打算对其对象强加数字要求。
即使已经采用特定于结构特征和/或方法动作的语言描述了主题，但是要理解，所附权利要求中限定的主题并不一定局限于以上所述的特定特征或动作。更确切的是，以上所述的特定特征和动作作为实现权利要求的示例形式来公开。

Claims (24)

1.一种存储器装置，所述存储器装置包括：
第一存储器单元，所述第一存储器单元与第一字线和位线耦合，为写操作选择所述第一存储器单元；
第二存储器单元，所述第二存储器单元与第二字线和所述位线耦合，为所述写操作解除选择所述第二存储器单元；
第一字线电极，所述第一字线电极与所述第一字线耦合，以在所述写操作期间将第一偏置电压提供给所述第一存储器单元；
位线电极，所述位线电极与所述位线耦合，以在所述写操作期间将第二偏置电压提供给所述第一存储器单元，所述第一和第二偏置电压使所述第一存储器单元被编程；以及
第二字线电极，所述第二字线电极与所述第二字线耦合，以在所述写操作期间将第三偏置电压提供给所述第二存储器单元，以降低由施加到所述位线的所述第二偏置电压引起的对所述第二存储器单元的电压偏置，所述第三偏置电压小于所述第二偏置电压。
2.如权利要求1所述的存储器装置，包括所述第一和第三偏置电压是单独正电压偏置。
3.如权利要求1所述的存储器装置，包括所述第三偏置电压，以在所述写操作期间将对所述第二存储器单元的电压偏置降低至少1伏特。
4.如权利要求1所述的存储器装置，所述写操作包括对所述第一存储器单元进行编程的RESET操作。
5.如权利要求1所述的存储器装置，包括：
与所述位线所耦合的一个或多个附加存储器单元；
与所述位线所耦合的位线驱动器；以及
所述第一存储器单元，与所述第二存储器单元和所述一个或多个附加存储器单元相比，所述第一存储器单元物理地位于所述位线上最远离所述位线驱动器的位置。
6.如权利要求1所述的存储器装置，所述第一和第二存储器单元包括非易失性存储器。
7.如权利要求7所述的存储器装置，所述非易失性存储器包括使用硫属化物相变材料的相变存储器、闪速存储器、铁电存储器、硅-氧化物-氮化物-氧化物-硅（SONOS）存储器、聚合物存储器、铁电聚合物存储器、铁电晶体管随机存取存储器（FeTRAM或FeRAM）、奥氏存储器、纳米线、电可擦可编程只读存储器（EEPROM）、相变存储器、忆阻器或自旋转移矩-磁阻随机存取存储器（STT-MRAM）。
8.一种方法，所述方法包括：
为写操作选择与第一字线和位线所耦合的第一存储器单元；
为所述写操作解除选择与第二字线和所述位线所耦合的第二存储器单元；
在所述写操作期间将第一偏置电压施加到所述第一字线并且将第二偏置电压施加到所述位线，以对所述第一存储器单元进行编程；以及
在所述写操作期间将第三偏置电压施加到所述第二字线，以降低由施加到所述位线的所述第二偏置电压引起的对所述第二存储器单元的电压偏置，以对所述第一存储器单元进行编程，所述第三偏置电压小于所述第二偏置电压。
9.如权利要求8所述的方法，包括所述第一和第三偏置电压是单独正电压偏置。
10.如权利要求8所述的方法，包括所述第三偏置电压，以在所述写操作期间将对所述第二存储器单元的电压偏置降低至少1伏特。
11.如权利要求8所述的方法，所述写操作包括对所述第一存储器单元进行编程的RESET操作。
12.如权利要求8所述的方法，包括所述第一存储器单元，与所述第二存储器单元和也与所述位线所耦合的一个或多个附加存储器单元相比，所述第一存储器单元物理地位于所述位线上最远离所述位线的位线驱动器的位置。
13.如权利要求8所述的方法，所述第一和第二存储器单元包括非易失性存储器。
14.如权利要求13所述的方法，所述非易失性存储器包括使用硫属化物相变材料的相变存储器、闪速存储器、铁电存储器、硅-氧化物-氮化物-氧化物-硅（SONOS）存储器、聚合物存储器、铁电聚合物存储器、铁电晶体管随机存取存储器（FeTRAM或FeRAM）、奥氏存储器、纳米线、电可擦可编程只读存储器（EEPROM）、相变存储器、忆阻器或自旋转移矩-磁阻随机存取存储器（STT-MRAM）。
15.包括多个指令的至少一个机器可读介质，所述指令响应于由系统所执行而使所述系统执行根据权利要求8至14中的任一项所述的方法。
16.一种包括用于执行权利要求9至14中的任一项所述的方法的部件的设备。
17.一种系统，所述系统包括：
第一存储器单元，所述第一存储器单元与第一字线和位线耦合，为写操作选择所述第一存储器单元；
第二存储器单元，所述第二存储器单元与第二字线和所述位线耦合，为所述写操作解除选择所述第二存储器单元；以及
控制器，所述控制器包括逻辑，所述逻辑的至少一部分作为硬件来实现，所述逻辑要：
在所述写操作期间使第一偏置电压被施加到所述第一字线并且使第二偏置电压被施加到所述位线，以对所述第一存储器单元进行编程；以及
在所述写操作期间使第三偏置电压被施加到所述第二字线，以将所述第三偏置电压提供给所述第二存储器单元以降低由施加到所述位线的所述第二偏置电压引起的对所述第二存储器单元的电压偏置以对所述第一存储器单元进行编程，所述第三偏置电压小于所述第二偏置电压。
18.如权利要求17所述的系统，包括所述第一和第三偏置电压是单独正电压偏置。
19.如权利要求17所述的系统，包括所述第三偏置电压，以在所述写操作期间将对所述第二存储器单元的电压偏置降低至少1伏特。
20.如权利要求17所述的系统，所述写操作包括对所述第一存储器单元进行编程的RESET操作。
21.如权利要求17所述的系统，包括：
与所述位线所耦合的一个或多个附加存储器单元；
与所述位线所耦合的位线驱动器；以及
所述第一存储器单元，与所述第二存储器单元和所述一个或多个附加存储器单元相比，所述第一存储器单元物理地位于所述位线上最远离所述位线驱动器的位置。
22.如权利要求17所述的系统，所述第一和第二存储器单元包括非易失性存储器。
23.如权利要求22所述的系统，所述非易失性存储器包括使用硫属化物相变材料的相变存储器、闪速存储器、铁电存储器、硅-氧化物-氮化物-氧化物-硅（SONOS）存储器、聚合物存储器、铁电聚合物存储器、铁电晶体管随机存取存储器（FeTRAM或FeRAM）、奥氏存储器、纳米线、电可擦可编程只读存储器（EEPROM）、相变存储器、忆阻器或自旋转移矩-磁阻随机存取存储器（STT-MRAM）。
24.如权利要求17所述的系统，包括下列一个或多个：
一个或多个处理器，所述一个或多个处理器通信地耦合到所述控制器；
网络接口，所述网络接口通信地耦合到所述系统；
电池，所述电池耦合到所述系统；或者
显示器，所述显示器通信地耦合到所述系统。
CN201780014452.7A 2016-03-31 2017-01-16 减轻存储器装置的偏置漂移的技术 Pending CN108701485A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/087,762 US9589634B1 (en) 2016-03-31 2016-03-31 Techniques to mitigate bias drift for a memory device
US15/087762 2016-03-31
PCT/US2017/013662 WO2017171979A1 (en) 2016-03-31 2017-01-16 Techniques to mitigate bias drift for a memory device

Publications (1)

Publication Number Publication Date
CN108701485A true CN108701485A (zh) 2018-10-23

Family

ID=58163564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014452.7A Pending CN108701485A (zh) 2016-03-31 2017-01-16 减轻存储器装置的偏置漂移的技术

Country Status (4)

Country Link
US (3) US9589634B1 (zh)
EP (1) EP3437102A4 (zh)
CN (1) CN108701485A (zh)
WO (1) WO2017171979A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
US10521338B2 (en) * 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10679698B2 (en) 2018-03-28 2020-06-09 Intel Corporation Memory preset adjustment based on adaptive calibration
KR102599046B1 (ko) 2018-11-16 2023-11-06 삼성전자주식회사 리커버리 동작을 수행하는 메모리 컨트롤러, 이의 동작 방법 및 이를 포함하는 메모리 시스템
US10896712B2 (en) * 2019-06-14 2021-01-19 Micron Technology, Inc. Open page biasing techniques
US10867671B1 (en) * 2019-07-02 2020-12-15 Micron Technology, Inc. Techniques for applying multiple voltage pulses to select a memory cell
CN110459254B (zh) * 2019-08-01 2021-06-01 北京航空航天大学 自旋电子器件和存内逻辑计算器件
US11355551B2 (en) * 2020-06-23 2022-06-07 Taiwan Semiconductor Manufacturing Company Limited Multi-level magnetic tunnel junction NOR device with wrap-around gate electrodes and methods for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070041235A1 (en) * 2005-08-17 2007-02-22 Sharp Kabushiki Kaisha Semiconductor storage device
US20080151634A1 (en) * 2006-12-22 2008-06-26 Wei Zheng Negative wordline bias for reduction of leakage current during flash memory operation
CN101573762A (zh) * 2006-12-29 2009-11-04 英特尔公司 闪速存储器及相关方法
US20100321977A1 (en) * 2009-06-19 2010-12-23 Sekar Deepak C Programming reversible resistance switching elements
US8164950B2 (en) * 2008-03-13 2012-04-24 Micron Technology, Inc. Reduction of punch-through disturb during programming of a memory device
US20150269994A1 (en) * 2014-03-21 2015-09-24 Intel Corporation Cross-point memory bias scheme

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196931B2 (en) * 2002-09-24 2007-03-27 Sandisk Corporation Non-volatile memory and method with reduced source line bias errors
US7471565B2 (en) * 2006-08-22 2008-12-30 Micron Technology, Inc. Reducing effects of program disturb in a memory device
JP5852741B2 (ja) * 2011-09-09 2016-02-03 インテル・コーポレーション メモリデバイスにおけるパス分離
US8699273B2 (en) * 2012-07-31 2014-04-15 Spansion Llc Bitline voltage regulation in non-volatile memory
US8675405B1 (en) * 2013-03-12 2014-03-18 Cypress Semiconductor Corp. Method to reduce program disturbs in non-volatile memory cells
US9368205B2 (en) * 2013-08-26 2016-06-14 Intel Corporation Set and reset operation in phase change memory and associated techniques and configurations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070041235A1 (en) * 2005-08-17 2007-02-22 Sharp Kabushiki Kaisha Semiconductor storage device
US20080151634A1 (en) * 2006-12-22 2008-06-26 Wei Zheng Negative wordline bias for reduction of leakage current during flash memory operation
CN101573762A (zh) * 2006-12-29 2009-11-04 英特尔公司 闪速存储器及相关方法
US8164950B2 (en) * 2008-03-13 2012-04-24 Micron Technology, Inc. Reduction of punch-through disturb during programming of a memory device
US20100321977A1 (en) * 2009-06-19 2010-12-23 Sekar Deepak C Programming reversible resistance switching elements
US20150269994A1 (en) * 2014-03-21 2015-09-24 Intel Corporation Cross-point memory bias scheme

Also Published As

Publication number Publication date
US10026460B2 (en) 2018-07-17
WO2017171979A1 (en) 2017-10-05
US9589634B1 (en) 2017-03-07
EP3437102A4 (en) 2019-12-04
US10269396B2 (en) 2019-04-23
US20170287533A1 (en) 2017-10-05
EP3437102A1 (en) 2019-02-06
US20190057728A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
CN108701485A (zh) 减轻存储器装置的偏置漂移的技术
EP3706126B1 (en) Techniques to mitigate selection failure for a memory device
US10915791B2 (en) Storing and retrieving training data for models in a data center
US11024380B2 (en) Dual demarcation voltage sensing before writes
WO2017112348A1 (en) Phase change memory devices and systems having reduced threshold voltage drift and associated methods
EP3547318B1 (en) Tailoring current magnitude and duration during a programming pulse for a memory device
CN108701100B (zh) 管理非易失性存储器中的阈值电压位移
US11010061B2 (en) Scalable bandwidth non-volatile memory
EP3506116A1 (en) Shared memory controller in a data center
CN114078515A (zh) 使用内部数据签名验证dram内容
CN104778974A (zh) 串行存储器装置向外部主机通知内部自计时操作的完成
WO2022256168A1 (en) Programming intermediate state to store data in self-selecting memory cells
CN113946283B (zh) 存储器装置的分区命名空间中的部分区存储器单元处置
CN115033505B (zh) 用于促使内容模式被存储到存储器装置的存储器单元的技术
CN104575598A (zh) 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统
CN113728385A (zh) 针对存储器设备的芯片选择信号读取操作的训练
US20190042137A1 (en) Memory device with separate memory controllers for program/erase and read operations
WO2023034449A1 (en) Managing host input/output in a memory system executing a table flush
CN115497546A (zh) 用于时间保留的读取性能技术
US11842078B2 (en) Asynchronous interrupt event handling in multi-plane memory devices
CN110618953A (zh) 一种存储器和存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination