CN108701031B - 寄存器访问控制 - Google Patents

寄存器访问控制 Download PDF

Info

Publication number
CN108701031B
CN108701031B CN201780012958.4A CN201780012958A CN108701031B CN 108701031 B CN108701031 B CN 108701031B CN 201780012958 A CN201780012958 A CN 201780012958A CN 108701031 B CN108701031 B CN 108701031B
Authority
CN
China
Prior art keywords
register
exception
level
registers
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780012958.4A
Other languages
English (en)
Other versions
CN108701031A (zh
Inventor
詹森·帕克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN108701031A publication Critical patent/CN108701031A/zh
Application granted granted Critical
Publication of CN108701031B publication Critical patent/CN108701031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Databases & Information Systems (AREA)
  • Storage Device Security (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

数据处理系统2在多个异常水平ELx下操作并支持受保护执行环境的使用。寄存器组16包含具有指示拥有异常水平的关联的所有权变量的寄存器。寄存器访问控制电路30响应于相应寄存器的所有权值，以根据所有权值通过处理电路14来控制访问寄存器。可提供目标受约束的数据传输操作及关联程序指令，目标受约束的数据传输操作及关联程序指令能够访问不由与这些程序指令的执行关联的异常水平所拥有的寄存器中的数据值，但限于向或从存储器6内的存储器地址执行数据传输，存储器6内的存储器地址通过拥有异常水平的已架构储存指针来指示。在给定异常水平下的目标无约束的传输指令不能访问寄存器数据值，寄存器数据值被标记为通过不同异常水平所有。

Description

寄存器访问控制
技术领域
本公开涉及数据处理系统的领域。更具体地，本公开涉及对在数据处理系统内储存数据值的寄存器的访问控制。
背景技术
众所周知，提供具有储存相应数据值的寄存器的数据处理系统，以用于通过程序指令指定的数据处理操作。当响应于异常时，作为异常处理程序代码的责任的部分，一些已知系统依赖异常处理代码来保存寄存器的当前内容，并且在异常处理程序代码执行结束时将该内容恢复至寄存器。
发明内容
本公开的至少一些实施例提供用于处理数据的装置，包括：多个寄存器，用于保存相应数据值，多个寄存器的每一者具有关联的所有权变量；处理电路，用于对在多个寄存器内保存的数据值执行通过程序指令指定的数据处理操作；寄存器访问控制电路，响应于通过多个寄存器中的一个寄存器的关联的所有权变量指定的所有权值，以根据所有权值通过处理电路来控制访问寄存器；以及异常水平控制电路，用于控制处理电路以在多个异常水平中的当前异常水平中操作，其中所有权值指定多个异常水平状态的一个，以及寄存器访问控制电路约束通过处理电路访问寄存器，以当当前异常水平以预定方式不同于通过所有权值指定的异常水平时，执行通过至少一些程序指令指定的数据处理操作，以及多个异常水平对应于自最低优先级水平至最高优先级水平延伸的优先级水平的层次，异常情况在处理电路的操作中出现，当在对应于低于最高优先级水平的优先级水平的异常水平下操作时，触发切换至具有更高优先级水平的异常水平，以及预定方式为当前异常水平在层次中高于由所有权值指定的异常水平，其中最低优先级水平的优先级低于最高优先级水平。
本公开的至少一些实施例提供了处理数据的方法，包括以下步骤：在多个寄存器内保存相应数据值，多个寄存器的每一者具有关联的所有权变量；对保存在多个寄存器内的数据值执行通过程序指令指定的数据处理操作；响应于通过多个寄存器中的一个寄存器的关联的所有权变量指定的所有权值，根据所有权值通过处理电路来控制访问寄存器，控制处理电路以在多个异常水平中的当前异常水平中操作，其中所有权值指定多个异常水平状态的一个，以及方法还包括约束通过处理电路访问寄存器，以当当前异常水平以预定方式不同于通过所有权值指定的异常水平时，执行通过至少一些程序指令指定的数据处理操作，以及其中多个异常水平对应于自最低优先级水平至最高优先级水平延伸的优先级水平的层次，异常情况在处理电路的操作中出现，当在对应于低于最高优先级水平的优先级水平的异常水平下操作时，触发切换至具有更高优先级水平的异常水平，以及预定方式为当前异常水平在层次中高于由所有权值指定的异常水平，其中最低优先级水平的优先级低于最高优先级水平。
附图说明
现在将参照附图仅以示例的方式描述示例性实施例，其中：
图1示意性地图示了包括多个寄存器及寄存器访问控制电路的数据处理系统；
图2示意性地图示了异常(优先级)水平的层次及在这些不同异常水平下运行的关联程序；
图3示意性地图示了寄存器及其关联所有权值；
图4示意性地图示了受保护执行环境上下文数据；
图5示意性地图示了目标无约束的载入/储存指令；
图6示意性地图示了目标受约束的载入/储存指令；
图7A示意性地图示了与目标受约束的载入/储存指令关联使用的另外指令；
图7B示意性地图示了寄存器保存及寄存器恢复代码序列的示例；
图8示意性地图示了嵌套异常处理；
图9图为示意图示异常进入的流程图；以及
图10图为示意地图示了异常返回的流程图。
具体实施方式
图1示意性地图示了包括耦接至存储器6的处理器核心4的数据处理系统2。处理器核心4包括指令撷取单元8，指令撷取单元8自存储器6撷取程序指令并供应这样的程序指令至指令管线10。耦接至指令管线10的解码器电路12解码这样的程序指令以生成控制信号，这样的控制信号控制处理电路14以执行通过解码程序指令指定的数据处理操作。数据处理操作包括储存在寄存器的寄存器组16内的数据值的操纵。在寄存器组16内的这样的寄存器包括标量通用寄存器、浮点寄存器及配置寄存器。另外类型的寄存器可能提供在其它实施例中，但并非所有实施例需要具有所有这样的类型寄存器。
载入储存单元18在寄存器组16内的寄存器与存储器6内的储存位置之间执行数据值的数据传输操作。这样的传输操作可生成自如下文进一步描述的受约束储存指令、受约束载入指令、无约束储存指令或无约束载入指令。
数据处理系统2在给定时间内在多个可能异常水平(优先级水平)的一个中操作。对哪个为当前异常水平以及在异常水平之间的切换的控制通过异常水平控制电路20来处理。一般而言，当在较高异常水平下操作时，对储存在存储器6内的数据值提供更大的访问权限。然而，本公开提供了受保护的执行上下文，其中当在该受保护的执行环境外部操作时，甚至当在更高异常水平(更高优先级水平)下操作时，与该受保护的执行上下文关联的数据的至少一些是不可访问的。
在图1中图示的存储器6示出了多个存储器区域，这样的存储器区域具有与其关联的不同访问约束。超管理器存储器区域22为超管理器程序可访问的，但在更低异常水平(更低优先级水平)下为程序不可访问的。当系统在第一受保护的执行上下文或第二受保护的执行上下文中操作时，分别可访问第一受保护区域24及第二受保护区域26，但在这样的相应上下文外部不可访问。例如，第一受保护区域24当数据处理系统2在第一受保护的执行上下文中操作时可访问，但当数据处理系统执行超管理器程序(尽管其可具有更高异常水平)时及当在第二受保护的执行上下文中执行时不可访问。共享区域28对超管理器程序及当在第一执行上下文及第二执行上下文中执行时都可访问，从而促进不同程序之间的数据值的共享。受保护执行环上下文的每一个可对应于相应受保护虚拟机执行环境的提供。受保护虚拟机执行环境通过对其分配相应保护区域24、26可便于确保其数据为私密的，受保护虚拟机执行环境可将其私密数据储存在受保护区域24、26中，使得其它私密虚拟机乃至超管理器程序不可访问该私密数据。
处理器核心4包括耦接至寄存器组16的访问控制电路30。寄存器组16内的寄存器的每一个具有关联所有权值。多个寄存器可共享所有权值，或在其它实施例中每个寄存器可具有个别可设置的所有权值。也可能在一些实施例中，并非寄存器组16内的所有寄存器具有所有权值，或将参与在异常处理操作时保护其内容的机制，如下文将描述的。
寄存器访问控制电路用于根据所有权值控制访问寄存器组16内的寄存器，所有权值根据通过处理电路14或通过载入储存单元18访问的寄存器指定。如果处理器核心4尝试执行违反通过所有权值指定的所有权约束的数据处理操作，则寄存器访问控制电路30生成寄存器所有权异常，其可触发诸如关闭受保护执行环境的动作，以作为避免进一步试图破坏其安全性的保障。
在本示例性实施例的上下文中，寄存器内的寄存器指定的所有权值将多个可能异常水平中的异常水平关联为“拥有(own)”相关寄存器的异常水平。自异常水平控制电路20供应异常水平信号EL至寄存器访问控制电路30以指示数据处理系统2正在操作的当前异常水平。如果寄存器访问控制电路30检测到当前异常水平不同于记录为待访问寄存器的当前所有者的异常水平，则触发上述提及的寄存器所有权异常并不允许尝试访问。尽管在当前示例性实施例中所有权值对应于拥有异常水平，但其它实施例可使用不同形式的所有权属性，诸如基于线程所有权等是可能的。
在一些实施例中，寄存器访问控制电路30可用于约束访问给定寄存器，从而仅当处理系统2当前处于与指示为拥有相关寄存器的异常水平相同的异常水平时允许访问。在其它实施例中，寄存器访问控制电路可用于当处理系统2处在与指示为当前所有者的异常水平相同的异常水平下时，或在更低(较少优先级)异常水平下提供访问给定寄存器，尽管若数据处理系统2处在更高异常水平(更高优先级水平)下不允许访问。这与正常模型相反，藉以更高优先级水平提供更大的访问，但是当期望不允许超管理器程序具有访问权限时，其用于保护寄存器的内容远离超管理器程序。超管理器程序可称为“盲(blind)”超管理器程序，尽管允许在更低异常水平下在受保护执行环境中例程处理操作，但不能访问与这些受保护执行环境关联的私密数据，因为该数据储存在通过相应受保护执行环境设立及“拥有”的受保护区域24、受保护区域26内。
图2示意性地图示了在相应异常水平下执行的多个程序。在图2图的示例中，超管理器程序32在异常水平EL2下执行。此异常水平具有高于也在图2图中图示的异常水平EL1、异常水平EL0的更高优先级水平。超管理器程序32管理在两个受保护执行环境34、36中执行的例程。这样的受保护执行环境34、36的每一个包括在异常水平EL1下执行的相应操作系统38、40及在异常水平EL0下执行的一个或多个应用程序42、44、46。受保护执行环境34、36的每一个提供虚拟机执行环境，其能够在存储器6中设立其自身受保护区域24、26，在受保护区域24、26中其可储存受保护免于被超管理器程序32访问的私密数据。如果在受保护执行环境32、36内执行的程序希望与超管理器程序22或与其它程序诸如在其它受保护执行环境34、36中执行的程序共享数据，则也可将该数据储存在共享区域28内。
图3示意性地图示了例如可在寄存器组16内找到的储存64位数据值的64位通用寄存器48。与此寄存器48关联的为指示拥有寄存器48内的数据值的异常水平ELx的2位所有权值。所有权有效位指示所有权值ELx在给定时间内是否为有效的。当对寄存器48内的数据值进行访问时，则寄存器访问控制电路30读取当前所有权值ELx并将其与数据处理系统2的当前异常水平比较，数据处理系统2通过异常水平控制电路20供应，以确定是否应当允许相关访问(例如数据处理系统的当前异常水平等于或低于通过所有权值ELx指示的异常水平)。
图4示意性地图示了受保护执行环境上下文数据，该受保护执行环境上下文数据至少当该受保护执行环境当前不在执行时储存在受保护执行环境自身的受保护区域24、26内，例如当异常发生并正由在受保护执行环境外执行的异常处理程序处理时，例如异常处理程序正在更高异常水平下执行时如此。如上述所提及，在此示例性实施例中，基于每个异常水平来处理寄存器值的所有权并因此将储存指针(用于载入及储存两者)提供为与每一个异常水平关联的已架构状态寄存器。储存指针为仅通过下文描述的目标约束指令正常地访问且并不为通用寄存器的部分的额外寄存器。此储存指针指示受保护执行环境的受保护区域24、26内的起始地址，在受保护执行环境中储存其64位上下文数据数组。上下文数据包括当停止执行此上下文时(诸如当出现异常时)从由关联上下文所有的寄存器组16读取的储存数据值50的块。索引值与每个异常水平的储存指针关联并指示64位阵列内的具体位置，该64位阵列储存给定寄存器Rx的对应数据值。其它配置寄存器状态数据也可能储存在64位阵列内。
当异常发生导致离开受保护执行环境时，异常处理代码的职责为经调用于储存寄存器组16的当前内容，从而这样的当前内容能够在控制返回至原始受保护执行环境之前于其处理结束时通过异常处理程序恢复。通过与异常水平关联的储存指针指示的64位阵列(异常水平拥有寄存器组16内的特定寄存器数据值)，用于直接将数据值保存至储存在存储器6内的相应受保护区域24、26内的适宜64位阵列中。
图5示意性地图示了目标无约束的载入及储存指令。这样的指令能够自由地定义存储器6内的地址，以常规方式使用存储器6进行传输。如果该目标无约束的载入及储存指令用于自与受保护执行环境关联的寄存器储存及恢复数据值，则它们可允许这样的数据值储存在适宜受保护区域24、26的外部，并因此在关联受保护执行环境的外部变得不适当地可用。
本公开提供如图6图图示的目标受约束的载入及储存指令，这样的指令通过解码器电路12解码并控制载入/储存单元18，以对通过关于图4图论述的寄存器的拥有异常水平的储存指针指定的位置使用存储器6执行目标受约束的数据传输操作。这样的目标受约束的载入及储存指令具有STRBlind指令及LDRBlind指令的形式。这样的指令当通过解码器电路12解码时用于控制载入/储存单元18及处理核心4的其它部分，以执行在图6图中图示的伪代码中指定的处理操作。
在目标受约束的储存指令STRBlind的情况下，其用于将来自通过寄存器索引变量BRI的当前值指示的通用寄存器的数据储存至存储器位置中，该存储器位置通过与64位阵列50的开始关联的拥有异常水平的储存指针及当前寄存器值BRI的组合指示。索引值可在执行具有设置的标志的目标受约束的储存指令结束时选择性地增加(如果该索引值上溢或下溢出其最大值或最小值，该最大值或最小值指示已完成的寄存器储存操作的序列)。
应理解，在给定时间点下，寄存器组16内的寄存器可通过其所有权值标记为具有不同相应拥有异常水平是可能的。此情况可发生，例如因为嵌套中断的发生，其中部分地保存寄存器的当前内容，并通过新异常水平主张所有权，当另一异常发生时，其本身获得寄存器的寄存器所有权，并因此应当将寄存器组16的内容保存至其当前所有权值所指示的适宜的受保护区域24、26中。自目标受约束的储存指令的操作的伪代码表示可见，此指令遵循的参数为寄存器索引值BRI及识别给定寄存器的特定所有者的所执行操作(bi值)，关联受保护上下文数据数组的储存指针(bp值)及用于自寄存器保存的数据值的个别储存位置(brp值)根据待保存的寄存器的当前所有权值全部动态地导出。
图6图中图示的目标受约束的载入指令LDRBlind采取寄存器索引BRI及目标异常水平BTEL两者作为输入操作数。处理所返回的目标异常水平BTEL，及因此自适宜受保护区域24、26恢复的寄存器组16的关联数据值通过异常处理代码设置，因为其对在异常处理之后处理返回至哪个异常水平处理的控制负责。图示目标受约束的载入指令的功能的伪代码也指示在执行给定寄存器索引值BRI的该载入的结束时(如果其如上文论述上溢)，则寄存器索引值可视情况减小，并设置标志。
当进入异常时，异常处理代码用于执行遵循寄存器索引值BRI的序列的目标受约束的储存指令STRBlind的序列，从而将寄存器组16的当前内容保存至适宜的受保护区域24、26。在保存具有STRBlind指令的寄存器内容之后，可将寄存器设置为预定值，例如零。当完成异常处理时及在处理返回至目标异常水平之前，异常处理程序对执行目标受约束的载入指令LDRBlind的序列负责，该目标受约束的载入指令LDRBlind用于将储存在目标执行水平的相应受保护区域24、26的受保护上下文数据数组内的数据值载入回至寄存器组16，使得所返回的受保护执行环境可重新开始其处理。
允许目标受约束的载入及储存指令STRBlind及LRDBlind访问与不由执行这些目标受约束的载入及储存指令的异常水平所拥有的寄存器关联的数据值，但服从约束，即传输进出存储器6发生在一位置处，该位置通过与拥有相关寄存器值(以及如上文论述的当前索引值)的异常水平关联的储存指针指定。相反，图5图的目标无约束的载入及储存指令不能够访问寄存器内的数据值，该寄存器不由执行这些目标无约束的载入及储存指令的异常水平所拥有。
图7A示意性地图示了通过解码器电路12解码并与目标受约束的载入及储存指令关联使用的三个另外程序指令的操作，以及执行盲寄存器保存的异常处理及执行盲寄存器恢复的异常返回的示例。
索引重置程序指令ResetBRI通过解码器电路12解码并控制处理电路14以重置索引值BRI至零值(其它实施例可使用不同重置值)。改变程序指令IncrementBRI的索引用于改变当前寄存器索引值BRI，从而遵循索引值的预定序列。在此示例中，此序列以单调递增序列自零开始至高达对应于寄存器组16内的寄存器的数目的最大数，该寄存器组16的寄存器的数目需要使用目标受约束的载入及储存指令来保存。应理解，可使用寄存器索引值的其它序列，诸如单调递减寄存器索引值。另外实施例可使用非典型的索引值的序列，但在数据处理系统2的正常操作期间遵循寄存器组16内的对应寄存器的使用的递减统计频率的顺序。以此种方式，通过遵循此序列保存或恢复寄存器组16内的第一寄存器为具有最高使用可能性的这些寄存器。可能异常处理程序将仅用于正常地保存寄存器内容的部分从而释放寄存器供其自身异常处理使用，并在需要额外寄存器空间时使得可保存其它寄存器。以此种方式，先保存或恢复最经常使用的寄存器的序列用于为异常处理程序代码提供其最可能需要使用的寄存器，而不必保存寄存器的全部内容。
如上文所提及，当异常处理程序将处理返回至遵循异常处理的程序时，其将目标异常水平设置为与使用图6图的目标受约束的载入指令恢复寄存器内容关联。解码器电路12响应于目标所有者设置程序指令SetBTEL以设置待恢复的目标异常水平。目标异常水平限于低于执行目标所有者设置程序指令(SetBTEL)的当前异常水平。
图7B图示了异常处理盲寄存器保存例程。代码部分意图在异常处理程序例程的开始时或接近开始时执行。在一些实施例中图示的代码当自受保护执行环境进入时储存在待处理的异常的目标向量位置处。保存例程的盲寄存器开始于重置寄存器索引值及随后以增量寄存器索引值执行的目标受约束的储存指令直到上溢指示完成此序列。在图示的示例中，通过目标受约束的储存指令本身执行索引值的改变，而不是使用改变程序指令的独立索引。
在一些示例性实施例中，可将储存序列完成标记值储存在64位阵列50内以形成受保护执行环境上下文数据。储存序列完成标记值可用于指示来自寄存器组16的完整数据值集合，待储存的全部数据值集合事实上已经储存在64位阵列内。在图7B中图示的异常处理盲寄存器保存程序可在其结束时包括为独立指令，或在来自目标受约束的储存指令的溢出动作内隐含将储存序列完成标记值储存在64位阵列50的动作。可以在异常返回时读取此储存序列完成标记值，异常返回执行盲寄存器恢复以验证全部数据值集合正被恢复到目标异常水平，即，当剩余异常水平时正确地保存全部集合，且因此在此点处恢复全部数据值集合是正确的。如果全部集合不可恢复，则可生成异常来指示未遵循正常行为。目标受约束的载入操作可在其被允许继续之前检查该储存序列完成标记值是否存在。图7B图示的异常返回盲寄存器恢复程序序列开始于目标所有者设置程序指令的执行以识别该异常水平的数据值将恢复至寄存器组16的目标异常水平。此寄存器索引值随后通过索引重置程序指令来重置。此后，对寄存器索引值序列执行循环，以自通过用于目标异常水平的储存指针和寄存器索引值的当前值指示的存储器地址执行约束载入操作，直到寄存器索引值达到由溢出指示的序列末端。
应理解，一些已知系统可当进入异常时自动保存寄存器。本文描述的机制提供更有效的方法，例如其不一定当进入异常时保存及恢复所有寄存器，因为异常处理可能仅需要使得寄存器的适当子集可供自己使用。
图8示意性地图示了当嵌套异常发生时执行寄存器保存的操作。数据处理系统2开始时在异常水平EL0处操作。在步骤1异常发生，使得数据处理系统进入异常水平EL1。在异常水平EL1执行的异常处理程序随后开始保存来自异常水平EL0所有的寄存器组16的数据值至与异常水平EL0关联的受保护区域24、26中。此通过图8图中的步骤2图示。在步骤2保存通过异常水平EL0所有的数据值的半程中，出现由步骤3指示的另一异常，其将数据处理系统2从在异常水平EL1处执行变化至在异常水平EL2处执行。在异常水平EL2的异常处理程序代码随后开始保存来自寄存器组16的数据值并再次从寄存器索引值的序列的开始处开始。此通过步骤4指示。待保存的数据值的第一部分对应于已经保存且在异常水平EL1执行的异常处理程序所主张的寄存器。通过步骤5指示的待保存的数据值的第二部分为与异常水平EL0关联的数据值的剩余部分，且并未通过异常水平EL1的异常处理程序保存。在结束保存来自寄存器的数据值时，所有寄存器标记有所有权值，该所有权值指示寄存器由异常水平EL2所拥有。
当每个数据值通过约束储存指令保存为异常处理的部分时，使用对应于执行约束储存指令执行的异常水平的所有权值设置寄存器的新所有者。从而，当所有数据值自寄存器组16保存至适宜的受保护区域24、26时，所有寄存器将标记为由异常水平EL2所拥有。
可见，与寄存器组16内的寄存器关联的所有权值通过约束储存指令来设置，约束储存指令保存之前数据值并主张它们当前异常水平的寄存器的所有权。所有权值通过受约束载入指令返回至其原始值，受约束载入指令将所有权值设置为这样的受约束载入指令的关联目标异常水平。
一旦来自寄存器组16的数据值的保存已通过异常水平EL2的异常句柄完成，则可执行异常水平EL2的异常处理的剩余部分。当这完成时，异常处理程序可将处理返回至异常水平EL1的异常句柄，以及将该数据值恢复至与退出时异常水平EL1所关联的寄存器。
图9为示意地图示了当进入异常时处理的流程图。在步骤52处理等待直到检测到异常。在步骤54，数据处理系统2正在操作的异常水平通过异常水平控制电路20来增加。在步骤56，判定之前使用的处理是否为受保护执行环境的一部分。如果中断的执行为受保护执行环境的部分，则处理按照与受保护执行环境的中断关联的异常向量指导进行至步骤58，从而可执行在第7图中图示的盲寄存器保存序列。如果中断处理不来自受保护执行环境，则处理进行至步骤60，在步骤60来自寄存器的数据值可通过异常处理代码以常规方式储存至堆叠存储器。在步骤58或步骤60之后，处理进行至步骤62，在步骤62执行另外的异常处理。
图10为示意地图示了异常返回的流程图。在步骤64，处理等待直到期望异常返回。步骤66随后确定进入异常是否来自在受保护执行环境中执行的处理。如果进入来自于受保护执行环境，则处理进行至步骤68，在步骤68，执行第7图的盲寄存器恢复操作。如果进入不来自受保护执行环境，则处理进行至步骤70，在步骤70，寄存器内容以常规方式自堆叠存储器恢复。在步骤68或步骤70之后，处理进行至步骤72，在步骤72，数据处理系统2的异常水平切换至正返回到的目标异常水平。步骤74随后在目标异常水平处重新开始处理。
尽管本公开已参考所附图式详细地描述本发明的说明性实施例，但应理解，本公开并不限于这些精确实施例，并且本领域技术人员可在不背离如所附申请专利范围所定义的本公开的范畴及精神的情况下在其中实施各种改变及修改。例如，可以进行从属权利要求的特征与独立权利要求的特征的各种组合。

Claims (23)

1.一种用于处理数据的装置，包括：
多个寄存器，用于保存相应数据值，所述多个寄存器中的每个具有关联的所有权变量；
处理电路，用于对保存在所述多个寄存器内的数据值执行通过程序指令指定的数据处理操作；
寄存器访问控制电路，用于响应于通过所述多个寄存器的寄存器所述关联的所有权变量指定的所有权值，根据所述所有权值通过所述处理电路来控制访问所述寄存器；以及
异常水平控制电路，用于控制所述处理电路以在多个异常水平中的当前异常水平中操作，其中
所述所有权值指定所述多个异常水平状态的一个，以及
所述寄存器访问控制电路约束通过所述处理电路访问所述寄存器，以当所述当前异常水平以预定方式不同于通过所述所有权值指定的异常水平时，执行通过至少些程序指令指定的数据处理操作，以及
所述多个异常水平对应于自最低优先级水平至最高优先级水平延伸的优先级水平的层次，异常情况在所述处理电路的操作中出现，当在对应于低于所述最高优先级水平的优先级水平的异常水平下操作时，触发切换至具有更高优先级水平的异常水平，以及
所述预定方式为所述当前异常水平在所述层次中高于通过所述所有权值指定的异常水平，
其中所述最低优先级水平的优先级低于所述最高优先级水平。
2.如权利要求1所述的装置，其中所述所有权值具有储存指针，并且所述寄存器访问控制电路允许所述处理电路响应于目标受约束的数据传输程序指令而在所述寄存器与存储器内通过所述储存指针指定的目标存储器地址之间执行目标受约束的数据传输操作。
3.如权利要求2所述的装置，其中所述寄存器访问控制电路阻止所述处理电路响应于目标无约束的数据传输程序指令而在所述寄存器与所述存储器内并非通过所述储存指针指定的目标存储器地址之间执行目标无约束的数据传输操作。
4.如权利要求2和3中任一项所述的装置，其中
所述所有权值及所述储存指针与所述处理电路的受保护执行上下文关联，
所述受保护执行上下文具有所述存储器内的受保护储存区域，以及
所述受保护储存区域除了当在所述受保护执行上下文中操作时通过所述处理电路及通过响应于所述目标受约束的数据传输程序指令执行的所述目标受约束的数据传输操作的外是不可访问的。
5.如权利要求4所述的装置，其中通过所述储存指针指定的所述目标存储器地址在所述受保护储存区域内。
6.如权利要求2所述的装置，其中所述储存指针具有关联寄存器索引值，其与所述储存指针组合使用于指定所述目标受约束的数据传输操作的所述目标存储器地址。
7.如权利要求6所述的装置，其中所述寄存器索引值为索引值的序列的一部分，所述寄存器索引值包括用于指定所述目标存储器地址的索引值，所述目标存储器地址用于所述多个寄存器的每一个。
8.如权利要求7所述的装置，其中所述处理电路响应于索引重置程序指令将所述索引值设置为所述序列内的起始值。
9.如权利要求7和8中的任一项所述的装置，其中所述处理电路响应于索引变化程序指令以将所述索引值设置为所述序列内的下一个索引值。
10.如权利要求7和8中的任一项所述的装置，其中所述多个寄存器的每一个具有相应寄存器号，并对应于以下各项中的一个以单调顺序遍历索引值的所述序列：
以单调顺序遍历这样的寄存器号；以及
在所述装置的操作期间以对应于减少所述多个寄存器内的对应寄存器的使用的统计频率的顺序遍历所述寄存器号。
11.如权利要求2至3和6至8中任一项所述的装置，其中当所述目标受约束的数据传输操作为储存所述寄存器内的数据值至所述目标存储器地址的目标受约束的储存操作时，所述处理电路使用所述寄存器的所述所有权值以识别用于指定所述目标存储器地址的所述储存指针。
12.如权利要求11所述的装置，其中所述目标受约束的储存操作储存预定值至所述寄存器，并设置所述寄存器的所述所有权值以匹配所述处理电路的当前状态。
13.如权利要求7所述的装置，其中当所述目标受约束的储存操作执行所述序列内的最后寄存器索引值的储存时，储存储存序列完成标记值。
14.如权利要求2至3、6至8、和13中任一项所述的装置，其中当所述目标受约束的数据传输操作为自所述目标存储器地址载入数据值至所述寄存器的目标受约束的载入操作时，所述处理电路使用目标所有者变量以识别用于指定所述目标存储器地址的所述储存指针。
15.如权利要求13所述的装置，其中所述目标受约束的载入操作在将所述数据值载入至所述寄存器之前，检验所述储存序列完成标记值的存在。
16.如权利要求7所述的装置，其中所述目标受约束的数据传输操作也将所述寄存器索引值设置为所述序列内的下一个寄存器索引值。
17.如权利要求1和16中任一项所述的装置，其中所述处理电路响应于设置程序指令的目标所有者，将所述目标所有者变量设置为对应于低于所述当前异常水平的优先级水平的指定异常水平。
18.如权利要求1和6中任一项所述的装置，其中具有低于所述最高优先级水平的优先级水平的所述异常水平的每一个为受保护执行上下文提供支持，所述受保护执行上下文对应于所述多个寄存器内的寄存器的所有者。
19.如权利要求1至3、6至8、13、和15至16中任一项所述的装置，其中当所述寄存器访问控制电路检测通过所述处理电路的尝试执行对具有所述处理电路的状态的所述寄存器的访问，所述处理电路的所述状态与所述所有权值不匹配，所述寄存器访问控制电路触发寄存器所有权异常。
20.如权利要求1至3、6至8、13、和15至16中任一项所述的装置，其中所述多个寄存器包括以下各项中的一个或多个：
标量通用寄存器；
浮点寄存器；以及
配置寄存器。
21.一种处理数据的方法，包括：
在多个寄存器内保存相应数据值，所述多个寄存器中的每个具有关联的所有权变量；
对保存在所述多个寄存器内的数据值执行通过程序指令指定的数据处理操作；
响应于通过所述多个寄存器的寄存器所述关联的所有权变量指定的所有权值，根据所述所有权值通过处理电路来控制访问所述寄存器，
控制所述处理电路以在多个异常水平中的当前异常水平中操作，其中所述所有权值指定所述多个异常水平状态的一个，以及
所述方法进一步包括限制通过所述处理电路访问所述寄存器，以当所述当前异常水平以预定方式不同于通过所述所有权值指定的异常水平时，执行通过至少些程序指令指定的数据处理操作，以及
其中所述多个异常水平对应于自最低优先级水平至最高优先级水平延伸的优先级水平的层次，异常情况在所述处理电路的操作中出现，当在对应于低于所述最高优先级水平的优先级水平的异常水平下操作时，触发切换至具有更高优先级水平的异常，以及
所述预定方式为所述当前异常水平在所述层次中高于通过所述所有权值指定的异常水平，
其中所述最低优先级水平的优先级低于所述最高优先级水平。
22.如权利要求21所述的方法，其中
所述所有权值具有关联的储存指针，
所述控制允许响应于目标受约束的数据传输程序指令而在所述寄存器与存储器内通过所述储存指针指定的目标存储器地址之间执行目标受约束的数据传输操作；
所述所有权值及所述储存指针与受保护执行上下文关联，
所述受保护执行上下文具有存储器内的受保护储存区域，以及
所述受保护储存区域除了当在所述受保护执行上下文中操作时通过所述处理电路及通过响应于所述目标受约束的数据传输程序指令执行的所述目标受约束的数据传输操作的外是不可访问的。
23.如权利要求22所述的方法，包括:
当生成异常并切换至优先级水平的层次内的更高优先级水平时，执行一个或多个目标受约束的程序指令以将储存在所述多个寄存器内的值储存至所述受保护储存区域；以及
当对应于所述受保护执行上下文自所述异常返回并切换至优先级水平的层次内的更低优先级水平时，执行一个或多个目标受约束的程序指令以将储存在受保护储存区域内的值载入至所述多个寄存器。
CN201780012958.4A 2016-03-02 2017-02-10 寄存器访问控制 Active CN108701031B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1603622.0 2016-03-02
GB1603622.0A GB2547912B (en) 2016-03-02 2016-03-02 Register access control
PCT/GB2017/050344 WO2017149269A1 (en) 2016-03-02 2017-02-10 Register access control

Publications (2)

Publication Number Publication Date
CN108701031A CN108701031A (zh) 2018-10-23
CN108701031B true CN108701031B (zh) 2023-06-27

Family

ID=55807180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780012958.4A Active CN108701031B (zh) 2016-03-02 2017-02-10 寄存器访问控制

Country Status (10)

Country Link
US (1) US10762226B2 (zh)
EP (1) EP3423936B1 (zh)
JP (1) JP6913689B2 (zh)
KR (1) KR20180118699A (zh)
CN (1) CN108701031B (zh)
GB (1) GB2547912B (zh)
IL (1) IL260708B (zh)
MY (1) MY185919A (zh)
TW (1) TWI746523B (zh)
WO (1) WO2017149269A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210030308A (ko) 2021-02-26 2021-03-17 채령 야외용 길고양이 집

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098020A (zh) * 2010-03-15 2013-05-08 Arm有限公司 由多个指令集使用的寄存器间映射

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684948A (en) * 1995-09-01 1997-11-04 National Semiconductor Corporation Memory management circuit which provides simulated privilege levels
US6516395B1 (en) 1997-11-20 2003-02-04 Advanced Micro Devices, Inc. System and method for controlling access to a privilege-partitioned address space with a fixed set of attributes
ATE467171T1 (de) * 1998-08-24 2010-05-15 Microunity Systems Eng System mit breiter operandenarchitektur und verfahren
US6473819B1 (en) * 1999-12-17 2002-10-29 International Business Machines Corporation Scalable interruptible queue locks for shared-memory multiprocessor
TW200511111A (en) * 2003-07-30 2005-03-16 Koninkl Philips Electronics Nv Microcontroller with an interrupt structure having programmable priority levels with each priority level associated with a different register set
US7243193B2 (en) * 2004-05-27 2007-07-10 Silverbrook Research Pty Ltd Storage of program code in arbitrary locations in memory
US20160098279A1 (en) * 2005-08-29 2016-04-07 Searete Llc Method and apparatus for segmented sequential storage
GB2440968B (en) * 2006-08-16 2011-02-02 Advanced Risc Mach Ltd Protecting system control registers in a data processing apparatus
EP2527972A3 (en) * 2006-11-14 2014-08-06 Soft Machines, Inc. Apparatus and method for processing complex instruction formats in a multi- threaded architecture supporting various context switch modes and virtualization schemes
US9141572B2 (en) * 2006-12-15 2015-09-22 Microchip Technology Incorporated Direct memory access controller
US20190377580A1 (en) * 2008-10-15 2019-12-12 Hyperion Core Inc. Execution of instructions based on processor and data availability
JP5414057B2 (ja) * 2009-05-22 2014-02-12 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
EP2441005A2 (en) * 2009-06-09 2012-04-18 Martin Vorbach System and method for a cache in a multi-core processor
US8520969B2 (en) * 2009-08-25 2013-08-27 Stmicroelectronics S.R.L. Digital image processing apparatus and method
GB2474522B (en) * 2009-10-19 2014-09-03 Advanced Risc Mach Ltd Register state saving and restoring
GB2478733B (en) 2010-03-15 2013-08-14 Advanced Risc Mach Ltd Apparatus and method for handling exception events
GB2482700A (en) * 2010-08-11 2012-02-15 Advanced Risc Mach Ltd Memory access control
US8904115B2 (en) * 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
WO2012086288A1 (ja) * 2010-12-20 2012-06-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 例外の制御方法、システムおよびプログラム
US8782351B2 (en) * 2011-10-13 2014-07-15 International Business Machines Corporation Protecting memory of a virtual guest
US8788763B2 (en) * 2011-10-13 2014-07-22 International Business Machines Corporation Protecting memory of a virtual guest
KR20130050776A (ko) * 2011-11-08 2013-05-16 에스케이하이닉스 주식회사 반도체 장치와 반도체 장치를 포함하는 반도체 시스템 및 그 동작방법
GB2501343A (en) * 2012-02-08 2013-10-23 Advanced Risc Mach Ltd Data processing apparatus and method using secure domain and less secure domain
US9672164B2 (en) * 2012-05-31 2017-06-06 Nxp Usa, Inc. Methods and systems for transitioning between a user state and a supervisor state based on a next instruction fetch address
US9619231B2 (en) * 2013-03-12 2017-04-11 Microchip Technology Incorporated Programmable CPU register hardware context swap mechanism
US9569612B2 (en) * 2013-03-14 2017-02-14 Daniel Shawcross Wilkerson Hard object: lightweight hardware enforcement of encapsulation, unforgeability, and transactionality
US9898303B2 (en) * 2013-08-28 2018-02-20 Via Technologies, Inc. Multi-core hardware semaphore in non-architectural address space
GB2545061B (en) * 2014-08-19 2018-02-07 Imagination Tech Ltd Cache sparing
US9747218B2 (en) * 2015-03-20 2017-08-29 Mill Computing, Inc. CPU security mechanisms employing thread-specific protection domains
GB2539433B8 (en) * 2015-06-16 2018-02-21 Advanced Risc Mach Ltd Protected exception handling
US10235176B2 (en) * 2015-12-17 2019-03-19 The Charles Stark Draper Laboratory, Inc. Techniques for metadata processing
US10310978B2 (en) * 2017-09-29 2019-06-04 Intel Corporation Apparatus and method for multi-level cache request tracking
US10592164B2 (en) * 2017-11-14 2020-03-17 International Business Machines Corporation Portions of configuration state registers in-memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098020A (zh) * 2010-03-15 2013-05-08 Arm有限公司 由多个指令集使用的寄存器间映射

Also Published As

Publication number Publication date
EP3423936B1 (en) 2019-11-13
GB2547912A (en) 2017-09-06
CN108701031A (zh) 2018-10-23
TW201734821A (zh) 2017-10-01
TWI746523B (zh) 2021-11-21
GB2547912B (en) 2019-01-30
WO2017149269A1 (en) 2017-09-08
JP6913689B2 (ja) 2021-08-04
EP3423936A1 (en) 2019-01-09
US10762226B2 (en) 2020-09-01
JP2019511042A (ja) 2019-04-18
IL260708B (en) 2020-07-30
GB201603622D0 (en) 2016-04-13
MY185919A (en) 2021-06-14
KR20180118699A (ko) 2018-10-31
US20190034654A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
US10169573B2 (en) Maintaining secure data isolated from non-secure access when switching between domains
JP5680679B2 (ja) 例外イベントを取り扱うための装置および方法
US8959318B2 (en) Illegal mode change handling
JP2013250980A (ja) プロセッサ資源および実行保護の方法および装置
TW201721438A (zh) 用於管理有界指標的裝置和方法
KR102509365B1 (ko) 보안 모드 상태 데이터 액세스 트랙킹
EP3864555B1 (en) Verifying a stack pointer
TW201901422A (zh) 用於管理能力域的設備及方法
US9542113B2 (en) Apparatuses for securing program code stored in a non-volatile memory
CN108701031B (zh) 寄存器访问控制
US9501667B2 (en) Security domain prediction
TWI822685B (zh) 內容資料管理
TW201734769A (zh) 處理向量指令

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant